JP2010258166A - 半導体装置、及び、半導体測定システム - Google Patents

Abstract

【課題】キャリブレーション用の測定パターンを必要とせずに、半導体容量を正確に測定できる半導体装置を提供すること。
【解決手段】第１導電型の半導体基板１００の表面部には、第２導電型のウェル１０６が形成されている。第２導電型のウェル１０６の表面部には、金属層１０７−１、第１導電型の拡散層１０７−２、第２導電型の拡散層１０８が形成されている。金属層１０７−１、第１導電型の拡散層１０７−２、第２導電型の拡散層１０８上には、それぞれコンタクト１０３−１〜１０３−３が形成されている。コンタクト１０３−１〜１０３−３上には、それぞれ金属配線層１０１−１〜１０１−３が形成されている。寄生容量１１１〜１１４を除く容量１０９をメータ１１０によって測定するために、金属配線層１０１−１〜１０１−３には、それぞれメータ１１０の接地端子ＧＮＤ、低電圧端子Ｌｏｗ、高電圧端子Ｈｉｇｈが接続される。
【選択図】図３Ｂ

Description

本発明は、半導体装置に関し、特に半導体装置を評価する半導体測定システムに関する。

半導体装置を開発、製造する過程で、その半導体装置の第１導電型のウェルと第２導電型の拡散層との間のＰＮ接合容量を測定することにより、半導体装置を評価している。ここで、半導体装置の容量測定に特開平９−７４１２２号公報に記載された技術を適用した場合について紹介する。この場合、従来の半導体装置では、ＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）パターン半導体装置とキャリブレーションパターン半導体装置との２種類の測定パターンが使用される。

図１Ａは、ＤＵＴパターン半導体装置の上面図を示している。図１Ｂは、図１ＡのＸ−Ｘ’断面図であり、ＤＵＴパターン半導体装置に適用される半導体測定システムを示している。

ＤＵＴパターン半導体装置は、第１導電型の半導体基板４００と、第２導電型のウェル４０６と、絶縁膜４０５−１〜４０５−３と、第１導電型の拡散層４０７と、第２導電型の拡散層４０８と、絶縁膜４１３と、コンタクト４０３−１、４０３−２と、１層目金属配線層４０１−１、４０１−２と、絶縁膜４１４と、ビア４０４−１、４０４−２と、２層目金属配線層４０２−１、４０２−２とを具備している。ここで、第１導電型、第２導電型は、それぞれ、Ｎ型、Ｐ型であるものとする。

Ｎ型の半導体基板４００の表面部には、Ｐ型のウェル４０６が形成されている。Ｐ型のウェル４０６の表面部には、絶縁膜４０５−１〜４０５−３が形成されている。Ｐ型のウェル４０６の表面部の絶縁膜４０５−１と絶縁膜４０５−２間には、Ｎ型の拡散層４０７が形成されている。Ｐ型のウェル４０６の表面部の絶縁膜４０５−２と絶縁膜４０５−３間には、Ｐ型の拡散層４０８が形成されている。

Ｐ型のウェル４０６、絶縁膜４０５−１〜４０５−３、Ｎ型の拡散層４０７及びＰ型の拡散層４０８は、絶縁膜４１３によって覆われている。Ｎ型の拡散層４０７上には、コンタクト４０３−１が絶縁膜４１３を貫通して形成されている。Ｐ型の拡散層４０８上には、コンタクト４０３−２が絶縁膜４１３を貫通して形成されている。コンタクト４０３−１、４０３−２上には、それぞれ、１層目金属配線層４０１−１、４０１−２が形成されている。

１層目金属配線層４０１−１、４０１−２は、絶縁膜４１４によって覆われている。１層目金属配線層４０１−１上には、ビア４０４−１が絶縁膜４１４を貫通して形成されている。１層目金属配線層４０１−２上には、ビア４０４−２が絶縁膜４１４を貫通して形成されている。ビア４０４−１、４０４−２上には、それぞれ、２層目金属配線層４０２−１、４０２−２が形成されている。

ＤＵＴパターン半導体装置の測定には、一般的にはＬＣＲメータが使用される。ＬＣＲメータ４１０は、電源と電流計とを備えている。電源は、第１電圧を供給するための高電圧端子Ｈｉｇｈと、接地された接地端子ＧＮＤ間に接続されている。電流計は、第１電圧よりも低い第２電圧を供給するための低電圧端子Ｌｏｗと、接地端子ＧＮＤ間に接続されている。ＬＣＲメータ４１０は、電源によって、ＤＣ（直流）バイアス電圧に微少なＡＣ（交流）電圧を加えた電圧を高電圧端子Ｈｉｇｈと低電圧端子Ｌｏｗ間の被測定物に印加し、電流計によって、ＡＣ電流（絶対値と位相）を計測し、被測定物の容量（ここでは、ＰＮ接合容量）を算出する仕組みになっている。

このＬＣＲメータ４１０によって、Ｎ型の拡散層４０７とＰ型のウェル４０６間のＰＮ接合容量４０９を測定するために、２層目金属配線層４０２−１、４０２−２には、それぞれ、ＬＣＲメータ１１０の低電圧端子Ｌｏｗ、高電圧端子Ｈｉｇｈが接続される。

ＤＵＴパターン半導体装置の構造において、本来測定したくない寄生容量として、１層目金属配線層４０１−１とＰ型のウェル４０６間に生ずる寄生容量４１１と、１層目金属配線層４０１−２とＰ型のウェル４０６間に生ずる寄生容量４１２との２種類の寄生容量が考えられる。

次に、従来の半導体測定システムの動作について説明する。

ＬＣＲメータ４１０の高電圧端子ＨｉｇｈからＤＣバイアス電圧に微少なＡＣ電圧を加えた電圧を２層目金属配線層４０２−２へ印加する。

このとき、高電圧端子Ｈｉｇｈから、２層目金属配線層４０２−２、ビア４０４−２、１層目金属配線層４０１−２、コンタクト４０３−２、Ｐ型の拡散層４０８、Ｐ型のウェル４０６、ＰＮ接合容量４０９、Ｎ型の拡散層４０７、コンタクト４０３−１、１層目金属配線層４０１−１、ビア４０４−１、２層目金属配線層４０２−１、低電圧端子Ｌｏｗの順に、ＰＮ接合容量４０９による充放電電流が流れる。

同時に、高電圧端子Ｈｉｇｈから、２層目金属配線層４０２−２、ビア４０４−２、１層目金属配線層４０１−２、コンタクト４０３−２、Ｐ型の拡散層４０８、Ｐ型のウェル４０６、寄生容量４１１、１層目金属配線層４０１−１、ビア４０４−１、２層目金属配線層４０２−１、低電圧端子Ｌｏｗの順に、寄生容量４１１による充放電電流も流れる。

ここで、寄生容量４１１による充放電電流は、ＬＣＲメータ４１０の低電圧端子Ｌｏｗへ流れるため、寄生容量４１１の値がＬＣＲメータ４１０の測定値に含まれてしまう。

寄生容量４１２に関しては、１層目金属配線層４０１−２、コンタクト４０３−２、Ｐ型の拡散層４０８、Ｐ型のウェル４０６で寄生容量４１２の両端が電気的に短絡される。このため、寄生容量４１２による充放電電流は流れない。

この場合、ＰＮ接合容量４０９の値と寄生容量４１１の値との合計値がＬＣＲメータ４１０の測定値として計測されてしまう。

図２Ａは、キャリブレーションパターン半導体装置の上面図を示している。図２Ｂは、図２ＡのＸ−Ｘ’断面図であり、キャリブレーションパターン半導体装置に適用される半導体測定システムを示している。

キャリブレーションパターン半導体装置は、ＤＵＴパターン半導体装置からコンタクト４０３−１を除いたものである。

このように、キャリブレーションパターン半導体装置では、コンタクト４０３−１がないため、ＰＮ接合容量４０９による充放電電流はＬＣＲメータ４１０へは流れず、寄生容量４１１による充放電電流のみがＬＣＲメータ４１０へ流れる。

この場合、寄生容量４１１の値がＬＣＲメータ４１０の測定値として計測される。

これにより、従来では、ＤＵＴパターン半導体装置に対して測定された測定値から、キャリブレーションパターン半導体装置に対して測定された測定値を差し引くことにより、ＰＮ接合容量４０９のみの値を求めることができる。

特開平９−７４１２２号公報

従来では、半導体容量（ここではＰＮ接合容量）を正確に測定するには、即ち、寄生容量を排除した半導体容量を測定するには、ＤＵＴパターン半導体装置とキャリブレーションパターン半導体装置との２種類の測定パターンが必要である。

このように、従来では、ＤＵＴパターン半導体装置とキャリブレーションパターン半導体装置は、ほぼ同じ面積を要するため、キャリブレーションパターン半導体装置によって、測定パターンの面積の増大を伴ってしまう。

また、従来では、ＤＵＴパターン半導体装置とキャリブレーションパターン半導体装置との２種類の測定パターンを用意するため、設計工数の増大を伴ってしまう。

また、従来では、ＤＵＴパターン半導体装置とキャリブレーションパターン半導体装置とに対して半導体容量を測定するため、測定工数の増大を伴ってしまう。

以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の半導体装置は、メータ（１１０）（３１５）に接続される。メータ（１１０）（３１５）は、第１電圧を供給するための高電圧端子（Ｈｉｇｈ）と接地された接地端子（ＧＮＤ）間に接続された電源と、第１電圧よりも低い第２電圧を供給するための低電圧端子（Ｌｏｗ）と接地端子（ＧＮＤ）間に接続された電流計とを備えている。本発明の半導体装置は、第２導電型のウェル（１０６）（３０８）と、第１導電型の拡散層（１０７−２）（３０９）と、第２導電型の拡散層（１０８）（３１０）と、金属層（１０７−１）（３０１−１）と、第１のコンタクト（１０３−１）（３０５−１）と、第２のコンタクト（１０３−２）（３０５−２）と、第３のコンタクト（１０３−３）（３０５−３）と、第１〜３の金属配線層（１０１−１〜１０１−３）（３０２−１〜３０２−３）とを具備している。第１導電型の半導体基板（１００）（３００）の表面部には、第２導電型のウェル（１０６）（３０８）が形成されている。第２導電型のウェル（１０６）（３０８）の表面部には、第１導電型の拡散層（１０７−２）（３０９）が形成されている。第２導電型のウェル（１０６）（３０８）の表面部には、第２導電型の拡散層（１０８）（３１０）が形成されている。第２導電型のウェル（１０６）の表面部に、又は、第２導電型のウェル（３０８）の上には、金属層（１０７−１）（３０１−１）が形成されている。金属層（１０７−１）（３０１−１）上には、第１のコンタクト（１０３−１）（３０５−１）が形成されている。第１導電型の拡散層（１０７−２）（３０９）上には、第２のコンタクト（１０３−２）（３０５−２）が形成されている。第２導電型の拡散層（１０８）（３１０）上には、第３のコンタクト（１０３−３）（３０５−３）が形成されている。第１〜３のコンタクト（１０３−１〜１０３−３）（３０５−１〜３０５−３）上には、それぞれ第１〜３の金属配線層（１０１−１〜１０１−３）（３０２−１〜３０２−３）が形成されている。寄生容量（１１１〜１１４）（３１１〜３１３）を除く容量（１０９）（３１４）をメータ（１１０）（３１５）によって測定するために、第１〜３の金属配線層（１０１−１〜１０１−３）（３０２−１〜３０２−３）には、それぞれメータ（１１０）（３１５）の接地端子（ＧＮＤ）、低電圧端子（Ｌｏｗ）、高電圧端子（Ｈｉｇｈ）が接続される。

このように、本発明の半導体装置によれば、上記の金属層（１０７−１）（３０１−１）が設けられ、その金属層（１０７−１）（３０１−１）が接地される構成により、寄生容量（１１１〜１１４）（３１１〜３１３）を排除した半導体容量の測定を行うことができる。即ち、半導体容量を正確に測定することができる。

また、本発明の半導体装置によれば、上記の構成により、寄生容量（１１１〜１１４）（３１１〜３１３）をキャンセルするためのキャリブレーション用の測定パターン（キャリブレーションパターン半導体装置）が不要になり、従来に比べて測定パターンの面積を縮小することができ、測定時間を短縮することができる。

図１Ａは、従来の半導体装置として、ＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）パターン半導体装置の上面図を示している。 図１Ｂは、図１ＡのＸ−Ｘ’断面図であり、ＤＵＴパターン半導体装置に適用される半導体測定システムを示している。 図２Ａは、従来の半導体装置として、キャリブレーションパターン半導体装置の上面図を示している。 図２Ｂは、図２ＡのＸ−Ｘ’断面図であり、キャリブレーションパターン半導体装置に適用される半導体測定システムを示している。 図３Ａは、本発明の第１実施形態による半導体装置の上面図を示している。 図３Ｂは、図３ＡのＸ−Ｘ’断面図であり、本発明の第１実施形態による半導体装置に適用される半導体測定システムを示している。 図３Ｃは、図３ＢのＹ−Ｙ’平面図である。 図３Ｄは、図３ＢのＺ−Ｚ’平面図である。 図４Ａは、本発明の第２実施形態による半導体装置の上面図を示している。 図４Ｂは、図４ＡのＸ−Ｘ’断面図であり、本発明の第２実施形態による半導体装置に適用される半導体測定システムを示している。 図４Ｃは、図４ＢのＹ−Ｙ’平面図である。 図４Ｄは、図４ＢのＺ−Ｚ’平面図である。 図５Ａは、本発明の第３実施形態による半導体装置の上面図を示している。 図５Ｂは、図５ＡのＸ−Ｘ’断面図であり、本発明の第３実施形態による半導体装置に適用される半導体測定システムを示している。 図５Ｃは、図５ＢのＶ−Ｖ’平面図である。 図５Ｄは、図５ＢのＹ−Ｙ’平面図である。 図５Ｅは、図５ＢのＺ−Ｚ’平面図である。

以下に添付図面を参照して、本発明の実施形態による半導体装置について詳細に説明する。

（第１実施形態）
図３Ａは、本発明の第１実施形態による半導体装置の上面図を示している。図３Ｂは、図３ＡのＸ−Ｘ’断面図であり、本発明の第１実施形態による半導体装置に適用される半導体測定システムを示している。

本発明の第１実施形態による半導体装置は、第１導電型の半導体基板１００と、第２導電型のウェル１０６と、第１〜４の絶縁膜（以下、絶縁膜１０５−１〜１０５−４と称する）と、第１導電型の第１、２の拡散層（以下、第１導電型の拡散層１０７−１、１０７−２、又は、第１導電型の金属層１０７−１、拡散層１０７−２とも称する）と、第２導電型の拡散層１０８と、第５の絶縁膜（以下、絶縁膜１１５と称する）と、第１〜３のコンタクト（以下、コンタクト１０３−１〜１０３−３と称する）と、第１〜３の１層目金属配線層（以下、１層目金属配線層１０１−１〜１０１−３と称する）と、第６の絶縁膜（以下、絶縁膜１１６と称する）と、第１〜３のビア（以下、ビア１０４−１〜１０４−３と称する）と、第１〜３の２層目金属配線層（以下、２層目金属配線層１０２−１〜１０２−３と称する）とを具備している。ここで、第１導電型、第２導電型は、それぞれ、Ｎ型、Ｐ型であるものとする。

Ｎ型の半導体基板１００の表面部には、Ｐ型のウェル１０６が形成されている。Ｐ型のウェル１０６の表面部には、絶縁膜１０５−１〜１０５−４が形成されている。Ｐ型のウェル１０６の表面部の絶縁膜１０５−１と絶縁膜１０５−２間には、Ｎ型の拡散層１０７−１が形成されている。Ｐ型のウェル１０６の表面部の絶縁膜１０５−２と絶縁膜１０５−３間には、Ｎ型の拡散層１０７−２が形成されている。Ｐ型のウェル１０６の表面部の絶縁膜１０５−３〜１０５−４間には、Ｐ型の拡散層１０８が形成されている。

Ｐ型のウェル１０６、絶縁膜１０５−１〜１０５−４、Ｎ型の拡散層１０７−１、１０７−２及びＰ型の拡散層１０８は、絶縁膜１１５によって覆われている。Ｎ型の拡散層１０７−１上には、コンタクト１０３−１が絶縁膜１１５を貫通して形成されている。Ｎ型の拡散層１０７−２上には、コンタクト１０３−２が絶縁膜１１５を貫通して形成されている。Ｐ型の拡散層１０８上には、コンタクト１０３−３が絶縁膜１１５を貫通して形成されている。コンタクト１０３−１〜１０３−３上には、それぞれ、１層目金属配線層１０１−１〜１０１−３が形成されている。

１層目金属配線層１０１−１〜１０１−３は、絶縁膜１１６によって覆われている。１層目金属配線層１０１−１上には、ビア１０４−１が絶縁膜１１６を貫通して形成されている。１層目金属配線層１０１−２上には、ビア１０４−２が絶縁膜１１６を貫通して形成されている。１層目金属配線層１０１−３上には、ビア１０４−３が絶縁膜１１６を貫通して形成されている。ビア１０４−１〜１０４−３上には、それぞれ、２層目金属配線層１０２−１〜１０２−３が形成されている。

半導体装置の測定には、一般的にはＬＣＲメータが使用される。ＬＣＲメータ１１０は、電源と電流計とを備えている。電源は、第１電圧を供給するための高電圧端子Ｈｉｇｈと、接地された接地端子ＧＮＤ間に接続されている。電流計は、第１電圧よりも低い第２電圧を供給するための低電圧端子Ｌｏｗと、接地端子ＧＮＤ間に接続されている。ＬＣＲメータ１１０は、電源によって、ＤＣ（直流）バイアス電圧に微少なＡＣ（交流）電圧を加えた電圧を高電圧端子Ｈｉｇｈと低電圧端子Ｌｏｗ間の被測定物に印加し、電流計によって、ＡＣ電流（絶対値と位相）を計測し、被測定物の容量（ここでは、ＰＮ接合容量）を算出する仕組みになっている。また、ＬＣＲメータ１１０から被測定物までの配線には、通常、同軸ケーブルが使用される。外部からのノイズを遮断するために、同軸ケーブルのシールド側が接地端子ＧＮＤに接続される。

このＬＣＲメータ１１０によって、Ｎ型の拡散層１０７−２とＰ型のウェル１０６間のＰＮ接合容量１０９を測定するために、２層目金属配線層１０２−１〜１０２−３には、それぞれ、ＬＣＲメータ１１０の接地端子ＧＮＤ、低電圧端子Ｌｏｗ、高電圧端子Ｈｉｇｈが接続される。

しかし、本発明の第１実施形態による半導体装置の構造において、本来測定したくない寄生容量として、１層目金属配線層１０１−１とＰ型のウェル１０６間に生ずる寄生容量１１１と、１層目金属配線層１０１−２とその下のＮ型の拡散層１０７−１間に生ずる寄生容量１１２と、Ｎ型の拡散層１０７−１とＰ型のウェル１０６間に生ずる寄生容量１１３と、１層目金属配線層１０１−３とＰ型のウェル１０６間に生ずる寄生容量１１４との４種類の寄生容量が考えられる。

次に、半導体測定システムの動作について説明する。

ＬＣＲメータ１１０の高電圧端子ＨｉｇｈからＤＣバイアス電圧に微少なＡＣ電圧を加えた電圧を２層目金属配線層１０２−３へ印加する。

このとき、高電圧端子Ｈｉｇｈから、２層目金属配線層１０２−３、ビア１０４−３、１層目金属配線層１０１−３、コンタクト１０３−３、Ｐ型の拡散層１０８、Ｐ型のウェル１０６、ＰＮ接合容量１０９、Ｎ型の拡散層１０７−２、コンタクト１０３−２、１層目金属配線層１０１−２、ビア１０４−２、２層目金属配線層１０２−２、低電圧端子Ｌｏｗの順に、ＰＮ接合容量１０９による充放電電流が流れる。

同時に、高電圧端子Ｈｉｇｈから、２層目金属配線層１０２−３、ビア１０４−３、１層目金属配線層１０１−３、コンタクト１０３−３、Ｐ型の拡散層１０８、Ｐ型のウェル１０６、寄生容量１１３、Ｎ型の拡散層１０７−１、コンタクト１０３−１、１層目金属配線層１０１−１、ビア１０４−１、２層目金属配線層１０２−１、接地端子ＧＮＤの順に、寄生容量１１３による充放電電流が流れる。

更に、高電圧端子Ｈｉｇｈから、２層目金属配線層１０２−３、ビア１０４−３、１層目金属配線層１０１−３、コンタクト１０３−３、Ｐ型の拡散層１０８、Ｐ型のウェル１０６、寄生容量１１１、１層目金属配線層１０１−１、ビア１０４−１、２層目金属配線層１０２−１、接地端子ＧＮＤの順に、寄生容量１１１による充放電電流も流れる。

ここで、寄生容量１１１及び寄生容量１１３による充放電電流は、ＬＣＲメータ１１０の低電圧端子Ｌｏｗを通らないで接地端子ＧＮＤへ流れるため、寄生容量１１１及び寄生容量１１３の値はＬＣＲメータ１１０の測定値に含まれない。

寄生容量１１２に関しては、ＬＣＲメータ１１０の低電圧端子Ｌｏｗが接地端子ＧＮＤと共に接地されるため、２層目金属配線層１０２−１、１０２−２が同電位となる。このため、寄生容量１１２の両端は同電位となり、寄生容量１１２による充放電電流は流れない。

寄生容量１１４に関しては、２層目金属配線層１０２−３、ビア１０４−３、１層目金属配線層１０１−３、コンタクト１０３−３、Ｐ型の拡散層１０８、Ｐ型のウェル１０６で寄生容量１１４の両端が電気的に短絡される。このため、寄生容量１１４による充放電電流は流れない。

この場合、ＰＮ接合容量１０９の値のみがＬＣＲメータ１１０の測定値として計測される。

このように、本発明の第１実施形態による半導体装置によれば、第１導電型の拡散層１０７−１（金属層）が設けられ、その金属層１０７−１が接地される構成により、寄生容量１１１〜１１４を排除した半導体容量（ＰＮ接合容量１０９）の測定を行うことができる。即ち、半導体容量を正確に測定することができる。

また、本発明の第１実施形態による半導体装置によれば、上記の構成により、寄生容量１１１〜１１４をキャンセルするためのキャリブレーション用の測定パターン（キャリブレーションパターン半導体装置）が不要になり、従来に比べて測定パターンの面積を縮小することができ、測定時間を短縮することができる。

図３Ｃは、図３ＢのＹ−Ｙ’平面図であり、図３Ｄは、図３ＢのＺ−Ｚ’平面図である。

１層目金属配線層１０１−１は、第１の平面形状対応配線部（以下、平面形状対応配線部１０１−１ａと称する）と、第１の支持配線部（以下、支持配線部１０１−１ｂと称する）とを具備している。平面形状対応配線部１０１−１ａの平面形状は、２層目金属配線層１０２−１の平面形状に対応している。平面において、支持配線部１０１−１ｂは、その一端部がコンタクト１０３−１に接続され、その他端部が平面形状対応配線部１０１−１ａに接続され、Ｎ型の半導体基板１００に平行に延びている。

１層目金属配線層１０１−２は、第２の平面形状対応配線部（以下、平面形状対応配線部１０１−２ａと称する）と、第２の支持配線部（以下、支持配線部１０１−２ｂと称する）とを具備している。平面形状対応配線部１０１−２ａの平面形状は、２層目金属配線層１０２−２の平面形状に対応している。平面において、支持配線部１０１−２ｂは、その一端部がコンタクト１０３−２に接続され、その他端部が平面形状対応配線部１０１−２ａに接続され、Ｎ型の半導体基板１００に平行に延びている。

１層目金属配線層１０１−１は、更に、第１、２の１層目周囲配線部（以下、１層目周囲配線部１０１−１ｃ、１０１−１ｄと称する）を具備している。平面において、１層目周囲配線部１０１−１ｃは、支持配線部１０１−１ｂに接続され、平面形状対応配線部１０１−２ａを囲んでいる。１層目周囲配線部１０１−１ｄは、１層目周囲配線部１０１−１ｃに接続され、支持配線部１０１−２ｂを囲んでいる。

１層目金属配線層１０１−３は、第３の平面形状対応配線部（以下、平面形状対応配線部１０１−３ａと称する）と、第３の支持配線部（以下、支持配線部１０１−３ｂと称する）とを具備している。平面形状対応配線部１０１−３ａの平面形状は、２層目金属配線層１０２−３の平面形状に対応している。平面において、支持配線部１０１−３ｂは、その一端部がコンタクト１０３−３に接続され、その他端部が平面形状対応配線部１０１−３ａに接続され、Ｎ型の半導体基板１００に平行に延びている。

上述のように、本発明の第１実施形態による半導体装置によれば、１層目金属配線層１０１−２は、平面において、１層目金属配線層１０１−１によって囲まれている。これにより、１層目金属配線層１０１−１は、１層目金属配線層１０１−２によりシールドされ、外部からのノイズの影響を受け難くすることができる。

また、本発明の第１実施形態による半導体装置によれば、Ｎ型の拡散層１０７−１は、絶縁膜１１６を介して平面形状対応配線部１０１−２ａと１層目周囲配線部１０１−１ｃとの真下に形成されている。これにより、１層目金属配線層１０１−１、１０１−２の下は、Ｎ型の拡散層１０７−１（金属層）によりシールドされ、外部からのノイズの影響を受け難くすることができる。

なお、本発明の第１実施形態による半導体装置において、第１導電型、第２導電型は、それぞれ、Ｎ型、Ｐ型に限定されず、Ｐ型、Ｎ型であってもよい。この場合、本発明の第１実施形態による半導体装置では、同じ構成で測定が可能である。ただし、ＬＣＲメータ１１０内のＤＣバイアスの極性を逆にする必要がある。

また、本発明の第１実施形態による半導体装置において、また、半導体容量として、ＰＮ接合容量１０９に限定されず、酸化膜容量、配線間容量であってもよい。この場合でも、寄生容量を排除した測定が可能である。また、複数の容量パターンが存在する場合、２層目金属配線層１０２−１に相当するシールド端子を共用化することができる。

（第２実施形態）
図４Ａは、本発明の第２実施形態による半導体装置の上面図を示している。図４Ｂは、図４ＡのＸ−Ｘ’断面図であり、本発明の第２実施形態による半導体装置に適用される半導体測定システムを示している。

本発明の第２実施形態による半導体装置では、２層目金属配線層１０２−１、１０２−２に代えて、２層目金属配線層２０２−１、２０２−２が形成される。第２実施形態では、第１実施形態に重複する説明を省略する。

図４Ｃは、図４ＢのＹ−Ｙ’平面図であり、図４Ｄは、図４ＢのＺ−Ｚ’平面図である。

２層目金属配線層２０２−１は、２層目平面形状対応配線部２０２−１ａと、第１、２の２層目周囲配線部（以下、２層目周囲配線部２０２−１ｂ、２０２−１ｃと称する）とを具備している。平面において、２層目平面形状対応配線部２０２−１ａは、平面形状対応配線部１０１−１ａの平面形状に対応し、２層目金属配線層２０２−２の平面形状と同じ形状である。２層目周囲配線部２０２−１ｂは、２層目平面形状対応配線部２０２−１ａを囲んでいる。２層目周囲配線部２０２−１ｃは、２層目周囲配線部２０２−１ｂに接続され、２層目金属配線層２０２−２を囲んでいる。

このように、本発明の第２実施形態による半導体装置によれば、２層目金属配線層２０２−２は、平面において、２層目金属配線層２０２−１によって囲まれている。これにより、２層目金属配線層２０２−１は、２層目金属配線層２０２−２によりシールドされ、第１実施形態よりも外部からのノイズの影響を更に受け難くすることができる。

（第３実施形態）
第１実施形態では、１層目金属配線層１０１−１、１０１−２の下が第１導電型の拡散層１０７−１によりシールドされているが、第３実施形態では、金属配線層の下が他の金属配線層によりシールドされている。

図５Ａは、本発明の第３実施形態による半導体装置の上面図を示している。図５Ｂは、図５ＡのＸ−Ｘ’断面図であり、本発明の第３実施形態による半導体装置に適用される半導体測定システムを示している。

本発明の第３実施形態による半導体装置は、第１導電型の半導体基板３００と、第２導電型のウェル３０８と、第１〜３の絶縁膜（以下、絶縁膜３０７−１〜３０７−３と称する）と、第１導電型の拡散層３０９と、第２導電型の拡散層３１０と、第４の絶縁膜（以下、絶縁膜３１６と称する）と、第１、２の１層目コンタクト（以下、１層目コンタクト３０４−１、３０４−２と称する）と、第１〜３の１層目金属配線層（以下、１層目金属配線層３０１−１〜３０１−３、又は、金属層３０１−１、１層目金属配線層３０１−２、３０１−３とも称する）と、第５の絶縁膜（以下、絶縁膜３１７と称する）と、第１〜３の２層目コンタクト（以下、２層目コンタクト３０５−１〜３０５−３と称する）と、第１〜３の２層目金属配線層（以下、２層目金属配線層３０２−１〜３０２−３と称する）と、第６の絶縁膜（以下、絶縁膜３１８と称する）と、第１〜３のビア（以下、ビア３０６−１〜３０６−３と称する）と、第１〜３の３層目金属配線層（以下、３層目金属配線層３０３−１〜３０３−３と称する）とを具備している。ここで、第１導電型、第２導電型は、それぞれ、Ｎ型、Ｐ型であるものとする。

Ｎ型の半導体基板３００の表面部には、Ｐ型のウェル３０８が形成されている。Ｐ型のウェル３０８の表面部には、絶縁膜３０７−１〜３０７−３が形成されている。Ｐ型のウェル３０８の表面部の絶縁膜３０７−１と絶縁膜３０７−２間には、Ｎ型の拡散層３０９が形成されている。Ｐ型のウェル３０８の表面部の絶縁膜３０７−２と絶縁膜３０７−３間には、Ｐ型の拡散層３１０が形成されている。

Ｐ型のウェル３０８、絶縁膜３０７−１〜３０７−３、Ｎ型の拡散層３０９及びＰ型の拡散層３１０は、絶縁膜３１６によって覆われている。Ｎ型の拡散層３０９上には、１層目コンタクト３０４−１が絶縁膜３１６を貫通して形成されている。Ｐ型の拡散層３１０上には、１層目コンタクト３０４−２が絶縁膜３１６を貫通して形成されている。絶縁膜３１６、１層目コンタクト３０４−１、３０４−２上には、それぞれ、１層目金属配線層３０１−１〜３０１−３が形成されている。

１層目金属配線層３０１−１〜３０１−３は、絶縁膜３１７によって覆われている。１層目金属配線層３０１−１上には、２層目コンタクト３０５−１が絶縁膜３１７を貫通して形成されている。１層目金属配線層３０１−２上には、２層目コンタクト３０５−２が絶縁膜３１７を貫通して形成されている。１層目金属配線層３０１−３上には、２層目コンタクト３０５−３が絶縁膜３１７を貫通して形成されている。２層目コンタクト３０５−１〜３０５−３上には、それぞれ、２層目金属配線層３０２−１〜３０２−３が形成されている。

２層目金属配線層３０２−１〜３０２−３は、絶縁膜３１８によって覆われている。２層目金属配線層３０２−１上には、ビア３０６−１が絶縁膜３１８を貫通して形成されている。２層目金属配線層３０２−２上には、ビア３０６−２が絶縁膜３１８を貫通して形成されている。２層目金属配線層３０２−３上には、ビア３０６−３が絶縁膜３１８を貫通して形成されている。ビア３０６−１〜３０６−３上には、それぞれ、３層目金属配線層３０３−１〜３０３−３が形成されている。

本発明の第３実施形態による半導体装置には、ＬＣＲメータ３１５が接続される。

半導体装置の測定には、一般的にはＬＣＲメータが使用される。ＬＣＲメータ３１５は、電源と電流計とを備えている。電源は、第１電圧を供給するための高電圧端子Ｈｉｇｈと、接地された接地端子ＧＮＤ間に接続されている。電流計は、第１電圧よりも低い第２電圧を供給するための低電圧端子Ｌｏｗと、接地端子ＧＮＤ間に接続されている。ＬＣＲメータ３１５は、電源によって、ＤＣ（直流）バイアス電圧に微少なＡＣ（交流）電圧を加えた電圧を高電圧端子Ｈｉｇｈと低電圧端子Ｌｏｗ間の被測定物に印加し、電流計によって、ＡＣ電流（絶対値と位相）を計測し、被測定物の容量（ここでは、ＰＮ接合容量）を算出する仕組みになっている。また、ＬＣＲメータ３１５から被測定物までの配線には、通常、同軸ケーブルが使用される。外部からのノイズを遮断するために、同軸ケーブルのシールド側が接地端子ＧＮＤに接続される。

このＬＣＲメータ３１５によって、Ｎ型の拡散層３０９とＰ型のウェル３０８間のＰＮ接合容量３１４を測定するために、３層目金属配線層３０３−１〜３０３−３には、それぞれ、ＬＣＲメータ３１５の接地端子ＧＮＤ、低電圧端子Ｌｏｗ、高電圧端子Ｈｉｇｈが接続される。

しかし、本発明の第３実施形態による半導体装置の構造において、本来測定したくない寄生容量として、１層目金属配線層３０１−１とＰ型のウェル３０８間に生ずる寄生容量３１１と、１層目金属配線層３０２−２とその下の１層目金属配線層３０１−１間に生ずる寄生容量３１２と、１層目金属配線層３０２−３とＰ型のウェル３０８間に生ずる寄生容量３１３との３種類の寄生容量が考えられる。

次に、半導体測定システムの動作について説明する。

ＬＣＲメータ３１５の高電圧端子ＨｉｇｈからＤＣバイアス電圧に微少なＡＣ電圧を加えた電圧を３層目金属配線層３０３−３へ印加する。

このとき、高電圧端子Ｈｉｇｈから、３層目金属配線層３０３−３、ビア３０６−３、２層目金属配線層３０２−３、２層目コンタクト３０５−３、１層目金属配線層３０１−３、１層目コンタクト３０４−３、Ｐ型の拡散層３１０、Ｐ型のウェル３０８、ＰＮ接合容量３１４、Ｎ型の拡散層３０９、１層目コンタクト３０４−１、１層目金属配線層３０１−２、２層目コンタクト３０５−２、２層目金属配線層３０２−２、ビア３０６−２、３層目金属配線層３０３−２、低電圧端子Ｌｏｗの順に、ＰＮ接合容量３１４による充放電電流が流れる。

同時に、高電圧端子Ｈｉｇｈから、３層目金属配線層３０３−３、ビア３０６−３、２層目金属配線層３０２−３、２層目コンタクト３０５−３、１層目金属配線層３０１−３、１層目コンタクト３０４−３、Ｐ型の拡散層３１０、Ｐ型のウェル３０８、寄生容量３１１、１層目金属配線層３０１−１、２層目コンタクト３０５−１、２層目金属配線層３０２−１、ビア３０６−１、３層目金属配線層３０３−１、接地端子ＧＮＤの順に、寄生容量３１１による充放電電流が流れる。

ここで、寄生容量３１１による充放電電流は、ＬＣＲメータ３１５の低電圧端子Ｌｏｗを通らないで接地端子ＧＮＤへ流れるため、寄生容量３１１の値はＬＣＲメータ３１５の測定値に含まれない。

寄生容量３１２に関しては、ＬＣＲメータ３１５の低電圧端子Ｌｏｗが接地端子ＧＮＤと共に接地されるため、３層目金属配線層３０３−１、３０３−２が同電位となる。このため、寄生容量３１２の両端は同電位となり、寄生容量３１２による充放電電流は流れない。

寄生容量３１３に関しては、３層目金属配線層３０３−３、ビア３０６−３、２層目金属配線層３０２−３、２層目コンタクト３０５−３、１層目金属配線層３０１−３、１層目コンタクト３０４−３、Ｐ型の拡散層３１０、Ｐ型のウェル３０８で寄生容量３１３の両端が電気的に短絡される。このため、寄生容量３１３による充放電電流は流れない。

この場合、ＰＮ接合容量３１４の値のみがＬＣＲメータ３１５の測定値として計測される。

このように、本発明の第３実施形態による半導体装置によれば、１層目金属配線層３０１−１（金属層）が設けられ、その金属層３０１−１が接地される構成により、寄生容量３１１〜３１３を排除した半導体容量（ＰＮ接合容量３１４）の測定を行うことができる。即ち、半導体容量を正確に測定することができる。

また、本発明の第３実施形態による半導体装置によれば、上記の構成により、寄生容量３１１〜３１３をキャンセルするためのキャリブレーション用の測定パターン（キャリブレーションパターン半導体装置）が不要になり、従来に比べて測定パターンの面積を縮小することができ、測定時間を短縮することができる。

図５Ｃは、図５ＢのＶ−Ｖ’平面図であり、図５Ｄは、図５ＢのＹ−Ｙ’平面図であり、図５Ｅは、図５ＢのＺ−Ｚ’平面図である。

２層目金属配線層３０２−１は、第１の平面形状対応配線部（以下、平面形状対応配線部３０２−１ａと称する）と、第１の支持配線部（以下、支持配線部３０２−１ｂと称する）とを具備している。平面形状対応配線部３０２−１ａの平面形状は、３層目金属配線層３０３−１の平面形状に対応している。平面において、支持配線部３０２−１ｂは、その一端部が２層目コンタクト３０５−１に接続され、その他端部が平面形状対応配線部３０２−１ａに接続され、Ｎ型の半導体基板３００に平行に延びている。

２層目金属配線層３０２−２は、第２の平面形状対応配線部（以下、平面形状対応配線部３０２−２ａと称する）と、第２の支持配線部（以下、支持配線部３０２−２ｂと称する）とを具備している。平面形状対応配線部３０２−２ａの平面形状は、３層目金属配線層３０３−２の平面形状に対応している。平面において、支持配線部３０２−２ｂは、その一端部が２層目コンタクト３０５−２に接続され、その他端部が平面形状対応配線部３０２−２ａに接続され、Ｎ型の半導体基板３００に平行に延びている。

２層目金属配線層３０２−１は、第１、２の２層目周囲配線部（以下、２層目周囲配線部３０２−１ｃ、３０２−１ｄと称する）を更に具備している。平面において、２層目周囲配線部３０２−１ｃは、支持配線部３０２−１ｂに接続され、平面形状対応配線部３０２−２ａを囲んでいる。２層目周囲配線部３０２−１ｄは、２層目周囲配線部３０２−１ｃに接続され、支持配線部３０２−２ｂを囲んでいる。

２層目金属配線層３０２−３は、第３の平面形状対応配線部（以下、平面形状対応配線部３０２−３ａと称する）と、第３の支持配線部（以下、支持配線部３０２−３ｂと称する）とを具備している。平面において、平面形状対応配線部３０２−３ａは、その平面形状が３層目金属配線層３０３−３の平面形状に対応している。支持配線部３０２−３ｂは、その一端部が２層目コンタクト３０５−３に接続され、その他端部が平面形状対応配線部３０２−３ａに接続され、Ｎ型の半導体基板３００に平行に延びている。

１層目金属配線層３０１−１は、第１、２の１層目平面形状対応配線部（以下、１層目平面形状対応配線部３０１−１ａ、３０１−１ｂと称する）と、１層目周囲配線部３０１−１ｃとを具備している。平面において、１層目平面形状対応配線部３０１−１ａの平面形状は、平面形状対応配線部３０２−１ａの平面形状、又は、３層目金属配線層３０３−３の平面形状に対応している。１層目平面形状対応配線部３０１−１ｂは、１層目平面形状対応配線部３０１−１ａに接続されている。１層目周囲配線部３０１−１ｃは、１層目平面形状対応配線部３０１−１ｂに接続され、１層目金属配線層３０１−２を囲んでいる。

上述のように、本発明の第３実施形態による半導体装置によれば、２層目金属配線層３０２−２は、平面において、２層目金属配線層３０２−１によって囲まれている。これにより、２層目金属配線層３０２−１は、２層目金属配線層３０２−２によりシールドされ、外部からのノイズの影響を受け難くすることができる。

また、本発明の第３実施形態による半導体装置によれば、１層目金属配線層３０１−１は、絶縁膜３１７を介して２層目金属配線層３０２−１、３０２−２の真下に形成されている。これにより、２層目金属配線層３０２−１、３０２−２の下は、１層目金属配線層３０１−１（金属層）によりシールドされ、外部からのノイズの影響を受け難くすることができる。

なお、本発明の第３実施形態による半導体装置において、第１導電型、第２導電型は、それぞれ、Ｎ型、Ｐ型に限定されず、Ｐ型、Ｎ型であってもよい。この場合、本発明の第３実施形態による半導体装置では、同じ構成で測定が可能である。ただし、ＬＣＲメータ３１５内のＤＣバイアスの極性を逆にする必要がある。

また、本発明の第３実施形態による半導体装置において、また、半導体容量として、ＰＮ接合容量３１４に限定されず、酸化膜容量、配線間容量であってもよい。この場合でも、寄生容量を排除した測定が可能である。また、複数の容量パターンが存在する場合、３層目金属配線層３０３−１に相当するシールド端子を共用化することができる。

１００ 第１導電型の半導体基板、
１０１−１ 第１の１層目金属配線層、
１０１−１ａ 第１の平面形状対応配線部、
１０１−１ｂ 第１の支持配線部、
１０１−１ｃ 第１の１層目周囲配線部
１０１−１ｄ 第２の１層目周囲配線部、
１０１−２ 第２の１層目金属配線層、
１０１−２ａ 第２の平面形状対応配線部、
１０１−２ｂ 第２の支持配線部、
１０１−３ 第３の１層目金属配線層、
１０１−３ａ 第３の平面形状対応配線部、
１０１−３ｂ 第３の支持配線部、
１０２−１ 第１の２層目金属配線層、
１０２−２ 第２の２層目金属配線層、
１０２−３ 第３の２層目金属配線層、
１０３−１ 第１のコンタクト、
１０３−２ 第２のコンタクト、
１０３−３ 第３のコンタクト、
１０４−１ 第１のビア、
１０４−２ 第２のビア、
１０４−３ 第３のビア、
１０５−１ 第１の絶縁膜、
１０５−２ 第２の絶縁膜、
１０５−３ 第３の絶縁膜、
１０５−４ 第４の絶縁膜、
１０６ 第２導電型のウェル、
１０７−１ 第１導電型の第１の拡散層（金属層）、
１０７−２ 第１導電型の第２の拡散層、
１０８ 第２導電型の拡散層、
１０９ ＰＮ接合容量、
１１０ ＬＣＲメータ、
１１１〜１１４ 寄生容量、
１１５ 第５の絶縁膜、
１１６ 第６の絶縁膜、
２０２−１ 第１の２層目金属配線層、
２０２−２ 第２の２層目金属配線層、
２０２−１ａ ２層目平面形状対応配線部、
２０２−１ｂ 第１の２層目周囲配線部、
２０２−１ｃ 第２の２層目周囲配線部、
３００ 第１導電型の半導体基板、
３０１−１ 第１の１層目金属配線層（金属層）、
３０１−１ａ 第１の１層目平面形状対応配線部、
３０１−１ｂ 第２の１層目平面形状対応配線部、
３０１−１ｃ １層目周囲配線部、
３０１−２ 第２の１層目金属配線層、
３０１−３ 第３の１層目金属配線層、
３０２−１ 第１の２層目金属配線層、
３０２−１ａ 第１の平面形状対応配線部、
３０２−１ｂ 第１の支持配線部、
３０２−１ｃ 第１の２層目周囲配線部、
３０２−１ｄ 第２の２層目周囲配線部、
３０２−２ 第２の２層目金属配線層、
３０２−２ａ 第２の平面形状対応配線部、
３０２−２ｂ 第２の支持配線部、
３０２−３ 第３の２層目金属配線層、
３０２−３ａ 第３の平面形状対応配線部、
３０２−３ｂ 第３の支持配線部、
３０３−１ 第１の３層目金属配線層、
３０３−２ 第２の３層目金属配線層、
３０３−３ 第３の３層目金属配線層、
３０４−１ 第１の１層目コンタクト、
３０４−２ 第２の１層目コンタクト、
３０５−１ 第１の２層目コンタクト、
３０５−２ 第２の２層目コンタクト、
３０５−３ 第３の２層目コンタクト、
３０６−１ 第１のビア、
３０６−２ 第２のビア、
３０６−３ 第３のビア、
３０７−１ 第１の絶縁膜、
３０７−２ 第２の絶縁膜、
３０７−３ 第３の絶縁膜、
３０８ 第２導電型のウェル、
３０９ 第１導電型の拡散層、
３１０ 第２導電型の拡散層、
３１１〜３１３ 寄生容量、
３１４ ＰＮ接合容量、
３１５ ＬＣＲメータ、
３１６ 第４の絶縁膜、
３１７ 第５の絶縁膜、
３１８ 第６の絶縁膜
４００ 第１導電型の半導体基板、
４０１−１、４０１−２ １層目金属配線層、
４０２−１、４０２−２ ２層目金属配線層、
４０３−１、４０３−２ コンタクト、
４０４−１、４０４−２ ビア、
４０５−１〜４０５−３ 絶縁膜、
４０６ 第２導電型のウェル、
４０７ 第１導電型の拡散層、
４０８ 第２導電型の拡散層、
４０９ ＰＮ接合容量、
４１０ ＬＣＲメータ、
４１１、４１２ 寄生容量、
４１３、４１４ 絶縁膜

Claims (17)

1. 第１電圧を供給するための高電圧端子と接地された接地端子間に接続された電源と、前記第１電圧よりも低い第２電圧を供給するための低電圧端子と前記接地端子間に接続された電流計とを備えたメータに接続される半導体装置であって、
   第１導電型の半導体基板の表面部に形成された第２導電型のウェルと、
   前記第２導電型のウェルの表面部に形成された第１導電型の拡散層と、
   前記第２導電型のウェルの表面部に形成された第２導電型の拡散層と、
   前記第２導電型のウェルの表面部に、又は、前記第２導電型のウェルの上に形成された金属層と、
   前記金属層上に形成された第１のコンタクトと、
   前記第１導電型の拡散層上に形成された第２のコンタクトと、
   前記第２導電型の拡散層上に形成された第３のコンタクトと、
   前記第１〜３のコンタクト上にそれぞれ形成され、寄生容量を除く容量を前記メータによって測定するために、それぞれ前記メータの前記接地端子、前記低電圧端子、前記高電圧端子が接続される第１〜３の金属配線層と
   を具備する半導体装置。
2. 前記第２導電型のウェルの表面部に形成された第１〜４の絶縁膜と、
   前記第２導電型のウェルの表面部の前記第１、２の絶縁膜間に形成される第１導電型の第１の拡散層と、
   前記第２導電型のウェルの表面部の前記第２、３の絶縁膜間に形成される第１導電型の第２の拡散層と、
   を更に具備し、
   前記第２導電型の拡散層は、前記第２導電型のウェルの表面部の前記第３、４の絶縁膜間に形成され、
   前記金属層、前記第１導電型の拡散層は、それぞれ、前記第１導電型の第１、２の拡散層である
   請求項２に記載の半導体装置。
3. 前記第２導電型のウェル、前記第１〜４の絶縁膜、前記第１導電型の第１、２の拡散層及び前記第２導電型の拡散層を覆う第５の絶縁膜
   を更に具備し、
   前記第１、２のコンタクトは、前記第１導電型の第１、２の拡散層上にそれぞれ前記第５の絶縁膜を貫通して形成され、
   前記第３のコンタクトは、前記第２導電型の拡散層上に前記第５の絶縁膜を貫通して形成される
   請求項２に記載の半導体装置。
4. それぞれ、前記第１〜３のコンタクト上に形成される第１〜３の１層目金属配線層と、
   前記第１〜３の１層目金属配線層を覆う第６の絶縁膜と、
   前記第１〜３の１層目金属配線層上にそれぞれ前記第６の絶縁膜を貫通して形成された第１〜３のビアと、
   前記第１〜３のビア上にそれぞれ形成される第１〜３の２層目金属配線層と
   を更に具備し、
   前記第１〜３の金属配線層は、それぞれ、前記第１〜３の１層目金属配線層であり、
   前記第１〜３の２層目金属配線層には、それぞれ前記メータの前記接地端子、前記低電圧端子、前記高電圧端子が接続される
   請求項３に記載の半導体装置。
5. 前記第２の１層目金属配線層は、平面において、前記第１の１層目金属配線層によって囲まれている
   請求項４に記載の半導体装置。
6. 前記第１の１層目金属配線層は、平面において、
   その平面形状が前記第１の２層目金属配線層の平面形状に対応する第１の平面形状対応配線部と、
   その一端部が前記第１のコンタクトに接続され、その他端部が前記第１の平面形状対応配線部に接続され、前記第１導電型の半導体基板に平行に延びる第１の支持配線部と
   を具備し、
   前記第２の１層目金属配線層は、平面において、
   その平面形状が前記第２の２層目金属配線層の平面形状に対応する第２の平面形状対応配線部と、
   その一端部が前記第２のコンタクトに接続され、その他端部が前記第２の平面形状対応配線部に接続され、前記第１導電型の半導体基板に平行に延びる第２の支持配線部と
   を具備し、
   前記第１の１層目金属配線層は、平面において、
   前記第１の支持配線部に接続され、前記第２の平面形状対応配線部を囲む第１の１層目周囲配線部と、
   前記第１の１層目周囲配線部に接続され、前記第２の支持配線部を囲む第２の１層目周囲配線部と
   を更に具備する請求項５に記載の半導体装置。
7. 前記第３の１層目金属配線層は、平面において、
   その平面形状が前記第３の２層目金属配線層の平面形状に対応する第３の平面形状対応配線部と、
   その一端部が前記第３のコンタクトに接続され、その他端部が前記第３の平面形状対応配線部に接続され、前記第１導電型の半導体基板に平行に延びる第３の支持配線部と
   を具備する請求項６に記載の半導体装置。
8. 前記第１導電型の第１の拡散層は、前記第６の絶縁膜を介して前記第２の平面形状対応配線部と前記第１の１層目周囲配線部との真下に形成されている
   請求項６又は７に記載の半導体装置。
9. 前記第１の２層目金属配線層は、平面において、
   前記第１の平面形状対応配線部の平面形状に対応し、前記第２の２層目金属配線層の平面形状と同じ形状である２層目平面形状対応配線部と、
   前記２層目平面形状対応配線部を囲む第１の２層目周囲配線部と、
   前記第１の２層目周囲配線部に接続され、前記第２の２層目金属配線層を囲む第２の２層目周囲配線部と
   を具備する請求項６〜８のいずれかに記載の半導体装置。
10. 前記第２導電型のウェル、前記第１導電型の拡散層及び前記第２導電型の拡散層を覆う絶縁膜と、
    前記第１導電型の拡散層上に前記絶縁膜を貫通して形成された第１の１層目コンタクトと、
    前記第２導電型の拡散層上に前記絶縁膜を貫通して形成された第２の１層目コンタクトと、
    それぞれ、前記絶縁膜、前記第１、２のコンタクト上に形成された第１〜３の１層目金属配線層と
    それぞれ、前記第１〜３の１層目金属配線層上に形成される第１〜３の２層目コンタクトと
    を更に具備し、
    前記金属層は、前記第１の１層目金属配線層であり、
    前記第１〜３のコンタクトは、前記第１〜３の２層目コンタクトである
    請求項１に記載の半導体装置。
11. 前記第２導電型のウェルの表面部に形成された第１〜３の絶縁膜と、
    前記第２導電型のウェル、前記第１〜３の絶縁膜、前記第１導電型の拡散層及び前記第２導電型の拡散層を覆う第４の絶縁膜と
    を更に具備し、
    前記第１導電型の拡散層は、前記第２導電型のウェルの表面部の前記第１、２の絶縁膜間に形成され、
    前記第２導電型の拡散層は、前記第２導電型のウェルの表面部の前記第２、３の絶縁膜間に形成され、
    前記第４の絶縁膜は、前記絶縁膜である
    請求項１０に記載の半導体装置。
12. それぞれ、前記第１〜３の２層目コンタクト上に形成された第１〜３の２層目金属配線層と、
    前記第１〜３の２層目金属配線層を覆う第６の絶縁膜と、
    前記第１〜３の２層目金属配線層上にそれぞれ前記第６の絶縁膜を貫通して形成された第１〜３のビアと、
    前記第１〜３のビア上にそれぞれ形成された第１〜３の３層目金属配線層と
    を更に具備し、
    を更に具備し、
    前記第１〜３の金属配線層は、それぞれ、前記第１〜３の２層目金属配線層であり、
    前記第１〜３の３層目金属配線層には、それぞれ前記メータの前記接地端子、前記低電圧端子、前記高電圧端子が接続される
    請求項１１に記載の半導体装置。
13. 前記第２の２層目金属配線層は、平面において、前記第１の２層目金属配線層によって囲まれている
    請求項１２に記載の半導体装置。
14. 前記第１の２層目金属配線層は、平面において、
    その平面形状が前記第１の３層目金属配線層の平面形状に対応する第１の平面形状対応配線部と、
    その一端部が前記第１の２層目コンタクトに接続され、その他端部が前記第１の平面形状対応配線部に接続され、前記第１導電型の半導体基板に平行に延びる第１の支持配線部と
    を具備し、
    前記第２の２層目金属配線層は、平面において、
    その平面形状が前記第２の３層目金属配線層の平面形状に対応する第２の平面形状対応配線部と、
    その一端部が前記第２の２層目コンタクトに接続され、その他端部が前記第２の平面形状対応配線部に接続され、前記第１導電型の半導体基板に平行に延びる第２の支持配線部と
    を具備し、
    前記第１の２層目金属配線層は、平面において、
    前記第１の支持配線部に接続され、前記第２の平面形状対応配線部を囲む第１の２層目周囲配線部と、
    前記第１の２層目周囲配線部に接続され、前記第２の支持配線部を囲む第２の２層目周囲配線部と
    を更に具備する請求項１３に記載の半導体装置。
15. 前記第３の２層目金属配線層は、平面において、
    その平面形状が前記第３の３層目金属配線層の平面形状に対応する第３の平面形状対応配線部と、
    その一端部が前記第３の２層目コンタクトに接続され、その他端部が前記第３の平面形状対応配線部に接続され、前記第１導電型の半導体基板に平行に延びる第３の支持配線部と
    を具備する請求項１４に記載の半導体装置。
16. 前記第１の１層目金属配線層は、平面において、
    その平面形状が前記第１の平面形状対応配線部の平面形状、又は、前記第３の３層目金属配線層の平面形状に対応する第１の１層目平面形状対応配線部と、
    前記第１の１層目平面形状対応配線部に接続された第２の１層目平面形状対応配線部と、
    前記第２の１層目平面形状対応配線部に接続され、前記第２の１層目金属配線層を囲む１層目周囲配線部と
    を具備し、
    前記第１の１層目金属配線層は、前記第５の絶縁膜を介して前記第１、２の２層目金属配線層の真下に形成されている
    請求項１４又は１５に記載の半導体装置。
17. 請求項１〜１６のいずれかに記載の半導体装置と、
    第１電圧を供給するための高電圧端子と接地された接地端子間に接続された電源と、前記第１電圧よりも低い第２電圧を供給するための低電圧端子と前記接地端子間に接続された電流計とを備え、寄生容量を除く容量を測定するために、前記半導体装置の前記第１〜３の金属配線層にそれぞれ前記接地端子、前記低電圧端子、前記高電圧端子が接続されるメータと
    を具備する半導体測定システム。

Images