JPH0952793A - 成膜方法 - Google Patents

成膜方法

Info

Publication number
JPH0952793A
JPH0952793A JP22967795A JP22967795A JPH0952793A JP H0952793 A JPH0952793 A JP H0952793A JP 22967795 A JP22967795 A JP 22967795A JP 22967795 A JP22967795 A JP 22967795A JP H0952793 A JPH0952793 A JP H0952793A
Authority
JP
Japan
Prior art keywords
film
silicon
starting material
substrate
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22967795A
Other languages
English (en)
Inventor
Hideaki Mitsui
英明 三ツ井
Hiroyuki Nagasawa
弘幸 長澤
Yoichi Yamaguchi
洋一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP22967795A priority Critical patent/JPH0952793A/ja
Publication of JPH0952793A publication Critical patent/JPH0952793A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Micromachines (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 膜と基板との界面における完全性、均一性及
び高純度性の極めて高い接合界面を有し、しかも任意の
結晶構造を有する2以上の成分からなる薄膜を生成する
方法の提供。 【解決手段】 支持媒体の上に該成分のうちの一部の成
分を有する出発物質からなる基膜が形成されたものを生
成し、該基膜に残りの成分を含む反応物質を反応させて
所望の膜に変成させることにより、支持媒体上に目的の
薄膜が形成されたものを得る。支持媒体を金属酸化物か
らなる絶縁物とし、基膜を形成する物質が結晶性を有す
るものであってよい。また、基膜部分は、支持媒体上に
基膜を形成する方法によっても、基膜の一部を支持媒体
に変成する方法によっても形成できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、2以上の成分から
なる任意の薄膜を支持媒体上に生成する方法に関し、特
に、絶縁体基板上に半導体材料薄膜を生成させる場合に
有効に利用される新しい成膜方法に関するものである。
【0002】
【従来の技術】絶縁体基板上に半導体材料薄膜を生成さ
せたものは、半導体デバイスを作製するための重要な材
料(例えば、SOI(Silicon on Insulator) 等)とし
て使用されている。また、半導体材料に限らず、支持媒
体上に適当な材料を堆積させて形成したものがマイクロ
マシーンやセンサ要素など精密な微細構造体として利用
されている。従来、支持媒体上に薄膜を生成させる方法
としては、CVD法、MBE法等のエピタキシャル成長
法、スパッタリング法、真空蒸着法、イオンプレーティ
ング法等がある。CVD法あるいはMBE法は、反応す
ることにより目的とする膜と同じ組成となる気体状物質
を用いてその反応物を支持媒体あるいは基板上に堆積さ
せることにより、あるいは気体の分解種や分子状、原子
状固体を基板上に堆積させることにより薄膜を生成させ
る方法である。また、スパッタリング法は、薄膜の原料
となる固体ターゲットにイオンを衝突させ、この際はじ
き出されたターゲット材または原子を個体ターゲットか
ら離して対向させた基板上に堆積させて、薄膜を生成さ
せる方法である。真空蒸着法は、薄膜の原料となる物質
を蒸発させ、これを基板上に凝縮・折出せしめ、薄膜を
生成させる方法である。イオンプレーティング法は、基
板上に直接、薄膜の原料となる蒸発粒子の一部をイオン
化して打ち込むことにより、薄膜を生成させる方法であ
る。
【0003】これらの方法はいずれも、目的とする薄膜
を構成する組成を有する粒子や化合物を直接的に支持媒
体あるいは基板上に堆積させて薄膜を生成させる方法で
ある。このため生成された薄膜の構造は生成物自体の結
晶特性に従うほか、支持媒体の構造材質に深く影響を受
け、目的に即した任意の構造を有する薄膜を生成させる
ことは難しい。例えば、石英ガラス基板上に従来の方法
で直接SiC等の薄膜を生成させると、基板がガラスで
あるため、その構造に影響され、結晶性の良いSiC等
の薄膜を得ることができない。この問題点を解決するた
め、特願平6−128588には、第1の薄膜の結晶構
造に類似した結晶材料からなる基板を選択してこの基板
上に第1の薄膜を堆積し、その後基板をエッチング等に
より除去して残った第1の薄膜を新たな支持媒体として
この媒体上に目的とする第2の薄膜を生成する方法が提
案されている。
【0004】
【本発明が解決しようとする課題】特願平6−1285
88で提案されている方法は、第1の薄膜による支持媒
体の作成後に基板を除去するので、第2の薄膜の堆積工
程中に支持媒体が基板物質の影響で変質することがな
く、また結晶構造が類似した結晶材料薄膜を支持媒体と
して目的とする薄膜を堆積するから、極めて結晶性の良
好な大型の薄膜が得られるという点で優れた方法であ
る。しかしながら、ここで提案されている方法では、支
持媒体とした第1の薄膜自体が半導体であり、その上に
形成した第2の薄膜を第1の薄膜と電気的に絶縁するこ
とが難しい。さらに、半導体としての電気的な絶縁を維
持しながら薄膜積層を行う際には、積層界面の接合の完
全性と清浄性が非常に重要となる。半導体回路実装用材
料としてはこのような絶縁体と半導体との接合界面の完
全性、均一性、および高純度性が極めて重要なファクタ
ーである。従って、本発明が解決しようとする課題は第
一に任意の基板上に所望の構造を有する膜を作成する方
法を提供することであり、第二には、この基板上に膜を
作成した構成において、膜と基板との界面における完全
性、均一性及び高純度性の極めて高い接合界面を有する
絶縁性基板−膜構成とする方法を提供することであり、
第三には、新規な半導体回路実装用材料の作成方法を提
供することにある。
【0005】
【課題を解決するための手段】本発明の成膜方法は、膜
を構成する成分のうち一部の成分を有する出発物質によ
り支持媒体上に基膜を生成し、その基膜に残りの成分を
含む反応物質を反応させて所望の膜に変成させることを
特徴とする。なお、支持媒体が酸化物からなる絶縁物質
であり、出発物質が結晶構造を持つ物質であってよい。
また、支持媒体上に出発物質を積層する前に、支持媒体
の表面を酸化するようにしてよい。さらに、支持媒体が
石英ガラスなどの珪酸塩ガラスであり、出発物質がシリ
コンであり、反応物質がアセチレンガスであり、生成さ
れる膜が炭化珪素であってよい。また、本発明の成膜方
法は、膜を構成する成分のうちの一部の成分を有する出
発物質により基膜を生成し、その基膜に酸素を打ち込み
内部を酸化して酸化された内部部分を新たに支持媒体と
し、媒体より外側の基膜部分に残りの成分を含む反応物
質を反応させて所望の膜に変成させることを特徴とす
る。なお、本発明の成膜方法において、反応物質を反応
させる前に、支持媒体上の出発物質からなる基膜を薄層
化させるようにしてもよい。また、所望の膜を作成した
後、さらに生成した膜と同じ物質を堆積させるようにす
ることができる。
【0006】
【発明の実施の形態】本発明第1の成膜方法は、2以上
の成分を有する膜を生成させようとするときに、まず、
膜を構成する組成成分のうち一部の成分を有する出発物
質を支持媒体、通常は基板の上に積層して出発物質の膜
を形成し、次に、その基膜に残りの成分を含む物質であ
って、その出発物質と反応して目的とする生成物質にな
るような反応物質を反応させて所望の生成物質の膜に変
成するものである。従って、単結晶構造、多結晶構造、
アモルファス構造またはこれらを混合した構造等、所望
する構造を有する生成物質の膜を得ようとすれば、その
所望の構造を生起するような出発物質を選び、その構造
を保存するようにして処理することができる。ここで、
出発物質と反応物質を反応させる方法としては、気相反
応法、液相反応法、固体反応法あるいはこの組合せ等い
ずれの方法を採用してもよい。上記方法において、基板
を酸化物からなる絶縁物質とし、出発物質を結晶構造を
持つ物質として、これを反応物質と反応させて、出発物
質の構造をそのまま残した構造、例えば完全な単結晶の
構造を持った目的物質の膜を作成することが可能とな
る。半導体回路実装用材料としては、単結晶構造、多結
晶構造が多く採用されており、特に単結晶構造の膜は、
半導体回路の電気的、物理的性能を同上させるために非
常に有効な材料である。従来のCVD法、スパッタリン
グ法、真空蒸着法、イオンプレーティング法では、任意
の結晶構造を制御することは極めて困難であった。しか
し、本発明の成膜法によれば、出発物質に任意の結晶構
造のものを選んでも、容易に所望の結晶構造、特に単結
晶構造の生成物質膜を得ることができる。
【0007】また、半導体回路実装用材料の絶縁体とし
ては一般に酸化物基板が使用されているが、本発明の成
膜法において基板表面を酸化した後で基板表面上に出発
物質を積層するようにすると、酸化物を介しての出発物
質と基板との接合界面は基板物質の浸入を防止して、完
全性、均一性及び高純度性の極めて高いものとなる。そ
の後、出発物質と反応物質を反応させて目的物質の膜と
した場合もこの接合界面の状態はそのまま残るから、目
的とする生成物質膜と基板との接合界面は完全性、均一
性及び純度性の極めて高いものとなる.また、支持媒体
上に出発物質を積層する前に、支持媒体の表面を酸化す
るようにすることができるが、この場合は、支持媒体た
る酸化物基板と反応後の生成膜との接合界面が、均一
性、完全性、高純度性のいずれも極めて優れたものとな
り、半導体回路実装用材料に適当である。
【0008】出発物質と基板とを積層させる方法として
は、CVD法、MBE法、スパッタリング法、真空蒸着
法、イオンプレーテイング法等の成膜法に加えて、直接
接合法、陽極接合法、接着剤または接合媒体を使用した
方法あるいはこれらの方法の適宜な組合せが可能であ
る。直接接合法は接合すベき面を平滑に加工し、圧着す
る方法であり、半導体回路の実装用材料としては有効な
方法である.陽極接合法は接合すベき両物質に電極をつ
なぎ、ここへ電圧を印加することにより内部電界を発生
せしめ、いずれかの物質中のアルカリ等の陽イオンを他
方の物質に移動させることにより、接合するものである
が、アルカリを嫌う半導体回路の実装用材料の作成には
必ずしも適しないが、マイクロマシンや応力センサの構
造材など電気用部材以外に使用するためには十分であ
る。また、接着剤または接合媒体を使用した方法も同様
に、接合界面の完全性、均一性及び高純度性の高さが要
求される半導体回路実装用材料の作成に適しない。
【0009】基板と出発物質を層状に積層する他の方法
として、出発物質に酸素を打ち込み内部の一定深さの部
分を酸化し、酸化された部分を基板とする方法がある。
この方法は、たとえば、出発物質をシリコンとした場
合、酸素イオンを一定に加速すると、シリコン内部に入
り込み、一定の深さのところで酸化珪素が形成される
が、この酸化珪素をそのまま基板とする方法である。こ
の方法によって得られる接合界面も完全性、均一性及び
高純度性の高いものが得られる。
【0010】本発明の方法で、基板上に積層された出発
物質を反応物質で反応させて所望の生成物質を生成させ
る場合、出発物質と反応物質の組合せ及び反応の方法に
よっては、反応の進む深さには限界がある。従って、出
発物質を余すところなく目的物質に変成するためには、
基板上の出発物質を予め薄膜化して反応物質との反応が
可能な深さに対応する厚さにする必要がある。このよう
に薄層化した後、反応させれば、出発物質は完全に所望
の生成物質に変換することが可能となる。薄層化する方
法としては、研磨などの機械的加工、ウェットエッチン
グ、ドライエッチング等の従来一般に行われる方法によ
り容易に可能である。
【0011】上記のように、出発物質と反応物質の組合
せ及び反応の方法によっては、反応の進む深さには限界
があり、この深さが所望の厚さを持った生成物質の薄膜
に対応しない場合もあり得る。このような場合は、反応
物質によって反応させ所望の生成物質の薄膜を作成した
後、さらにその上に生成物質を堆積させることができ
る。この場合、基になる生成物質の薄膜は所望の構造、
例えば、完全な単結晶構造を有しているため、基になる
生成物質の構造を保持した成長が容易である。また、基
になる生成物質の薄膜の上に従来のCVD法、スパッタ
リング法、真空蒸着法、イオンプレーテイング法などの
適当な方法を選択して堆積させれば所望の構造の成長が
可能となる。
【0012】基板を石英ガラスなどの珪酸塩ガラスとし
出発物質をシリコンとした場合は、出発物質であるシリ
コンの表面を酸化させた場合、基板と同種の珪酸塩とな
るため、接合には最適な組合せとなる。反応物質をアセ
チレンガスとして、出発物質と適当な条件で反応させた
場合、生成物質として炭化珪素の薄膜が生成する。出発
物質のシリコンが完全な単結晶の状態であれば、そのま
まその構造を反映し、完全な単結晶の炭化珪素の薄膜が
得られる。
【0013】ここでは、出発物質をシリコン、反応物質
をアセチレン、生成物質を炭化珪素としたが、本発明の
方法は、他の物質の組合せにも適用できる。たとえば、
出発物質をGaとし、反応物質をAsH3、PH3または
NH3(N2)とすることにより、生成物質として、Ga
As、GaP、GaN等の半導体の膜が得られる。出発
物質をInとし、反応物質をAsH3、PH3またはNH
3(N2)とすることにより、生成物質として、InA
s、InP、InN等の半導体の膜が得られる。
【0014】
【実施例1】本発明を実施例により図面に基づいて、さ
らに具体的に説明する。図1は本発明の成膜法の実施例
1の工程図である。まず、図1(A)にあるように、単
結晶のシリコン板1の表面を中心線平均粗さの値で1n
mRaの平滑度に機械研磨し、表面を酸素圧760To
rr、温度1000℃で酸化し、図1(B)にあるよう
な膜厚20nmの酸化層1aを形成した。次に、石英ガ
ラス基板2を中心線平均粗さの値で5nmRaの平滑度
に機械研磨し、上記のシリコン板1の酸化層1aの面と
石英ガラス基板2の研磨面を合わせ、温度30℃、圧カ
1kgf/cm2で直接接合法により接合した。このと
き、シリコン板1の酸化層1aは石英基板2と反応し、
図1(C)にあるように強固な結合界面1bが形成され
た。ついで、石英基板2上のシリコン板1を機械加工に
より研削して20nmの厚さに薄膜化し、シリコンの薄
膜1Aを得た。さらに図1(D)にあるように、シリコ
ンの薄膜1A表面に温度1000℃にてアセチレンガス
を10sccm、水素ガスを100sccmの流量で1
時間流したところ、シリコン膜1Aは炭化して図1
(E)のような厚さ約20nmの炭化珪素膜3となっ
た。
【0015】この炭化珪素膜3をX線回折法(XRD)
で測定した結果、出発物質のシリコン1と同様、完全な
単結晶構造が得られていることが判明した。さらに、例
えば多結晶またはアモルファスの炭化珪素膜が必要とさ
れるときは、上記単結晶性炭化珪素膜3の上に所定の条
件下でスパッタリング法、あるいはプラズマCVD法な
どを用いて所望の結晶性を有する炭化珪素層を積層する
ことができる。炭化珪素膜3と石英基板2との結合界面
3bをX線分光法(XPS)で測定した結果、一様にシ
リコン酸化膜としての態様を保っており、ケイ素、酸素
以外では0.5〜1at%の炭素が検出されただけでそ
の他の不純物は観察されなかった。また、電子顕微鏡観
察でも、欠陥は見られず、この結合界面3bは、完全
性、均一性に優れ、高純度のものであることが確認され
た。
【0016】図1(F)に示すように、上記のようにし
て得られた炭化珪素膜3上に、減圧CVD法により、さ
らに炭化珪素膜を成長させ、約2μmの厚さの炭化珪素
膜4を得た。CVD法による炭化硅素膜の生成は、基板
温度1000℃の下で、アセチレンガスを10scc
m、ジクロルシランガスを10sccm、水素ガスを1
00sccmの流量で流して行われた。この際の炉内圧
力は1から100mTorrに制御した。この炭化珪素
膜4をXRDで測定した結果、出発物質のシリコン1と
同様、完全な単結晶構造が得られていることが判明し
た。また、結合界面3bをXPS法及び電子顕微鏡で評
価した結果、この界面は先と同様、完全性、均一性に優
れ、高純度であり、炭化硅素膜成長前の結合界面3bが
全く変化していないことが確認された。
【0017】
【比較例】比較のため、Ar流量40sccm、出力
1.3kW、基板温度室温(25〜35℃)の条件で、
RFマグネトロンスパッター法により、シリコン板上に
炭化珪素膜を成長させた。こうして得た炭化珪素膜と石
英ガラス基板とを実施例1と同様に温度30℃、圧カ1
kgf/cm2で直接接合法により接合した。ついで、
HF50%の水溶液とHNO3 60%の水溶液を4:1
で混合したフッ硝酸によりエッチングしてシリコンを除
去し、石英ガラス基板上に炭化珪素膜を得た。この炭化
珪素膜をXRDで測定したところ、アモルファス構造で
あることが判明した。また、実施例1の結合界面3bに
相当する炭化珪素と石英基板との界面を電子顕微鏡で観
察したところ、部分的に未接合部が観察され、この結合
界面は、完全性に乏しく、不均一であることが分かっ
た。また、XPS測定においても、ケイ素、酸素及び微
量の炭素の他に約2at%のチッ素、1at%のフッ
素、その他微量ながらもナトリウム、カリウムなどの不
純物観察され、純度もそれほど高いものでないことが確
認された。
【0018】
【実施例2】図2は実施例2の成膜工程図である。ま
ず、図2(A)に示す単結晶のシリコン板1の表面にイ
オン注入法により、酸素を打ち込んだ。その結果、図2
(B)に示すように、シリコン板の表面下0.2μmの
深さのところに、厚さ50nmの絶縁層2aを得た。つ
いで、図2(C)に示すように、図中、絶縁層2aの上
側のシリコン板1の部分を機械加工及びドライエッチン
グにより、10nmの厚さに薄膜化し、シリコンの薄膜
1Aを得た。さらに、図2(D)において、シリコンの
薄膜1A表面に温度1000℃のアセチレンガスを10
sccm、水素ガスを100sccmの流量で1時間流
したところ、シリコン膜1Aは炭化して厚さ約10nm
の炭化珪素膜3を得た。
【0019】この炭化珪素膜3をXRDで測定した結
果、出発物質のシリコン1と同様、完全な単結晶構造が
得られていることが判明した。また、シリコン1と絶縁
層2aとの結合界面をXPS法で測定した結果、一様に
シリコン酸化膜の態様を保っており、ケイ素と酸素以外
の不純物は観察されなかった。また、電子顕微鏡観察で
も欠陥は見られず、この結合界面は、完全性、均一性に
優れ、高純度のものであることが確認された。
【0020】このようにして得られた炭化珪素膜3上
に、減圧CVD法により、さらに炭化珪素膜を成長さ
せ、図2(E)に示すように約2μmの厚さの炭化珪素
膜4を得た。実施例1と同様、このCVD法の条件は、
基板温度1000℃、アセチレンガス流量10scc
m、ジクロルシランガス流量10sccm、水素ガス流
量100sccm、炉内圧力1から100mTorrで
あった。この炭化珪素膜4をXRDで測定した結果、出
発物質のシリコン1と同様、完全な単結晶構造が得られ
ていることが判明した。多結晶またはアモルフアスの炭
化珪素膜がよければ、上記炭化珪素膜成長工程において
炭化珪素3の上にスパッタ一法あるいはプラズマCVD
法等で所望の膜質の炭化珪素を積層することができる。
また、シリコン1と絶縁層2aとの結合界面及び炭化珪
素層3と絶縁層2aとの結合界面をXPS法及び電子顕
微鏡観察で評価した結果、先と変わらず、この結合界面
は、完全性、均一性に優れ、高純度のものであることが
確認された。
【0021】
【発明の効果】以上説明したように、本発明の成膜法に
よれば、基板上に出発物質を積層し反応物質と反応させ
ることにより生成物質の膜を作成するため、任意の構造
を有する基板上に任意の構造を有する膜を作成すること
が可能である。すなわち、一般には例えばアモルファス
の膜の上に単結晶や多結晶を成長させることは困難であ
るが、本発明によれば、出発物質を単結晶構造を持つ物
質とすれば、生成物質からなる膜は、必要に応じて完全
な単結晶の膜ばかりでなく、多結晶あるいはアモルファ
スの膜を得ることが可能となる。したがって、例えば本
発明方法により得られるSOIは、シリコン膜と炭化珪
素膜の直接接合により得られるSOIと比較して格段に
優れた界面特性を有する。出発物質表面を酸化した後、
基板上に出発物質を積層する方法または出発物質に酸素
を打ち込み内部を酸化し、酸化された内部を基板とする
方法によれば、完全性、均一性及び高純度性の極めて高
い接合界面を有する基板一膜構成を得ることができる。
本発明において、基板を石英ガラスを含む珪酸塩ガラス
とし、出発物質をシリコンとし、反応物質をアセチレン
ガスとすれば、単結晶、多結晶あるいはアモルファスの
炭化珪素からなる新規な半導体回路実装用材料を得るこ
とが可能となる。なお、本発明の成膜方法は極めて微細
な加工を可能とすることから、半導体材料のみならず、
マイクロマシン材料やセンサ等のデバイス材料、あるい
は複合的機能を有する材料などの加工に応用することが
できる。
【図面の簡単な説明】
【図1】本発明の成膜法の実施例1における成膜工程図
である。
【図2】本発明の成膜法の実施例2における成膜工程図
である。
【符号の説明】
1 シリコン板 1a 酸化層 1b シリコン板と石英ガラス基板との結合界面 1A 機械加工により薄層化したシリコン板 2 石英ガラス基板 2a 絶縁層 3 炭化珪素膜 3b 炭化珪素膜と石英ガラス基板との結合界面 4 炭化珪素膜3上に積層した炭化珪素層

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 2以上の成分からなる膜を生成する方法
    であって、支持媒体上に形成され該成分のうちの一部の
    成分を有する出発物質からなる基膜を生成し、該基膜に
    残りの成分を含む反応物質を反応させて所望の膜に変成
    させる成膜方法。
  2. 【請求項2】 前記基膜が結晶構造を有し、前記支持媒
    体が該基膜を酸化して得られた酸化物からなる絶縁物質
    であることを特徴とする請求項1記載の成膜方法。
  3. 【請求項3】 前記支持媒体の上に前記出発物質を堆積
    して前記基膜を生成することを特徴とする請求項1記載
    の成膜方法。
  4. 【請求項4】 前記支持媒体が酸化物からなる絶縁物質
    であり、前記出発物質からなる基膜が結晶構造を持つ物
    質であることを特徴とする請求項3記載の成膜方法。
  5. 【請求項5】 前記支持媒体上に前記出発物質を積層す
    る前に、該媒体の表面を酸化することを特徴とする請求
    項3または4に記載の成膜方法。
  6. 【請求項6】 前記支持媒体が石英ガラスであってよい
    珪酸塩ガラスであり、出発物質がシリコンであり、反応
    物質がアセチレンガスであり、生成される膜が炭化珪素
    であることを特徴とする請求項1ないし5のいずれかに
    記載の成膜方法。
  7. 【請求項7】 2以上の成分からなる膜を生成する方法
    であって、該成分のうちの一部の成分を有する出発物質
    を基膜とし、該基膜に酸素を打ち込み内部を酸化して酸
    化された内部部分を支持媒体とし、前記基膜の前記支持
    媒体より外側の部分に残りの成分を含む反応物質を反応
    させて所望の膜に変成させる成膜方法。
  8. 【請求項8】 前記反応物質を反応させる前に、支持媒
    体上の出発物質からなる基膜を薄層化させることを特徴
    とする請求項1ないし7のいずれかに記載の成膜方法。
  9. 【請求項9】 請求項1ないし8のいずれかに記載の成
    膜方法であって、所望の膜を作成した後、さらに生成し
    た膜と同じ物質を堆積させることを特徴とする成膜方
    法。
JP22967795A 1995-08-11 1995-08-11 成膜方法 Pending JPH0952793A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22967795A JPH0952793A (ja) 1995-08-11 1995-08-11 成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22967795A JPH0952793A (ja) 1995-08-11 1995-08-11 成膜方法

Publications (1)

Publication Number Publication Date
JPH0952793A true JPH0952793A (ja) 1997-02-25

Family

ID=16895964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22967795A Pending JPH0952793A (ja) 1995-08-11 1995-08-11 成膜方法

Country Status (1)

Country Link
JP (1) JPH0952793A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002500961A (ja) * 1998-01-09 2002-01-15 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング マイクロメカニックな構造エレメント
JP2002220299A (ja) * 2001-01-19 2002-08-09 Hoya Corp 単結晶SiC及びその製造方法、SiC半導体装置並びにSiC複合材料
US6681036B1 (en) 1999-06-07 2004-01-20 Kabushiki Kaisha Nippon Conlux Paper money identification method and device
JP2005268460A (ja) * 2004-03-18 2005-09-29 Air Water Inc 単結晶SiC基板の製造方法および単結晶SiC基板
JP2006206377A (ja) * 2005-01-28 2006-08-10 Air Water Inc 単結晶SiC基板の製造方法
WO2008016073A1 (fr) * 2006-08-01 2008-02-07 Nihon Microcoating Co., Ltd. Procédé de polissage d'un substrat en ruban pour un supraconducteur à oxydes, supraconducteur à oxydes et matériau de base pour celui-ci
WO2008023782A1 (fr) * 2006-08-25 2008-02-28 Nihon Microcoating Co., Ltd. Procédé pour polir un substrat en bande pour un oxyde supraconducteur et oxyde supraconducteur et substrat pour un oxyde supraconducteur
JP2009050945A (ja) * 2007-08-24 2009-03-12 Nihon Micro Coating Co Ltd テープ状基材の研磨方法及び酸化物超伝導体用ベース基材

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002500961A (ja) * 1998-01-09 2002-01-15 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング マイクロメカニックな構造エレメント
US6681036B1 (en) 1999-06-07 2004-01-20 Kabushiki Kaisha Nippon Conlux Paper money identification method and device
JP2002220299A (ja) * 2001-01-19 2002-08-09 Hoya Corp 単結晶SiC及びその製造方法、SiC半導体装置並びにSiC複合材料
JP2005268460A (ja) * 2004-03-18 2005-09-29 Air Water Inc 単結晶SiC基板の製造方法および単結晶SiC基板
JP4713089B2 (ja) * 2004-03-18 2011-06-29 エア・ウォーター株式会社 単結晶SiC基板の製造方法
JP4690734B2 (ja) * 2005-01-28 2011-06-01 エア・ウォーター株式会社 単結晶SiC基板の製造方法
JP2006206377A (ja) * 2005-01-28 2006-08-10 Air Water Inc 単結晶SiC基板の製造方法
JP2008036724A (ja) * 2006-08-01 2008-02-21 Nihon Micro Coating Co Ltd 酸化物超伝導体用テープ基材の研磨方法並びに酸化物超伝導体及び酸化物超伝導体用基材
US20100016169A1 (en) * 2006-08-01 2010-01-21 Nihon Micro Coating Co., Ltd. Method for polishing tape-shaped substrate for oxide superconductor, oxide superconductor, and base material for oxide superconductor
WO2008016073A1 (fr) * 2006-08-01 2008-02-07 Nihon Microcoating Co., Ltd. Procédé de polissage d'un substrat en ruban pour un supraconducteur à oxydes, supraconducteur à oxydes et matériau de base pour celui-ci
US8143194B2 (en) * 2006-08-01 2012-03-27 Nihon Micro Coating Co., Ltd. Method for polishing tape-shaped substrate for oxide superconductor, oxide superconductor, and base material for oxide superconductor
WO2008023782A1 (fr) * 2006-08-25 2008-02-28 Nihon Microcoating Co., Ltd. Procédé pour polir un substrat en bande pour un oxyde supraconducteur et oxyde supraconducteur et substrat pour un oxyde supraconducteur
JP2008049451A (ja) * 2006-08-25 2008-03-06 Nihon Micro Coating Co Ltd 酸化物超伝導体用テープ基材の研磨方法並びに酸化物超伝導体及び酸化物超伝導体用基材
US20100160170A1 (en) * 2006-08-25 2010-06-24 Nihon Micro Coating Co., Ltd. Method for polishing tape-shaped substrate for oxide superconductor, oxide superconductor, and base material for oxide superconductor
US8148301B2 (en) * 2006-08-25 2012-04-03 Nihon Micro Coating Co., Ltd. Method for polishing tape-shaped substrate for oxide superconductor, oxide superconductor, and base material for oxide superconductor
JP2009050945A (ja) * 2007-08-24 2009-03-12 Nihon Micro Coating Co Ltd テープ状基材の研磨方法及び酸化物超伝導体用ベース基材

Similar Documents

Publication Publication Date Title
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
KR950014609B1 (ko) 반도체부재 및 반도체부재의 제조방법
US7446019B2 (en) Method of reducing roughness of a thick insulating layer
EP0553853B1 (en) Process for preparing semiconductor substrate
US5755914A (en) Method for bonding semiconductor substrates
JPH076950A (ja) 電子、電光および光学的な構成要素に対する構造部品を作製する方法
JPH10265948A (ja) 半導体装置用基板およびその製法
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
JPH05217992A (ja) 半導体基板及びその作製方法
EP0706714A1 (en) Soi substrate fabrication
KR20120001606A (ko) 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법
US6468841B2 (en) Process for producing crystalline silicon thin film
JPH0952793A (ja) 成膜方法
CN111834518B (zh) 一种多层膜结构衬底上的压电单晶薄膜及其制备方法
JPH0556851B2 (ja)
JPH09310170A (ja) 炭化珪素薄膜構造体およびその作製方法
USRE41841E1 (en) Method for making a silicon substrate comprising a buried thin silicon oxide film
JPH02143415A (ja) 単結晶シリコン膜の形成方法
JP2755653B2 (ja) Soi構造の形成方法
JP3237889B2 (ja) 半導体基体及びその作製方法
JPH09121039A (ja) 半導体部材
JPH0870111A (ja) 半導体基板の作製方法及び半導体基板
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法
CN117460388A (zh) 一种复合衬底及其制备方法
JPH0536951A (ja) 半導体基材の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20041122

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050621