JPH02260428A - 半導体基板及び半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板及び半導体装置に係り、特にゲッタ
リング作用を具備する貼合せ半導体基板と該貼合せ基板
内に構成する半導体装置に関する。

〔従来の技術〕

２枚の半導体基板を接着剤を用いることなく直接貼合せ
、一方の基板を所望厚さにまで研磨、又は薄化した半導
体基板は例えば特願昭６０−２６０３０４号等として公
知である。また、通常の半導体基板において、高温及び
低温の熱処理を組合わせることにより基板内部に酸素析
出層を形成し、半導体製造工程中に混入される重金属等
の汚染物質を捕獲する領域とする、いわゆるイントリン
シックゲッタリング領域（以降ＩＧ領領域称する）とす
る手法についても例えば特開昭６０−１４８１２７．又
は６３−１６４４４０号に記載があるごとくよく知られ
ている。

第２図に示すごと＜、ＸＣ；＠域２０は過剰酸素で外方
拡散し、析出を生じない表面から１０乃至４０μｍまで
の完全結晶領域（Ｄｅｎｕｄｅｄ　Ｚｏｎｅ　：　ＤＺ
と略記する）３０に挟まれた単結晶基板内部の酸素析出
層であり、汚染重金属等を捕獲し、ＤＺ層に構成される
半導体装置の劣化発生を抑止する働きを有する。ＩＧ＠
域は過剰酸素を熱処理により析出干せるものであり、急
峻でかつ薄い１〕ｚを構成することは現状技術ではでき
ない、一方、貼合せ半導体基板におい”℃は上記のＬＧ
領領域概念自体がいまだ考慮の対象外であった。

〔発明が解決しようとする課題〕

上記従来技術は数μｍｍトド厚さを有する貼合せ半導体
基板に対しては適用できない、特に貼合せ面に絶縁膜が
構成された、いわゆる５Ｏ１（Ｓｉｌｉｃｏｎ　ｏｎ　
Ｉｎ５ｕｌａｔｏｒ）構造においては過剰酸素の外方拡
散及び汚染重金属の１．　Ｇ領域（厚い貼合せベース基
板内の）への汚染金属の拡散を阻害され、貼合せ基板側
でＩＧ領域形成や貼合せベース基板内ＩＧ領域でのゲッ
タ効果は生じない。

本発明の目的は数μｍｍトド厚さを有する貼合せ半導体
基板に関し、半導体装置製造工程中に導入される汚染不
純物（特に重金属）を捕獲して能動素子に対して無害化
すべきゲッタ層を具備させることにある。特に半導体装
置を構成すべき能動領域のごく近傍に、急峻な分布でゲ
ッタ層を設けることである１本発明の他の目的は上記の
ゲッタ層を半導体装置の高性能化、特に高速動作化にも
着用することである。

〔ａＭを解決するための手段〕

上記目的は二枚の半導体基板を貼合せる際に、少なくと
も一方の半導体基板表面に汚染不純物原子捕獲層を設け
、該放獲層を介して二枚の半導体基板を直接貼合せた後
、一方の半導体基板裏面側より機械研磨やエツチングに
より所望厚さまで薄化した貼合せ単結晶層とすることに
よって達成される。ここにおいて、該捕獲層表向で貼合
せが実現できることが必須である。

本発明者らは非晶質状態で化学気相堆積したＳｉ膜、お
よび上記Ｓｉ膜を加熱処理して多結晶化したＳｉ膜は、
いずれも蒲視的に極めて平坦であり、平坦な半導体基板
、又はその表面に熱酸化膜で構成した半導体基板と直接
貼合せがＲＪ能であることを見出した。また上記、多結
晶化Ｓｉ膜は多結晶状態で堆−積したＳｉ膜（微視的に
表面が平坦でない）と異なり、比較的低温度（６６０℃
）で熱処理した場合でも２〜３μｍと膜厚より大きな結
晶粒径どなること、及び各結晶粒内にさらに微小で互い
に結晶方位がわずかにずれたいわゆる小傾角微結晶粒が
形成されるなどの特徴を有しヱいることを電子顕微鏡に
よる観察を見出した。さらに、上記小傾角結晶粒の粒界
が汚染不批物等に対し有効な捕獲時性を有することを見
出した。

本発明は上記新事実を見出したことに基づく。

すなわち、本発明に基づく半導体基板は半導体装置が構
成さ九るべき主表面から１０μｍ厚以下０所望深さ部分
に汚染不純物を捕獲すべき領域が急峻な分布で存在し、
かつ上記捕獲領域が半導体ベース基板に貼合せられた構
造を有する。

上記構成において、ベース基板面上に熱酸化シリコン酸
化膜、又は化学気相反応によるシリコン窒化膜が構成さ
れている場合でも貼合せが可能である。したがって、該
捕獲領域を半導体装置の一構成要素として用い、貼合せ
面上の上記絶縁膜を素子間絶縁として用いることが４能
となるので半導体装置の高性能化も兼せてロエ能となる
。

〔作用〕

重金属等の汚染不純物は酸素析出層や転位、及び結晶粒
界環１局所歪を有する領域に捕獲されることが知られて
いる。非晶質状態で化学気相堆積し、熱処理により多結
晶化したＳｉ膜は各結晶粒が小傾角結晶粒の集合で構成
される。上記小傾角微結晶粒は通常の半導体装！！製造
工程に用いる１１００℃程度以下の熱処理に対しては再
結晶をすることがなく１粒界変動は生じない、上記の結
晶粒界には極めて大きな応力集中が生じていると考えら
れ、熱処理中に拡散してきた汚染不純物を捕獲する働き
を有する。上記多結晶Ｓｉ膜と隣接し、貼合せウェーハ
界面近傍に設けられるシリコン窒化膜、及びシリコン酸
化膜は上記Ｓｉ膜に応力を集中させる働きを有し、その
組合せ、及び膜厚を任意に設定することにより多結晶Ｓ
ｉ膜への印加応力を制御し、汚染不純物の捕獲特性を強
めることができる。

多結晶Ｓｉ膜に高濃度に燐を添加することもできる。こ
の場合、熱処理により小傾角微結晶粒は再結晶化で解消
され、大粒径化されるが、燐が汚染不純物に対する捕獲
効果を有する。さらに、高濃度に燐が添加された多結晶
Ｓｉ膜は良好な導電性を有し、貼合せ面近傍の多結晶Ｓ
ｉ膜は半導体装置においては埋込み電極として用いるこ
とができる。上記埋込み電極は従来半導体装置に用いら
れてた拡散層による埋込み電極に比べて低抵抗化が可能
であり、牟導体装置の高速化に寄与する。

さらに、本発明に基づけば上記多結晶Ｓｉ膜を絶縁膜を
介して堆積し、貼合せることができるため埋込み電極を
絶縁膜を介して構成することができる。したがって半導
体基板内部にゲート絶縁膜とゲート電極を埋込んだ新規
構成の半導体装置を実現でき、新動作原理に基づいた超
高速トランジスタを実現できる。

〔実施例〕

以下、本発明を実施例によりさらに詳細に説明する。説
明の都合上、図面をもって説明するが、要部が拡大して
示されているので注意を要する。

また説明を簡明するため、各部の材質、半導体層の導電
型、および製造条件を規定して述べるが。

本発明は、材質、半導体層の導電型、および製造条件は
、実施例に限定されないことは勿論である。

実施例１ 第３図および第４図は本発明による半導体基板の第１の
実施例を製造工程順に示した断面図である。

（１００）面方位を有する４インチ単結晶Ｓｉ基板１上
にＳｉ＊Ｈａ（ジシラン）の熱分解による０、５μｍ厚
のＳｉ膜２を５２５℃で化学気相反応により形成し、貼
合せベース基板とした。Ｓｉ膜２は上記堆積条件では非
晶質であり、その表面は透過型電子滅微鏡による断面観
察によると凹凸のない極めて平坦な表面である。半導体
装置を構成すべき貼合せＳｉ基板３として面方位（１０
０）。

ｐ導電型、抵抗率１０ΩＧで表面粗さを１μゴの分解能
において平均粗さ３ｎｍ以下と平坦な４インチ鏡面ウェ
ーハを用意し、無塵状態のもとで貼合せベース基板と直
接貼合わせた。この状態より、接着力を強める目的で１
０００℃１時間の熱処理をＮｘｆｌ囲気０．ＩＰａ　　
の条件で施した。この熱処理によりＳｉ膜２は非晶質か
ら粒径１〜２μｍの多結晶に変化するが、その各結晶粒
は粒径数１０ｎｍの微小結晶粒が互いに小傾角した状態
で集合して構成されることが透過型電子顕微鏡観察で確
認された。熱処理後の貼合せ強度は約１５０ｋｇ／ｆｆ
ｉ”と十分大きなものであった。

上記熱処理の後、貼合せ基板３の裏面より機械研磨と化
学研磨を併用する公知のウェーハ研磨技術を施し、貼合
せ基板３の厚さを３μｍ±１μｍにまで仕上げ、半導体
装置を構成すべき主表面とした（第４図）。

上記の製造工程により製造された半導体基板の汚染不純
物捕獲特性を評価する為に貼合せ基板３の表面にＣｕを
５０ｎｍ真空蒸着した後、１０００℃。

１時間の熱処理を施し、基板内に十分深く（数１０μｍ
以上）拡散させた。しかる後に、王水により表面に残留
するＣｕ膜を除去してから二次イオン質量分析法（通常
ＳＬＭＳと称されている）を用いて表面より内部に向け
てＣｕの濃度分布を測定した。Ｃｕは貼合せ基板３内で
は検出限界（Ｉ　Ｘ　１０”ｍ″″ａ）以下であったが
多結晶Ｓｉ膜２の領域では析出限界に近い２Ｘ１０”ｃ
＊−８のＣｕが検出された。また貼合せベース基板内で
もＣｕは検出できなかった。上記の結果は多結晶Ｓｉ膜
２が重金属原子に対するきわめて優れた捕獲特性を有す
ることを示している。尚、Ｆｅ。

Ｎｉ、Ａｕなど他の重金属原子を故意に拡散させ、その
空間分布を同様に測定したが、多結晶Ｓｉ膜２はこれら
の原子に対しても良好な捕獲特性を示した。

本実施例において説明の都合上汚染不純物捕獲領域とし
て多結晶Ｓｉ堆積膜を例として述べたが他の物質、又は
イオン注入などで炭素（Ｃ）、窒！　（Ｎ）、又は酸素
（０）等の不純物を鑵加した領域であってもよい、すな
わち、後者の場合は炭素等をイオン注入等で貼合せベー
ス基板１表面領域に導入してから貼合せ基板３と貼合せ
、貼合せ３を薄化してもよい。

実施例２ 第１図配本発明の他の実施例を示す断面図である。前記
の実施例１において汚染不純物捕獲領域として作用する
Ｓｉ値２を堆積する前に０．５μ勤Ｖシリ０ン熱酸化膜
４を形成し・その後・前記第１の実施例に従って半導体
基板を製造した。上記の製造工程により製造した半導体
基板は汚染不純物捕獲特性において、前記第１の実施例
と同等な特性を示し、有効であることがわかった。さら
に本実施例に基づく半導体基板においては汚染不純物添
加後、複数回の高温（１０００℃）の熱処理を繰返して
施した場合も上記不純物の分布に変動はみられないとい
う特性を示した。

上記の特性は、熱膨張係数差が３．２　Ｘ　１０−”Ｃ
：、″′１と大きいシリコン酸化膜４を汚染不純物捕獲
領域２とｌｌｌ接させた構成によって、熱処理における
冷却過程でＳｉ膜２に大きな応力が生じ、捕獲不純物が
Ｓｉ膜２から遊離ることが防止されているためとみるこ
とができる。尚、シリコン熱酸化）換４の代りに化学気
相反応によるシリコン酸化膜や、他の物質、例えばシリ
コン窒化膜等、を用いても同様の効果が得られる。

実施例３ 第５図は本発明の他の実施例を示す、前記第１または第
２の実施例に基づいて半導体板をｇ造し、貼合せＳｉ基
板３の厚さを１μｍに設定した。上記の貼合せＳｉ基板
３に公知の半導体製造方法により、ゲート電極７，７１
、Ｎ◆型ソース領域８゜Ｎ＋ドレイン領域８１．Ｐ◆型
ドレイン領域９゜Ｐ＋ソース領域９１．フィルド絶縁１
ＩＩ６．＃４子間分離絶縁膜５．アース電極１０．出力
電極１１゜電源線電極１２等を製造した。

本実施例による半導体装置の耐製造工程汚染特性を評価
するために電極１０．１１および１２を形成する前に鉄
イオン水溶液に浸してから１ｏｏｏ℃で１時間の熱処理
を施した半導体装置も別途製造した。上記半導体装置に
於て、接合の逆方向電流は５ｖ印、加で１．５ｘｌＯ−
”Ａ／ｐｎｆと汚染処理を施さない通常接合の逆方向電
流値と差が見られなかった。−万一本発明によらず、通
常の半導体基板に構成した半導体装置に上記の汚染処理
を施した場合の接合逆方向電流は５■印加条件で１０−
１”Ａ／μ−と大きく、かつ印加電圧依存性も大きいも
のであった。上記、逆方向電流特性の違いより、本実施
例に基づく半導体装置に於ては汚染不純物捕獲特性を有
するＳｉ膜２が能動素子と隣接する構成により、汚染処
理の影響を排除できたことが明らかである。

本実施例に基づく半導体装置に紛いては貼合ぜＳｉ基板
３が１μｍと薄くことから、素子間分離絶縁膜５が貼合
せＳｉ基板３を貫通するごとく構成することができる。

したがって汚染不純物捕獲層２を各能動素子ごとに、か
つそれぞれの極近に構成することができる。さらに上記
構成においては、シリコン熱酸化膜４で素子底面が囲ま
れており、各素子は互いに、かつ基板から完全に絶縁分
離されている。上記構成により、相補型ＭＯＳトランジ
スタに特有のラッチアップ現象は、ｐチャネル型ＭＯＳ
トランジスタとｎチャネル型ＭＯＳランジス５間の間隔
（素子間分離絶縁膜幅）が０．８μｍと従来に比べて１
１５に微細化されているにもかかわらず、全く生じなか
った。すなわち、本実施例に基づけば半導体装置を微細
化することができる。

半導体装置の微細化、さらには外部から完全に絶縁分離
され、かつ極めて薄く構成された貼合せＳｉ基板３への
半導体素子形成を０工能とした本実施例に基づく半導体
装置に於ては、α線等の放射線照射に対する耐性が極め
て優れていることが明らかになった。すなわち、α繰照
射に対し、同一寸法の従来構成半導体装置における最大
収集電荷量が３０ｆｃであったのに対し１本実施例に基
づく半導体装置においては１０ｆ　ｃ以ドと小さく、耐
α線不良、いわゆるソフトエラー特性に関して優れた特
性を有していた。

実施例４ 前記第３の実施例において、シリコン酸化膜４の代りに
０．３μｍ厚のシリコン窒化膜（ＳｉｓＮａと記す）を
用い、以ド前記実施例３と同様の工程に基づいて半導体
装置を製造した０本実施例に基づく半導体装置の製造に
おいては５ｉａＮａ膜４の存在の為に前記実施例３に基
づく半導体装置の製造、特に過度の酸化工程による不都
合、すなわち所望箇所以外への酸化膜形成がなく１局所
歪の発づく半導体装置においては５ｉｓＮａ膜４が汚染
不純物捕獲層２に均一でかつ強大な引張応力を印加する
作用を示す、これによりドｅ水溶液に浸した本実施例に
基づく半導体装置に対して高温熱処理（１０００℃、１
時間）を多数回流してもｐｎ接合逆方向電流値に変化は
みられなかった。一方、前記実施例３に基づく半導体装
置においては高温熱処理数サイクル（３〜４回）までは
配方向電流（１，５Ｘ１０−工７Ａ　／　ｕ　ｒｄ　ｅ
　５　Ｖ時）ニ倹化はみられなかったが、それ以降、徐
々に増加する傾向がみられた。上記の結果は本実施例に
基づく半導体装置の方が、前記実施例３に基づくものよ
りも重金属汚染に対してさらに大きな耐性を有すること
を示している。尚、本実施例においては説明の都合上、
５ｉｓＮａ膜４が単層である場合について記載したが、
上記はシリコン酸化膜、珪燐酸ガラス、珪硼酸ガラス、
燐、！ｓ素混人シリコン酸化膜、さらには上記の積層膜
と５ｉａＮａ膜の重合せ構造であっても同等の効果が得
られる。

実施例５ 前記実施例３および４において貼合せＳｉ基板３と汚染
不純物捕獲層２の間に１５ｎｍ厚のシリコン熱酸化膜を
全面に構成してから前記実施例３もしくは４に従って半
導体装置を製造した。

本実施例に基づく半導体装置において前記の実施例３も
しくは４に基づく半導体装置と同様の耐汚染特性を示し
、極めて有効であることがわがった。さらに、前記実施
例３もしくは４に基づく半導体装置においては、汚染不
純物捕獲領域を構成する多結晶Ｓｉ膜２の結晶粒界から
結晶欠陥が貼合せＳｉ基板３内に伸び、半導体装置の良
品率をドげることがあったが、本実施例に基づく半導体
装置においては上記のごとき不良の発生は階無であった
。このことは、貼合せＳｉ基板３と汚染不純物捕獲Ｐ＃
２の間に構成する簿いシリコン熱酸化膜が半導体装置の
良品率向上に極めて有効であることを示している。

実施例６ 第６図は第６の実施例を示す。本実施例においては、前
記第５の実施例の、汚染不純物捕獲層２に予め燐を篩濃
度に拡散し、低抵抗化してから前記第５の実施例に基づ
き半導体装置を製造したものである。ここにおいて、貼
合せＳｉ基板３の厚さは０．１μｍと極薄に構成した。

さらに上記汚染不純物捕獲層２とゲート電極７、又は７
１とは別途接続する構成を用いた。

本実施例に基づく半導体装置においては同一ゲート寸法
の従来のＭｏＳトランジスタと比べて電流利得率が約１
桁も大きく、電流・電圧特性も二極管特性を示す特異な
ものであった。上記の特性の低抵抗の汚染不純物捕獲層
２を第２のゲート電極とし、これとゲート電極７または
７１に挟まれた０、１μｍ厚と極薄の貼合せＳｉ膜３全
体が電流経路として作用する新現象に基づくものと考え
られる。尚、第６図において第２のゲート絶縁膜１３に
おけるｎ＋ソース、ドレイン拡散層８，８１及びｐ＋ソ
ース・ドレイン拡散層９１，９近傍部では、入出力容量
低減の為に選択的に厚い絶縁膜１４を構成することが＾
速動作上望ましい。

［発明の効果］ 本発明によれば半導体装置の極近に汚染不純物捕獲領域
を捕獲領域を捕獲時性を制御可能な構成できる。したが
ってゲッタリング効果を従来に比して格段に向上させる
効果がある。さらに本発明によれば半導体装置を半導体
基板、及び相互に絶縁分離することができ、ラッチアッ
プ現象の解消。

耐α線特性の向上に効果がある。上記において半導体装
置の唇面に耐酸化性膜を構成できるため半導体装置の製
造に関して過度の酸化工程に対しても形状変形に対する
防止効果が得られ−る。

さらに本発明によれば上記汚染不純物捕獲領域を第２の
ゲート電極としても用いることができ、新動作原理によ
る半導体装置の大電流化、すなわち高速化が１１ｆ能に
なる。

尚、本発明における各実施例において半導体装置として
ＭＯ８型トランジスタを例として説明したが、上記はバ
イポーラ型トランジスタを例として説明したが、上記は
バイポーラ型トランジスタであっても効果は同様であり
、バイポーラトランジスタにも本発明は適用できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す半導体基板の断面図、
第２図は従来の半導体基板を示す断面図、第３図及び第
４図は本発明の他の実施例の半導体基板の製造工程を示
した断面図、第５図、第６図はそれぞれの他の実施例の
半導体装置の断面図である。 １・・・単結晶Ｓｉ基板、２・・・汚染不純物抽拗層、
３・・・貼合せ８１基扱、４・・・シリコン熱酸化膜、
６・・・フィルド絶縁膜、ｌ・・・ゲート電極、８・・
・ｎ十・・・ソース拡散層、９・・・ｐ＋・・・ドレイ
ン拡散層、１０・・・接地電極、１１・・・出力電極、
１２・・・電源電極、１３・・・第２のゲート絶縁膜、
１４・・・厚い絶縁膜、２０・・・某 図 采　　４　　）〕 纂　５　口 ′ｒ：６２　図 第　３　已

Claims (1)

1. 【特許請求の範囲】 １、第１の半導体基板と第２の半導体基板が貼合わされ
   て構成された半導体基板において、該貼合せ領域に素子
   特性を劣化させる不純物原子を捕獲する領域が設けられ
   たことを特徴とする半導体基板。 ２、特許請求の範囲第１項記載の半導体基板において、
   該不純物原子捕獲領域に隣接して半導体基板と熱膨張係
   数を異にする薄膜が設けられていることを特徴とする半
   導体基板。 ３、特許請求の範囲第１項もしくは第２項記載の半導体
   基板において該不純物原子捕獲領域は、多結晶シリコン
   膜よりなることを特徴とする半導体基板。 ４、特許請求の範囲第１項乃至第３項のいずれかに記載
   の半導体基板において、該第２の半導体基板は該第１の
   半導体基板に較べて十分に薄く構成され、該第２の半導
   体基板に能動素子が設けられたことを特徴とする半導体
   装置。 ５、特許請求の範囲第４項記載の半導体装置において、
   該能動素子及び該不純物原子捕獲領域は、耐酸化性膜を
   介して該第１の半導体基板に隣接されることを特徴とす
   る半導体装置。 ６、特許請求の範囲第４項もしくは第５項記載の半導体
   装置において、該不純物原子捕獲領域は該能動素子と絶
   縁膜を介して隣接されていることを特徴とする半導体装
   置。 ７、特許請求の範囲第６項記載の半導体装置において、
   該不純物原子捕獲領域はゲート電極と接続されているこ
   とを特徴とする半導体装置。