CN108074995A - 具有阻挡层的半导体晶片和半导体器件及其制造方法 - Google Patents

具有阻挡层的半导体晶片和半导体器件及其制造方法 Download PDF

Info

Publication number
CN108074995A
CN108074995A CN201711098619.0A CN201711098619A CN108074995A CN 108074995 A CN108074995 A CN 108074995A CN 201711098619 A CN201711098619 A CN 201711098619A CN 108074995 A CN108074995 A CN 108074995A
Authority
CN
China
Prior art keywords
semiconductor
barrier layer
layer
front side
carborundum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711098619.0A
Other languages
English (en)
Other versions
CN108074995B (zh
Inventor
R·鲁普
F·J·桑托斯罗德里格斯
H-J·舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108074995A publication Critical patent/CN108074995A/zh
Application granted granted Critical
Publication of CN108074995B publication Critical patent/CN108074995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Energy (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

切割半导体晶锭，以获得具有前侧表面和与所述前侧表面平行的后侧表面的半导体切片。钝化层直接形成在所述前侧表面和所述后侧表面中的至少一个上。由碳化硅、三元氮化物和三元碳化物中的至少一种形成的阻挡层形成在所述后侧表面上。

Description

具有阻挡层的半导体晶片和半导体器件及其制造方法
技术领域
本发明涉及一种制造半导体晶片的方法、一种半导体晶片、一种制造半导体器件的方法、一种半导体器件以及一种光伏电池。
背景技术
在制造过程中无意中引入半导体器件的污染物对器件功能和可靠性有不利的影响。吸杂技术旨在通过为空闲器件区域中的污染物提供合适的收集位置来使污染物远离半导体器件的有源器件区域。例如，在丘克拉斯基硅中，过饱和氧形成了形成半导体器件的大批半导体晶片中的收集位置。喷砂、PBS(多晶硅背封，Polysilicon Back Sealing)、激光损伤和其它方法可能在半导体晶片的背部上形成吸杂位置。PBS的吸杂效率通常取决于晶粒尺寸以及沉积条件并且随着热处理和氧化的时间的延长而恶化。
需要可靠地使污染物远离半导体晶片和半导体器件的有源器件区域。
发明内容
本公开涉及一种制造半导体晶片的方法，其中，所述方法包括：切割半导体晶锭，以获得具有前侧表面和平行于所述前侧表面的后侧表面的半导体切片。钝化层直接形成在所述前侧表面和所述后侧表面中的至少一个上。在所述后侧表面上由碳化硅、三元氮化物和三元碳化物中的至少一种形成阻挡层。
根据一个可选的实施例，所述阻挡层直接形成在所述后侧表面上。
根据一个可选的实施例，所述钝化层在形成所述阻挡层之前直接形成在至少所述后侧表面上。
根据一个可选的实施例，所述方法还包括：在形成所述阻挡层之前，直接在所述后侧表面上由多晶硅形成辅助层。
根据一个可选的实施例，所述方法还包括：在形成所述阻挡层之前，在所述后侧表面上由多晶硅形成辅助层。
根据一个可选的实施例，所述钝化层通过所述半导体切片的氧化形成。
根据一个可选的实施例，所述钝化层的在所述前侧表面上的一部分由碳化硅、三元氮化物和三元碳化物中的至少一种形成。
根据一个可选的实施例，所述半导体切片是从圆柱形半导体晶锭切割的。
根据一个可选的实施例，所述半导体切片是从具有与纵向轴线正交的多边形横截面的半导体晶锭切割的。
本公开还涉及一种半导体晶片，所述半导体晶片包括：具有前侧表面和平行于所述前侧表面的后侧表面的半导体切片。所述半导体晶片还包括在后侧表面上的由碳化硅、三元氮化物和三元碳化物中的至少一种形成的阻挡层和直接在所述前侧表面和所述后侧表面中的至少一个上的钝化层。
根据一个可选的实施例，所述阻挡层直接在所述半导体切片上。
根据一个可选的实施例，所述钝化层位于所述前侧表面和所述后侧表面上。
根据一个可选的实施例，所述半导体晶片还包括在所述后侧表面与所述阻挡层之间的由多晶硅形成的辅助层。
根据一个可选的实施例，所述钝化层由热半导体氧化物形成。
根据一个可选的实施例，所述钝化层的在所述前侧表面上的一部分由碳化硅、三元氮化物和三元碳化物中的至少一种形成。
根据一个可选的实施例，所述半导体切片是圆柱形的，并且外侧向表面包括平坦部和凹口中的至少一个。
根据一个可选的实施例，所述半导体切片的外侧向表面包括四个正交区段。
本公开还涉及一种制造半导体器件的方法，其中，所述方法包括：在包括半导体切片的半导体晶片的前侧处形成半导体元件，以及在所述半导体切片的与所述前侧相反的背部上由碳化硅、三元氮化物和三元碳化物中的至少一种形成阻挡层。电连接到所述半导体元件的前侧金属化部形成在所述前侧处。
根据一个可选的实施例，形成所述阻挡层包括离子束合成和随后的热处理，所述离子束合成包括在所述半导体切片的背部上注入(i)碳和(ii)氮和过渡金属原子中的至少一种，所述热处理形成碳化硅、三元氮化物和三元碳化物中的至少一种的微晶。
根据一个可选的实施例，所述方法还包括：在所述半导体晶片的后侧处理之前去除所述阻挡层的至少一个区段，其中，所述后侧处理包括以下中的至少一种：通过所述半导体切片的背部上的后侧表面注入掺杂剂、在所述后侧表面上形成后侧金属化部和使所述半导体切片产生凹陷。
根据一个可选的实施例，阻挡环通过去除所述阻挡层的圆形内区段由所述阻挡层的残留部分形成。
根据一个可选的实施例，由所述半导体切片的残留部分形成的支撑环通过选择性地使所述半导体切片的圆形内区段凹陷形成。
根据一个可选的实施例，所述半导体切片在整个水平横截面上凹陷。
根据一个可选的实施例，所述阻挡层由碳化硅形成。
根据一个可选的实施例，所述方法还包括：在形成所述阻挡层之前，在背部上由多晶硅形成辅助层。
根据一个可选的实施例，所述方法还包括：重复至少一次(i)形成辅助层和(ii)形成阻挡层，其中，任何重复的辅助层形成在相邻前一次重复的阻挡层上。
根据一个可选的实施例，选择所述阻挡层的第一厚度和所述辅助层的第二厚度，使得由所述辅助层施加的机械应力至少部分地补偿由所述阻挡层施加的机械应力。
根据一个可选的实施例，所述阻挡层的厚度在10nm至3μm的范围内。
根据一个可选的实施例，所述阻挡层是多晶体和非晶体中的至少一种。
另外，本公开涉及一种半导体器件，所述半导体器件包括在半导体部分的前侧处的半导体元件以及在与所述前侧相反的第二表面上的由碳化硅、三元氮化物和三元碳化物中的至少一种形成的阻挡层。
根据一个可选的实施例，所述阻挡部分由碳化硅形成。
根据一个可选的实施例，所述半导体器件还包括夹置在所述第二表面与所述阻挡部分之间的由多晶硅形成的居间部分。
根据一个可选的实施例，所述半导体器件还包括在背部上的至少另一个由居间部分和阻挡部分构成的双层。
根据一个可选的实施例，选择所述阻挡部分的第一厚度和所述居间部分的第二厚度，使得由所述居间部分施加的机械应力至少部分地补偿由所述阻挡部分施加的机械应力。
根据一个可选的实施例，所述阻挡部分的第一厚度在10nm至3μm的范围内。
根据一个可选的实施例，所述阻挡部分是多晶体和非晶体中的至少一种。
此外，本公开涉及一种包括半导体部分的光伏电池，所述半导体部分包括pn结。由碳化硅、三元氮化物和三元碳化物中的至少一种形成的多晶吸杂层位于所述半导体部分的第一和第二表面中的至少一个上。
根据一个可选的实施例，所述吸杂结构由碳化硅形成。
根据一个可选的实施例，所述光伏电池还包括：第一接触结构和第二接触结构，所述第一接触结构在所述半导体部分的与所述第一表面相反的第二表面上与半导体部分中的n型区域形成欧姆接触，所述第二接触结构在所述第二表面上与所述半导体部分中的p型区域形成欧姆接触，其中，所述吸杂结构在所述第一表面上形成连续层。
根据一个可选的实施例，所述光伏电池还包括：在所述第一表面上与所述半导体部分中的n型区域形成欧姆接触的第一接触结构，其中，所述吸杂结构在相邻的第一接触结构之间形成在所述第一表面上。
阅读以下详细描述和查看附图后，本领域技术人员将认识到附加的特征和优点。
附图说明
所包括的附图用于提供对本发明的进一步理解，并且被并入并构成本说明书的一部分。附图示出了本发明的实施例，并且与说明书一起用于解释本发明的原理。通过参考下面的详细描述，本发明的其它实施例和预期的优点将被容易地理解，因为它们变得更好地被理解。
图1A是半导体晶锭的一部分的示意性透视图，用于示出在从半导体晶锭获得半导体切片之后的根据一个实施例的一种制造在前侧上具有钝化层和在背部上具有阻挡层的半导体晶片的方法。
图1B是在所述半导体切片的背部上形成阻挡层之后的包括图1A的所述半导体切片的半导体晶片的示意性垂直剖视图。
图1C是在所述半导体切片的前侧上形成钝化层之后的图1B的所述半导体晶片的示意性垂直剖视图。
图1D是在所述半导体切片的前侧上和背部上形成钝化层之后的包括图1A的所述半导体切片的半导体晶片的示意性垂直剖视图。
图1E是在所述半导体切片的背部上形成阻挡层之后的图1D的所述半导体晶片的示意性垂直剖视图。
图2A是半导体晶片的一部分的示意性垂直剖视图，用于示出在提供半导体切片之后的根据一个关于所述阻挡层的一侧处的辅助层的实施例的一种制造半导体晶片的方法。
图2B是在形成辅助层之后的图2A的半导体晶片部分的示意性垂直剖视图。
图2C是在所述辅助层上形成阻挡层之后的图2B的半导体晶片部分的示意性垂直剖视图。
图3A是半导体晶片的一部分的示意性垂直剖视图，用于示出在形成包括阻挡层的第一双层之后的一种制造在背部上具有两个或更多个阻挡层的半导体晶片的方法。
图3B是在形成另外的辅助层之后的图3A的半导体晶片部分的示意性垂直剖视图。
图3C是在形成另外的阻挡层之后的图3B的半导体晶片部分的示意性垂直剖视图。
图4A是根据一个关于前侧上的钝化层和背部上的阻挡层的实施例的半导体晶片的示意性垂直剖视图。
图4B是根据一个关于所述阻挡层与所述半导体切片之间的辅助层的实施例的半导体晶片的示意性垂直剖视图。
图4C是根据一个关于分别包括阻挡层和辅助层的两个或更多个双层的实施例的半导体晶片的示意性垂直剖视图。
图4D是根据一个关于覆盖半导体切片的侧向外表面的钝化层的实施例的半导体晶片的示意性垂直剖视图。
图4E是根据一个关于覆盖钝化层的在半导体切片的背部上的一部分的阻挡层的实施例的半导体晶片的示意性垂直剖视图。
图4F是根据一个实施例的用于制造集成电路或功率半导体器件的半导体晶片的示意性俯视图。
图4G是根据另一实施例的用于制造光伏电池的半导体晶片的示意性俯视图。
图5A是半导体晶片的一部分的示意性垂直剖视图，用于示出在前侧处为半导体晶片提供钝化层之后的根据另一实施例的一种制造半导体器件的方法。
图5B是在背部上形成阻挡层之后的图5A的半导体晶片部分的示意性垂直剖视图。
图5C是在前侧处去除钝化层之后的图5B的半导体晶片部分的示意性垂直剖视图。
图5D是在前侧处形成半导体元件之后的图5C的半导体晶片部分的示意性垂直剖视图。
图5E是通过切割图5D的所述半导体晶片获得的半导体芯片的示意性垂直剖视图。
图6A是半导体晶片的一部分的示意性垂直剖视图，用于示出在去除所述阻挡层之后的根据一个包括在后侧处理之前去除阻挡层的实施例的一种制造半导体器件的方法。
图6B是在后侧处理之后的图6A的半导体晶片部分的示意性垂直剖视图。
图7A是在将载体衬底附连在所述半导体晶片的前侧处之后的晶片复合体的一部分的示意性垂直剖视图，用于示出一种制造半导体器件的方法，其中，所述方法包括薄化半导体晶片。
图7B是在薄化之后的图7A的所述晶片复合体的示意性垂直剖视图。
图7C是在形成后侧金属化部之后的图7B的所述晶片复合体的示意性垂直剖视图。
图7D是包括拾取带和通过单个化分割图7C的所述半导体晶片获得的半导体芯片的晶片复合体的示意性垂直剖视图。
图8A是在由阻挡层形成阻挡环之后的晶片复合体的一部分的示意性垂直剖视图，用于示出一种制造半导体器件的方法，其中，所述方法包括薄化半导体晶片的内区段。
图8B是在薄化并由半导体切片的外侧部分形成支撑环之后的图8A的晶片复合体的示意性垂直剖视图。
图8C是在薄化之前的晶片复合体的一部分的示意性垂直剖视图，用于示出一种制造半导体器件的方法，其中，所述方法包括在薄化半导体晶片的内区段之后形成阻挡层。
图8D是在薄化并形成阻挡层之后的图8C的所述晶片复合体的示意性垂直剖视图。
图9A是在背部上形成辅助层之后的半导体晶片的一部分的示意性垂直剖视图，用于示出根据使用阻挡层之下的辅助层的另外的实施例的一种制造半导体器件的方法。
图9B是在形成阻挡层之后的图9A的半导体晶片部分的示意性垂直剖视图。
图10A是在形成另外的辅助层之后的半导体晶片的一部分的示意性垂直剖视图，用于示出根据使用至少两个包括阻挡层和辅助层的双层的又一实施例的一种制造半导体器件的方法。
图10B是在形成另外的阻挡层之后的图10A的半导体晶片部分的示意性垂直剖视图。
图11是根据一个实施例的具有包括碳化硅、三元氮化物和三元碳化物中的至少一种的阻挡结构的半导体器件的示意性垂直剖视图。
图12A是根据一个涉及侧向IGBT(绝缘栅双极晶体管，Insulated Gate BipolarTransistor)的实施例的具有包括碳化硅、三元氮化物和三元碳化物中的至少一种的阻挡结构的半导体器件的示意性垂直剖视图。
图12B是根据一个涉及具有沟槽栅极结构的IGBT的实施例的具有包括碳化硅、三元氮化物和三元碳化物中的至少一种的阻挡结构的半导体器件的示意性垂直剖视图。
图13是根据一个涉及具有沟槽栅极结构的侧向IGFET(绝缘栅场效应晶体管，Insulated Gate Field Effect Transistor)的实施例的具有包括碳化硅、三元氮化物和三元碳化物中的至少一种的阻挡结构的半导体器件的示意性垂直剖视图。
图14是根据一个涉及CMOS(互补金属氧化物半导体，Complementary Metal-Oxide-Semiconductor)器件的实施例的具有包括碳化硅、三元氮化物和三元碳化物中的至少一种的阻挡结构的半导体器件的示意性垂直剖视图。
图15是根据一个涉及存储器件的实施例的具有包括碳化硅、三元氮化物和三元碳化物中的至少一种的阻挡结构的半导体器件的示意性垂直剖视图。
图16是根据一个关于一个叉指型背部接触部的实施例的具有包括碳化硅、三元氮化物和三元碳化物中的至少一种的多晶吸杂结构的光伏电池的示意性垂直剖视图。
图17是根据一个具有前侧接触部的实施例的具有多晶吸杂结构的光伏电池的示意性垂直剖视图。
具体实施方式
在下面的详细描述中，参考了构成说明书的一部分的附图，所述附图通过图示示出了可以实施本发明的特定实施例。应当理解，在不脱离本发明的范围的情况下，可以利用其它实施例并可以进行结构或逻辑上的改变。例如，针对一个实施例示出或描述的特征可以在其它实施例上使用或与其它实施例结合使用以产生另一个实施例。本发明意欲包括这些修改和变化。使用特定语言描述示例，其不应被解释为限制所附权利要求的范围。附图不是成比例的，仅用于说明的目的。为了清楚起见，如果没有另外说明，相同或相似的元件在不同的附图中被以相应的附图标记表示。
术语“具有”、“包含”、“包括”、“含有”等是表示所述结构、元件或特征的存在性但不排除附加的元件或特征的开放式术语。冠词“一个”和“所述”意欲包括复数和单数，除非上下文另有明确说明。
术语“电连接”描述电连接的元件之间的永久低欧姆连接、例如相关元件之间的直接接触或经由金属和/或重掺杂半导体材料的低欧姆连接。术语“电耦合”包括适于信号传输的一个或两个以上居间元件可以在电耦合的元件之间、例如在可被控制成在第一状态下临时提供低欧姆连接和在第二状态下提供高欧姆电解耦的元件之间。
附图通过在掺杂类型“n”或“p”旁边标示“-”或“+”来说明相对掺杂浓度。例如，“n-”表示掺杂浓度低于“n”掺杂区的掺杂浓度，而“n+”掺杂区比“n”掺杂区具有更高的掺杂浓度。相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
图1A至1C涉及具有位于前侧处的钝化层和位于背部上的由碳化硅、三元氮化物或三元碳化物形成的阻挡层的半导体晶片的制造。
单晶半导体粗锭以多晶半导体棒的熔融区的浮区生长工艺或以坩埚中的熔融半导体材料的丘克拉斯基工艺生长。直径磨削可以磨削粗锭，以获得具有预定横截面面积的近似圆柱形的半导体晶锭800。
根据所示的实施例，半导体晶锭800的横截面是直径为至少25mm、例如100mm、150mm、200mm、300mm或450mm的圆。替代性地或附加性地，锯切线可以剪切掉半导体晶锭800的四个滚圆的区段，以获得具有近似矩形横截面的方形的半导体晶锭。
平坦的半导体切片850是例如借助于线锯或金刚石涂覆内径锯或通过劈开而从圆形的或方形的半导体晶锭800切割出的。研磨和/或化学/机械抛光可以至少平坦化和抛光半导体切片850的前侧表面851。一个或两个以上外延层可以在前侧处扩展半导体切片850。背侧处理可以在一定程度上平坦化和抛光与前侧表面851相反的后侧表面852。
图1A示出了从半导体晶锭800切割形成的半导体切片850。前侧表面851和后侧表面852彼此平行。侧向外表面853连接前侧表面851和后侧表面852。用于光伏电池的半导体切片850的侧向外表面853可以包括彼此正交的四个平面部分。用于制作其它半导体元件的半导体切片850的侧向外表面853可以是圆柱形的，并且可以具有平坦部或凹口。半导体材料可以是硅(Si)、锗(Ge)、硅锗(SiGe)或AIIIBV半导体。
半导体切片850的在前侧处的前侧表面851和紧邻部分可以与半导体切片850的在背部上的后侧表面852和紧邻部分以相同的方式表征。也可采用其它方式，将前侧表面851限定为更好地适合于前侧处理的主表面、例如两个主表面中的较平坦且较不粗糙的一个。替代性地，前侧被限定为半导体切片850的可以显示某种掺杂剂梯度的外延层或氧欺骗表面部分的那一侧。
前侧表面851的法线限定垂直方向，平行于前侧表面851的方向是水平方向。
后侧表面852可以被喷砂，以形成从后侧表面852延伸到半导体切片850中的晶体位错线。半导体切片850的厚度v0可以在200μm至1.2mm的范围内，例如，对于直径为200mm和300mm的半导体切片850，其厚度范围为300μm至800μm。
在下文中，钝化层812形成在前侧处和/或背部上，阻挡层822形成在背部上，其中，阻挡层822可以如图1B和1C所示在形成钝化层812之前形成或者如图1D和1E所示在形成钝化层812之后形成。
在前一种情况下，由碳化硅、三元氮化物和三元碳化物中的至少一种形成的阻挡层822形成在后侧表面852上，其中，阻挡层822可以直接形成在后侧表面852上，或者其中，一个或两个以上居间层可以在沉积阻挡层822之前形成在后侧表面852上。作为示例，阻挡层822可以通过APCVD(大气压化学气相沉积，Atmospheric Pressure Chemical VaporDeposition)、LPCVD(低压化学气相沉积，Low Pressure Chemical Vapor Deposition)、PECVD(等离子体增强化学气相沉积，Plasma Enhanced Chemical Vapor Deposition)或通过离子束合成沉积。根据一个实施例，阻挡层822的形成包括在300℃至900℃的温度范围内并使用硅烷(SiH4)和甲烷(CH4)作为源气体的PECVD。根据另一个实施例，离子束合成可以包括以高化学计量剂量离子注入碳原子、三元氮化物的原子和/或三元碳化物的原子和随后的热处理，其中，热处理形成形成阻挡层的碳化硅、三元氮化物和/或三元碳化物的小的晶粒或晶域。
例如，碳离子可以以至少1E16cm-2、例如至少1E17cm-2的剂量注入。随后的例如用激光束照射的热处理可以沿着后侧表面852将半导体切片850的至少一部分加热到最高接近但不超过硅的熔化温度的温度，以形成碳化硅的纳米晶体和/或微晶体。根据另一个实施例，作为示例，过渡金属离子和碳离子可以以对应于下述的诸如Ti3SiC2或Ti4SiC3的三元碳化物中的一种的化学计量比率注入。氮化物离子的注入可代替形成碳离子以形成下述的三元氮化物中的一种。
阻挡层822可以是连续的或可以被图案化，即，所述阻挡层822可以仅形成在后侧表面852的第一区段中，可以不存在于后侧表面852的第二区段中。
图1B示出了紧邻半导体切片850的后侧表面852的阻挡层822。阻挡层822的材料可以是或可以包括碳化硅、三元碳化物和/或三元氮化物。阻挡层822可以如图所示地仅形成在后侧表面852上，或者也可以例如以相同的厚度覆盖侧向外表面853。
三元碳化物和/或三元氮化物包含源自例如选自铯(Cs)、钛(ti)、铬(Cr)、钒(V)、锆(Zr)、铌(Nb)、钼(Mo)、铪(Hf)和钽(Ta)中的至少一种过渡金属的第一组分，源自例如选自铝(Al)、硅(Si)、磷(P)、硫(S)、镓(Ga)、锗(Ge)、砷(As)、铟(in)、硒(Se)、碲(Te)和铅(Pb)中的至少一种半金属或后过渡金属的第二组分，以及选自氮和碳的第三组分。
合适的三元氮化物和合适的三元碳化物是它们中的重金属原子的扩散系数小于碳化硅中的相同原子的扩散系数的化合物。合适的三元氮化物和合适的三元碳化物还可以包括它们中的重金属原子的扩散系数不超过碳化硅中的相同原子的扩散系数的一个数量级以上的化合物。
(过渡金属)/(半金属或后过渡金属)/(碳或氮化物)的三元化合物可以具有诸如Ti2AlC的2/1/1、诸如Ti3AlC2的3/1/2或诸如Ti4AlN3的4/1/3的化学计量比率。例如，阻挡层822包含Ti3SiC2、Ti4SiC3、Ti3GeC2、Ti2GeC、Ti3AlC2、Ti2AlC、Hf2PbC、Nb2AlC、Ta2GaC、Zr2SnC、Ti2AlN、Ti2GeN和/或Cr2GaN。阻挡层822的厚度th1可以在10nm至3μm的范围内、例如在50nm至2μm的范围内。例如，厚度th1在300nm或500nm至2μm的范围内。阻挡层822不是单晶体，而是可以是非晶体和/或多晶体、例如纳米晶体和/或微晶体。例如，阻挡层822是平均粒径为1nm至500nm的多晶碳化硅层。
钝化层812可以直接形成在前侧表面851和后侧表面852中的至少一个上，并且还可以形成在侧向外表面853上。例如，钝化层812可以通过半导体切片850的热氧化形成。根据另一实施例，钝化层812是通过沉积硅氧化物形成的。根据进一步的实施例，钝化层812是通过沉积一层碳化硅、三元氮化物和三元碳化物中的至少一种或通过沉积硅氧化物而仅形成在前侧上。
图1C示出了直接在前侧表面851上的钝化层812。钝化层812可以仅形成在前侧表面851上，或者也可以覆盖侧向外表面853的至少一部分。钝化层812的厚度th0可以在10nm至1μm的范围内、例如在10nm至100nm的范围内。钝化层812可以由半导体氧化物、例如由热生长的二氧化硅形成。根据另一个实施例，钝化层812由碳化硅、三元氮化物和三元碳化物中的至少一种形成。
根据图1D和图1E，钝化层812在阻挡层822之前形成，其中，钝化层812可以通过沉积或通过热氧化来形成。
图1D示出了通过直接在前侧表面851、后侧表面852和侧向外表面853上的热氧化形成的钝化层812。然后，阻挡层822形成在背部上。
图1E示出了覆盖钝化层812的在背部上的一部分的阻挡层822。在前侧处理期间，阻挡层822可以保护钝化层812抵抗例如液体刻蚀剂，使得钝化层812的在背部上的部分可以在处理的后期例如用作用于注入工艺的散射氧化物层或用作用于背部上的沟槽刻蚀的硬掩模的一部分。
在碳化硅中以及在包含半金属和后过渡金属中的一种和过渡金属的三元氮化物和三元碳化物中，诸如铁和铜的重金属原子的扩散系数显著低于在硅中的扩散系数，使得阻挡层822对于抵抗诸如铜、铁和镍的重金属原子从外部进入半导体切片850的不希望的扩散是非常有效的。另外，纳米晶体和微晶体的晶界形成杂质的非常有效的吸杂位置。与PBS相比，由于碳化硅、三元氮化物和三元碳化物的氧化速率显著低于例如多晶硅的氧化速率，因此阻挡层822的吸杂和扩散阻挡特性在氧化环境中以较低的速率劣化并且更耐热。由碳化硅、合适的三元氮化物和/或合适的三元碳化物形成的阻挡层822也非常有效地用于将掺杂剂原子从半导体切片850排出或扩散到环境中并减少例如在处理室中的交叉污染。
阻挡层822可以直接形成在后侧表面852上。替代性地，至少一个辅助层可以将阻挡层822与半导体切片850分离开。辅助层821可以例如是硅氧化物层、例如薄的热氧化物或由多晶硅形成的层。
图2A至2C涉及具有在沉积阻挡层822之前形成的由多晶硅构成的辅助层821的一个实施例。
可以对半导体切片850的后侧表面852进行预处理、例如至少粗抛光和/或可以从后侧表面852去除天然半导体氧化物。如果适用，晶体缺陷可能会例如通过喷砂在半导体切片850的紧邻后侧表面852的一部分中产生。
图2A示出了半导体切片850的预处理的、至少粗抛光和清洁的后侧表面852。由多晶硅形成的辅助层821沉积在后侧表面852上。例如，多晶硅可以通过利用硅烷的热解反应的低压CVD在600℃至700℃的范围内的温度下沉积。平均粒径可以在100nm与500nm之间。
图2B示出了厚度th2在10nm至2μm的范围内的辅助层821。利用上述方法中的一种将阻挡层822直接沉积在辅助层821上。
图2C示出了夹置在半导体切片850与由碳化硅、三元氮化物和三元碳化物中的至少一种形成的阻挡层822之间的多晶硅的辅助层821。由多晶硅形成的辅助层821形成用于重金属原子的高效吸杂位置。通常，当多晶硅氧化时，多晶硅层的吸杂效率急剧下降。阻挡层822抑制了氧从环境向辅助层821的扩散，因此防止辅助层821氧化，从而使辅助层821中的吸杂效率保持为高。另外，阻挡层822可以在某种程度上补偿由辅助层821引起的机械应变，否则由辅助层821引起的机械应变可能导致半导体切片850的翘曲。例如，由多晶硅形成的辅助层821可以引起200mm硅盘的凹翘曲，而阻挡层822可以用于减小硅盘翘曲。可以改变阻挡层822和辅助层821的顺序，使得阻挡层822夹置在半导体切片850与辅助层821之间。
图3A至3C涉及形成具有多于一个阻挡层822的阻挡结构。
图3A示出了通过应用图2A至2C中描述的方法在半导体切片850的后侧表面852上的辅助层821上形成的阻挡层822。另外的辅助层821可以形成在阻挡层822上。另外的辅助层821可以与紧邻半导体切片850的辅助层821由相同的材料、例如由多晶硅形成，所述另外的辅助层821可以与直接形成在后侧表面852上的辅助层821具有相同的厚度或不同的厚度，可以在相同的环境条件下或在其它条件下沉积。
图3B示出了另外的辅助层821，所述另外的辅助层821可以与紧邻半导体切片850的辅助层821具有相同的厚度或者可以具有不同的厚度和不同的平均粒径。另外的阻挡层822可以沉积在另外的辅助层821上。
图3C示出了覆盖另外的辅助层821的另外的阻挡层822。另外的阻挡层822可以与夹置在两个辅助层821之间的阻挡层822具有相同的厚度，并且可以由相同的材料或另一种材料形成。
夹置在两个辅助层821之间的阻挡层822抑制了晶体硅从半导体切片850进入到夹置在两个阻挡层822之间的另外的辅助层821中的外延生长，使得夹置在两个阻挡层822之间的辅助层821的吸杂效率不受外延生长的不利影响。另外的阻挡层822防止另外的辅助层821氧化。由至少两个阻挡层822和夹置在两个阻挡层822之间的至少一个辅助层821产生的层堆叠体对于不同类型的重金属杂质显示出高吸杂效率，其中，吸杂效率保持为高并且不会由于外延生长和氧化过程而降低。
图4A示出了包括半导体切片850的半导体晶片890。半导体切片850可以是多边形、例如近似矩形或直径为100mm、150mm、200mm、300mm或450mm的圆柱形，其中，侧向外表面853可具有平坦部或凹口。半导体切片850的垂直延伸尺度v0可以在200μm至1.2mm的范围内，例如对于200mm或更大的直径来说，可以在300μm至800μm的范围内。
由碳化硅、三元氮化物和三元碳化物中的至少一种、例如碳化硅形成的阻挡层822可以紧邻后侧表面852。阻挡层822的厚度th1可以在10nm至3μm的范围内、例如在50nm至2μm的范围内。阻挡层822可以是平均粒径小于0.5μm的非晶体和多晶体中的至少一种。阻挡层822可以如图所示地仅在后侧表面852上，或者也可以例如以相同的厚度覆盖侧向外表面853。
钝化层812可以紧邻前侧表面851。钝化层812可以由例如氮化硅或氮氧化硅的半导体氮化物，或者由例如二氧化硅的热半导体氧化物，或者由碳化硅、三元氮化物和/或三元碳化物中的至少一种形成。钝化层812的厚度th0可以在10nm至1μm的范围内。钝化层812可以仅覆盖前侧表面851或者也可以覆盖半导体切片850的侧向外表面853。
在图4B中，半导体晶片890包括夹置在阻挡层822和后侧表面852之间的辅助层821。辅助层821的厚度th2可以在10nm至2μm的范围内。辅助层821可以由多晶硅形成。
除了如结合图4B所述的阻挡层822和夹置在阻挡层822和后侧表面852之间的辅助层821之外，图4C的半导体晶片890包括在阻挡层822上的另外的辅助层821和在另外的辅助层821上的另外的阻挡层822。
另外的辅助层821可以由多晶硅形成，并且可以与夹置在阻挡层822与半导体层850之间的辅助层821具有相同的厚度。另外的阻挡层822可以与夹置在两个相邻的辅助层821之间的阻挡层822由相同的材料形成，并且可以与夹置在两个相邻辅助层821之间的阻挡层822具有相同的厚度。
根据其它的实施例，半导体晶片890可以包括形成在最外面的阻挡层822上的又一个辅助层821和/或包括辅助层821与阻挡层822构成的至少一个另外的双层。
在图4D中，钝化层812覆盖半导体切片850的前侧表面851和侧向外表面853。阻挡层822直接位于后侧表面852上，并且也可以覆盖侧向外表面853。
图4E的半导体晶片890包括覆盖半导体切片850的前侧表面851、侧向外表面853和后侧表面852的钝化层812。阻挡层822直接位于钝化层812的在半导体切片850背部上的一部分上。
根据图4F，图4A至4E的每个半导体晶片890可以是用于制造诸如功率半导体器件的集成电路的起始衬底，其中，半导体晶片890具有圆形水平横截面，并且大部分为圆柱形的外侧向表面893可以包括指示主晶体轴的取向的平坦部或凹口891。
根据图4G，图4A至4E的每个半导体晶片890可以是用于制造单晶光伏电池的起始衬底，其中，半导体晶片890具有例如通过在切割之前使圆柱形半导体晶锭成方形而获得的近似矩形的水平横截面。
图5A至5E涉及一种基于具有覆盖有由碳化硅、三元氮化物和三元碳化物中的至少一种形成的阻挡层的后侧表面的半导体晶片制造半导体器件的方法。
图5A示出了具有覆盖前侧表面851的钝化层812的圆形半导体晶片890。半导体晶片890包括以行和列成矩阵状排列并由切口区域690分离开的器件区域610。
半导体晶片890可以前侧朝下地放置在处理室中，在处理室中，由碳化硅、三元氮化物和/或三元碳化物形成的阻挡层822沉积在后侧表面852上。例如，碳化硅是在300℃以上的温度下通过PECVD沉积。
图5B示出了具有厚度th1并紧邻后侧表面852的阻挡层822。根据一个实施例，阻挡层822可以在将半导体晶片890从晶片供应商装运到半导体器件的制造位置之前形成。根据另一实施例，阻挡层822在半导体器件的制造位置于初始阶段形成。在半导体器件的制造位置，钝化层812可以从前侧被去除。
图5C示出了半导体晶片890的暴露的前侧表面851。半导体元件880形成在每个器件区域610中，其中，半导体元件880的形成可以包括多个沉积、注入、图案化和刻蚀工艺。作为示例，形成半导体元件880可以包括CMOS(互补金属氧化物半导体，Complementary MetalOxide Semiconductor)工艺、DMOS(双扩散金属氧化物半导体，Double-diffused MetalOxide Semiconductor)、用于形成彼此并联电连接的多个晶体管单元的工艺、用于形成功率半导体二极管的工艺或用于形成存储单元的工艺。
在图5D中，虚线表示半导体元件880在前侧处于每个器件区域610中形成在半导体切片850中和之上的区域。在前侧处形成前侧金属化部之后，半导体晶片890可以例如通过锯切、刻蚀、劈开或激光切割被单个化分割。
图5E示出了通过沿着切口区域690内的切割道单个化分割图5D的半导体晶片890获得的多个半导体芯片500。
每个半导体芯片500包括从图5D的半导体切片850的一部分获得的半导体部分100。在半导体部分100的位于半导体芯片500的前侧处的第一表面101对应于前侧表面851，并且半导体部分100的背部上的第二表面102对应于图5D的半导体切片850的后侧表面852。包括图5D的阻挡层822的一部分的阻挡结构340紧邻每个半导体芯片500的第二表面102。
如图5A至5E所示，由碳化硅、三元氮化物和/或三元碳化物形成的阻挡层822可以成为最终半导体器件的一部分。根据以下附图所示的实施例，阻挡层822在加工过程中被去除。
例如，在形成半导体元件880之后并在前侧处形成前侧金属化部之前或之后，可以将保护层施加到前侧，并且半导体晶片890可以前侧朝下放置且在去除阻挡层822的刻蚀室中具有保护层或者没有任何保护层。
图6A示出了在去除阻挡层822之后的图5D的半导体晶片890。半导体切片850的后侧表面852被暴露。可以应用后侧处理，其中，后侧处理可以包括通过后侧表面852注入掺杂剂、例如通过局部激光退火或通过低温退火激活注入的掺杂剂、刻蚀、通过光刻图案化以及在后侧表面852上形成后侧金属化部862中的至少一种。
图6B示出了紧邻后侧表面852的后侧金属化部862以及在后侧表面852正下方形成在半导体切片850中的掺杂的后侧发射极区859。后侧处理还可以包括如图7A至7D所示的半导体切片850的薄化。
在从后侧表面852去除阻挡层822的至少一部分之前或之后，载体衬底910可以附接到前侧、例如附接到前侧金属化部861上。
图7A示出了附接到前侧金属化部861的载体衬底910。载体衬底910可以是柔性的或刚性的、可逆地或不可逆地附接到半导体切片850。根据所示的实施例，载体衬底910可以包括刚性的非拉伸膜、例如包括基膜912和用于将基膜912可逆地粘附到前侧金属化部861的光/热释放粘合膜911的临时粘合胶带。
从半导体切片850的与载体衬底910相反的背部开始，薄化工艺去除半导体切片850的一部分。例如，磨削轮可以从背部磨削半导体切片850，或者刻蚀工艺可以去除半导体切片850的一部分。薄化工艺可以在整个水平横截面区域上薄化半导体切片850，或者可以仅薄化水平横截面区域的一个区段，例如半导体切片850的圆形内区段。半导体切片850的凹陷部分的最终厚度取决于目标阻挡能力，并且可以是例如在5μm至650μm的范围内、例如从40μm至350μm或60μm至200μm。
图7B示出了具有凹陷的后侧表面856的薄化后的半导体切片855。后侧处理可以通过沿着凹陷的后侧表面856注入用于形成场终止层858和后侧发射极区859的掺杂剂进行。金属可以沉积在凹陷的后侧表面856上。
图7C示出了形成与后侧发射极区859形成欧姆接触的后侧金属化部862的沉积金属。例如，场终止层858可具有显著高于半导体切片850的邻接部分的平均掺杂剂浓度，例如，至少五倍于半导体切片850的邻接部分的平均掺杂剂浓度，并且最多为后侧发射极区859中的最大净掺杂剂浓度的五分之一。
在下文中，分离工艺例如通过DBT(薄化划片法，Dicing By Thinning)的DBG(先划片后磨削，Dicing Before Grinding)从半导体切片850获得分离的半导体芯片500。根据所示的实施例，后侧金属化部862可以被图案化，柔性拾取带920可以附接到图案化的后侧金属化部862，并且载体衬底910可以被移除。单个化分割工艺可以在切口区域690中形成切割道695，其中，切割道695分离相邻的器件区域610。切割过程使每个器件区域610形成半导体芯片500。
图7D示出了附接到柔性拾取带920的分离的半导体芯片500。
图8A至8B涉及由图5D的半导体切片850的一部分沿其外圆形成支撑环857。
在将载体衬底910如参照图7A至7D所述地附接到前侧之前或之后，图5D的阻挡层822的至少一个区段、例如圆形内区段可以例如通过磨削或通过图案化刻蚀工艺从后侧表面852被去除。
图8A示出了沿着半导体切片850的外侧向表面853形成同心阻挡环823的图5D的阻挡层822的残留的部分。阻挡环823的水平宽度w1可以大于0.5mm且小于5mm。在阻挡环823内，半导体切片850的圆形内区段是暴露的。
可以使用磨削轮的薄化工艺选择性地薄化半导体切片850的位于阻挡环823内的内区段，其中，内区段可以是圆形的并且与半导体晶片890同心。
图8B示出了半导体切片850的材料的残留的圆形支撑环857，其中，支撑环857是选择性薄化半导体切片850的内部分的结果。支撑环857与半导体晶片890的水平中心同心并且可以机械地稳定薄化的半导体切片855。支撑环857上的阻挡环823保护支撑环857和薄化的半导体切片855免受污染、例如当半导体晶片890后侧朝下地临时安装在铜板或卡盘上时免受铜原子污染。
图8C和图8D涉及在薄化半导体切片850之后施加阻挡层822的方法。
图8C示出了类似于图7A所示的被部分处理的半导体切片850，其中，之前可不形成阻挡层，或先前形成的阻挡层已经被去除。如参照图8A和8B所述，半导体切片850在整个水平横截面上被薄化，或者选择性地在同心内部分中被薄化。
如图8D所示，由碳化硅、三元氮化物和三元碳化物中的至少一种形成的阻挡层822形成在薄化的半导体切片855的至少部分凹陷的后侧表面853上。阻挡层822可以仅形成在凹陷的后侧表面853的凹陷的部分处、仅形成在支撑环857上的未凹陷的部分处、或者形成在凹陷的和未凹陷的部分上。阻挡层822可以暴露或可以覆盖支撑环857的侧壁。
图9A至9B涉及在制造半导体晶片的情况下如参照图2A至2C所述地在沉积阻挡层822之前形成辅助层821。辅助层821的形成可以与图5A至8D中描述的任何过程组合。
图10A至10B描述了在制造半导体晶片的情况下如参照图3A至3C所述地形成辅助层821和阻挡层822构成的多个双层，其中，多个双层的形成可以插入在图5C和5D之间以及图6A和6B之间的形成半导体器件的过程中。
图11至15涉及背部上具有阻挡结构340的半导体器件510，图16涉及背部上具有阻挡结构340的光伏电池520，所述阻挡结构340包括由碳化硅、三元氮化物和/或三元碳化物形成的至少一个阻挡部分。
图11中的半导体器件510包括在半导体部分100中的两个互补掺杂区域191、192之间的至少一个pn结pn0，其中，掺杂区域191、192中的至少一个电连接或耦合到在前侧由半导体部分的第一表面101限定的第一金属化部310的一部分。
半导体器件510可以是功率半导体器件，例如，功率半导体二极管或功率半导体开关、MOSFET、IGBT、晶闸管、CMOS器件、控制器、传感器、MEMS(微机电系统，Micro Electro-Mechanical System)或例如DRAM(动态随机存取存储器，Dynamic Random Access Memory)或浮栅闪存器件的存储器件。
阻挡结构340紧邻第二表面102。阻挡结构340包括由碳化硅、三元氮化物和三元碳化物中的至少一种、例如由碳化硅形成的厚度在10nm至3μm的范围内的至少一个阻挡部分342。阻挡部分342可以是非晶体和/或多晶体、例如纳米晶体或微晶体。阻挡结构340可以包括例如由多晶硅形成的一个或两个以上居间部分341和如上所述通过一个或两个以上居间部分341彼此分离开的另外的阻挡部分342。
阻挡部分342在制造期间减少掺杂剂从半导体部分100向外的扩散，因此减少交叉污染。阻挡部分342形成用于重金属原子的稳定的、耐热的和高效的吸杂位置，并且由于在碳化硅中、在三元氮化物中和在三元碳化物中的金属原子的非常低的扩散系数，所述阻挡部分342形成高效的扩散阻挡。与传统的PBS层不同，阻挡部分342不会由于半导体晶体的氧化或外延生长而劣化。
图12A的半导体器件510是具有紧邻半导体部分100的第一表面101的源极区域110和相反掺杂的集电区域139的侧向IGBT。源极区域110形成在p型阱中，所述p型阱形成将源极区域110与低掺杂漂移区域131分离开的体区域120，所述低掺杂漂移区域131可以将体区域120与集电区域139侧向分离开。体区域120与漂移区域131形成第一pn结pn1以及与源极区域110形成第二pn结pn2。体区域120的导电类型的基部140将漂移区域131与第二表面102分离开，并且体区域120的延伸部分125可以将体区域120与基部140连接起来。
在前侧上，栅极电介质159将栅电极155与体区域120分离开，其中，栅电极155与漂移区域131和源极区域110侧向重叠。前侧处的第一金属化部310包括直接在第一表面101上并且与源极区域110和体区域120两者均形成欧姆接触的金属发射极电极311。集电极312紧邻第一表面101并且与集电区域139形成欧姆接触。隔层电介质210可以覆盖第一表面101的另外的部分。在背部上，具有由碳化硅、三元碳化物和/或三元氮化物形成的至少一个阻挡部分的阻挡结构340覆盖第二表面102。
在图12B中，半导体器件510是具有从第一表面101延伸到半导体部分100中的栅极结构150的沟槽栅极IGBT。另外，场板结构170可以从第一表面101延伸到半导体部分100中。与图12B的侧向IGBT不同，集电区域139沿着第二表面102形成，使得负载电流垂直穿过半导体部分100。具有由碳化硅、三元碳化物和/或三元氮化物形成的至少一个阻挡部分的阻挡结构340可以紧邻第二表面102的第一区段。背部上的金属集电极312直接形成在第二表面102的位于第一区段之间的第二区段上或直接形成在阻挡结构340上，其中，延伸穿过阻挡结构340的接触结构将集电极312与集电区域139电连接。
在图13中，半导体器件510是侧向沟槽IGFET，所述侧向沟槽IGFET具有紧邻半导体部分100的第一表面101并相对于中央的沟槽栅极结构150对称地形成的两个相同导电类型的源极区域110和两个相同导电类型的漏极区域136。体区域120将源极区域110与低掺杂漂移区域131分离开，所述低掺杂漂移区域131与漏极区域136形成单极结。体区域120与漂移区域131形成第一pn结pn1以及与源极区域形成第二pn结pn2。体区域120的导电类型的基部140将漂移区域131与第二表面102分离开。具有由碳化硅、三元碳化物和/或三元氮化物形成的至少一个阻挡部分的阻挡结构340覆盖第二表面102。
在图14中，半导体器件510是左侧具有NMOS晶体管T1和右侧具有PMOS晶体管T2的CMOS器件。晶体管T1和T2的栅电极155形成在前侧处。在背部上，具有如上所述由碳化硅、三元碳化物和/或三元氮化物形成的至少一个阻挡部分的阻挡结构340覆盖第二表面102。阻挡部分为重金属原子提供高度有效且稳定的吸杂位置并形成高效扩散阻挡。
在图15中，半导体器件510是具有临时将存储电容器C1的第一电容器电极314连接到导电位线313的选择晶体管T3的DRAM。浅沟槽隔离结构205可以使相邻的选择晶体管T3分离开。在背部上，具有如上所述由碳化硅、三元碳化物和/或三元氮化物形成的至少一个阻挡部分的阻挡结构340覆盖第二表面102。阻挡部分为重金属原子提供高度有效且稳定的吸杂位置并形成高效扩散阻挡。
图16示出了具有沿着半导体部分100的避开入射光的第二表面102的叉指型背部接触部的光伏电池520。背部接触部包括与n型基部180的重掺杂的n型区域111形成欧姆接触的金属第一接触结构315以及与半导体部分100中的重掺杂的p型区域112形成欧姆接触的金属第二接触结构316，其中，p型区域112与n型基部180形成pn结pn0。电介质结构206使重掺杂的n型区域111和p型区域112彼此侧向分离开。电介质层280可以夹置在接触结构315、316与半导体部分100之间。
沿着面向入射光的一侧处的第一表面101，半导体部分100可以具有纹理。如上所述由碳化硅、三元碳化物和/或三元氮化物形成的多晶吸杂结构342a可以紧邻第一表面101，或者可以通过另外的层与第一表面101分隔开。吸杂结构342a可以形成连续的层并且可以是最外层，或者可以被一个或两个以上另外的层、例如抗反射涂层覆盖。替代性地，吸杂结构342a可以被图案化并且可以形成或可以是电介质层280的一部分。吸杂结构342a有效地吸收污染杂质并使得转换效率高。
在图17的光伏电池520中，n型基部180与p型基部190形成pn结pn0。与n型区域111形成欧姆接触的第一接触结构315位于第一表面101上，吸杂结构342a包括位于相邻的第一接触结构315之间的区段。替代性地，吸杂结构342a可以是电介质层280的一部分。
虽然这里已经示出和描述了特定实施例，但是本领域普通技术人员将会理解，在不脱离本发明的范围的情况下，各种替代的和/或等同的实施方式可以替代所示的和所描述的特定实施例。本申请旨在涵盖本文讨论的特定实施例的任何修改或变化。因此，本发明旨在仅由权利要求及其等同替换来限制。

Claims (40)

1.一种制造半导体晶片的方法，包括：
切割半导体晶锭，以获得具有前侧表面和与所述前侧表面平行的后侧表面的半导体切片；
直接在所述前侧表面和所述后侧表面中的至少一个上形成钝化层；以及
在所述后侧表面上由碳化硅、三元氮化物和三元碳化物中的至少一种形成阻挡层。
2.根据权利要求1所述的方法，其中
所述阻挡层直接形成在所述后侧表面上。
3.根据权利要求1所述的方法，其中
所述钝化层在形成所述阻挡层之前直接形成在至少所述后侧表面上。
4.根据权利要求1所述的方法，其中，所述方法还包括：
在形成所述阻挡层之前，直接在所述后侧表面上由多晶硅形成辅助层。
5.根据权利要求1至4中任一项所述的方法，其中，所述方法还包括：
在形成所述阻挡层之前，在所述后侧表面上由多晶硅形成辅助层。
6.根据权利要求1至5中任一项所述的方法，其中
所述钝化层通过所述半导体切片的氧化形成。
7.根据权利要求1至5中任一项所述的方法，其中
所述钝化层的在所述前侧表面上的一部分由碳化硅、三元氮化物和三元碳化物中的至少一种形成。
8.根据权利要求1至7中任一项所述的方法，其中
所述半导体切片是从圆柱形半导体晶锭切割的。
9.根据权利要求1至7中任一项所述的方法，其中
所述半导体切片是从具有与纵向轴线正交的多边形横截面的半导体晶锭切割的。
10.一种半导体晶片，包括：
具有前侧表面和与所述前侧表面平行的后侧表面的半导体切片；
在所述后侧表面上的由碳化硅、三元氮化物和三元碳化物中的至少一种形成的阻挡层；以及
直接在所述前侧表面和所述后侧表面中的至少一个上的钝化层。
11.根据权利要求10所述的半导体晶片，其中
所述阻挡层直接在所述半导体切片上。
12.根据权利要求10所述的半导体晶片，其中
所述钝化层位于所述前侧表面和所述后侧表面上。
13.根据权利要求10所述的半导体晶片，其中，所述半导体晶片还包括：
在所述后侧表面与所述阻挡层之间的由多晶硅形成的辅助层。
14.根据权利要求10至13中任一项所述的半导体晶片，其中
所述钝化层由热半导体氧化物形成。
15.根据权利要求10至13中任一项所述的半导体晶片，其中
所述钝化层的在所述前侧表面上的一部分由碳化硅、三元氮化物和三元碳化物中的至少一种形成。
16.根据权利要求10至15中任一项所述的半导体晶片，其中
所述半导体切片是圆柱形的，并且外侧向表面包括平坦部和凹口中的至少一个。
17.根据权利要求10至15中任一项所述的半导体晶片，其中
所述半导体切片的外侧向表面包括四个正交区段。
18.一种制造半导体器件的方法，包括：
在包括半导体切片的半导体晶片的前侧处形成半导体元件，以及在与所述前侧相反的背部上由碳化硅、三元氮化物和三元碳化物中的至少一种形成阻挡层；以及
在所述前侧处形成电连接到所述半导体元件的前侧金属化部。
19.根据权利要求18所述的方法，其中
形成所述阻挡层包括离子束合成和随后的热处理，所述离子束合成包括在所述半导体切片的背部上注入(i)碳和(ii)氮和过渡金属原子中的至少一种，所述热处理形成碳化硅、三元氮化物和三元碳化物中的至少一种的微晶。
20.根据权利要求18和19中任一项所述的方法，其中，所述方法还包括：
在所述半导体晶片的后侧处理之前去除所述阻挡层的至少一个区段，其中，所述后侧处理包括以下中的至少一种：通过所述半导体切片的背部上的后侧表面注入掺杂剂、在所述后侧表面上形成后侧金属化部和使所述半导体切片产生凹陷。
21.根据权利要求20所述的方法，其中
阻挡环通过去除所述阻挡层的圆形内区段由所述阻挡层的残留部分形成。
22.根据权利要求20至21中任一项所述的方法，其中
由所述半导体切片的残留部分形成的支撑环通过选择性地使所述半导体切片的圆形内区段凹陷形成。
23.根据权利要求20所述的方法，其中
所述半导体切片在整个水平横截面上凹陷。
24.根据权利要求18至22中任一项所述的方法，其中
所述阻挡层由碳化硅形成。
25.根据权利要求18至24中任一项所述的方法，其中，所述方法还包括：
在形成所述阻挡层之前，在背部上由多晶硅形成辅助层。
26.根据权利要求25所述的方法，其中，所述方法还包括：
重复至少一次(i)形成辅助层和(ii)形成阻挡层，其中，任何重复的辅助层形成在相邻前一次重复的阻挡层上。
27.根据权利要求25和26中任一项所述的方法，其中
选择所述阻挡层的第一厚度和所述辅助层的第二厚度，使得由所述辅助层施加的机械应力至少部分地补偿由所述阻挡层施加的机械应力。
28.根据权利要求18至27中任一项所述的方法，其中
所述阻挡层的厚度在10nm至3μm的范围内。
29.根据权利要求18至28中任一项所述的方法，其中
所述阻挡层是多晶体和非晶体中的至少一种。
30.一种半导体器件，包括：
在半导体部分的前侧处的半导体元件；以及
在所述半导体部分的与所述前侧相反的第二表面上的由碳化硅、三元氮化物和三元碳化物中的至少一种形成的阻挡部分。
31.根据权利要求30所述的半导体器件，其中
所述阻挡部分由碳化硅形成。
32.根据权利要求30和31中任一项所述的半导体器件，其中，所述半导体器件还包括：
夹置在所述第二表面与所述阻挡部分之间的由多晶硅形成的居间部分。
33.根据权利要求32所述的半导体器件，其中，所述半导体器件还包括：
在背部上的至少另一个由居间部分和阻挡部分构成的双层。
34.根据权利要求32和33中任一项所述的半导体器件，其中
选择所述阻挡部分的第一厚度和所述居间部分的第二厚度，使得由所述居间部分施加的机械应力至少部分地补偿由所述阻挡部分施加的机械应力。
35.根据权利要求30至34中任一项所述的半导体器件，其中
所述阻挡部分的第一厚度在10nm至3μm的范围内。
36.根据权利要求30至35中任一项所述的半导体器件，其中
所述阻挡部分是多晶体和非晶体中的至少一种。
37.一种光伏电池，包括：
包括pn结的半导体部分；以及
在半导体部分的第一表面和第二表面中的至少一个上的由碳化硅、三元氮化物和三元碳化物中的至少一种形成的多晶吸杂结构。
38.权利要求37所述的光伏电池，其中
所述吸杂结构由碳化硅形成。
39.根据权利要求37和38中任一项所述的光伏电池，其中，所述光伏电池还包括：
第一接触结构和第二接触结构，所述第一接触结构在所述半导体部分的与所述第一表面相反的第二表面上与半导体部分中的n型区域形成欧姆接触，所述第二接触结构在所述第二表面上与所述半导体部分中的p型区域形成欧姆接触，其中，所述吸杂结构在所述第一表面上形成连续层。
40.根据权利要求37和38中任一项所述的光伏电池，其中，所述光伏电池还包括：
在所述第一表面上与所述半导体部分中的n型区域形成欧姆接触的第一接触结构，其中，所述吸杂结构在相邻的第一接触结构之间形成在所述第一表面上。
CN201711098619.0A 2016-11-11 2017-11-09 具有阻挡层的半导体晶片和半导体器件及其制造方法 Active CN108074995B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016121680.1 2016-11-11
DE102016121680.1A DE102016121680B4 (de) 2016-11-11 2016-11-11 Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung

Publications (2)

Publication Number Publication Date
CN108074995A true CN108074995A (zh) 2018-05-25
CN108074995B CN108074995B (zh) 2021-02-23

Family

ID=62026054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711098619.0A Active CN108074995B (zh) 2016-11-11 2017-11-09 具有阻挡层的半导体晶片和半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US10833218B2 (zh)
CN (1) CN108074995B (zh)
DE (1) DE102016121680B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7308652B2 (ja) * 2019-04-26 2023-07-14 株式会社ディスコ デバイスチップの製造方法
CN113725070B (zh) * 2021-11-01 2022-01-25 西安奕斯伟材料科技有限公司 一种用于背封硅片的方法和设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536699A (ja) * 1991-07-30 1993-02-12 Nec Corp 単結晶シリコン基板
US5852340A (en) * 1995-06-19 1998-12-22 Ngk Spark Plug Co., Ltd. Low-voltage type igniter plug having a semiconductor for use in jet and other internal combustion engines and a method of making the semiconductor
US5973386A (en) * 1996-02-16 1999-10-26 Nec Corporation Semiconductor substrate having silicon oxide layers formed between polysilicon layers
US20080003782A1 (en) * 2006-07-03 2008-01-03 Semiconductor Components Industries, Llc Multilayer gettering structure for semiconductor device and method
CN101501836A (zh) * 2006-08-30 2009-08-05 硅电子股份公司 多层半导体晶片及其制造方法
CN102097514A (zh) * 2010-11-04 2011-06-15 友达光电股份有限公司 太阳能电池
CN102569063A (zh) * 2010-12-14 2012-07-11 佳能株式会社 半导体装置的制造方法
TW201238041A (en) * 2010-11-22 2012-09-16 Toshiba Kk Solid-state imaging device and manufacturing method of solid-state imaging device
US20140026617A1 (en) * 2012-07-30 2014-01-30 Andrew X. Yakub Processes and apparatuses for manufacturing wafers
CN104769725A (zh) * 2012-09-28 2015-07-08 太阳能公司 使用氧离子注入法形成太阳能电池中的间隔物

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017497A (ja) 2001-07-04 2003-01-17 Nec Corp 半導体装置の製造方法
US7339110B1 (en) * 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
DE102005016776B4 (de) * 2005-04-06 2009-06-18 Pv Silicon Forschungs Und Produktions Gmbh Verfahren zur Herstellung einer einkristallinen Si-Scheibe mit annähernd polygonalem Querschnitt
US8124502B2 (en) * 2008-10-23 2012-02-28 Applied Materials, Inc. Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
US8088667B2 (en) * 2008-11-05 2012-01-03 Teledyne Scientific & Imaging, Llc Method of fabricating vertical capacitors in through-substrate vias
EP2422373B1 (en) * 2009-04-21 2024-06-05 Tetrasun, Inc. Method for manufacturing high efficiency solar cell structures
JP5707770B2 (ja) * 2010-08-03 2015-04-30 住友電気工業株式会社 半導体装置およびその製造方法
US8389348B2 (en) * 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
EP2472601A3 (en) * 2010-10-19 2013-05-01 BP Corporation North America Inc. Method Of Reducing Laser-Induced Damage In Forming Laser-Processed Contacts
CN104094418A (zh) * 2012-02-17 2014-10-08 应用材料公司 硅基太阳能电池的钝化薄膜堆叠

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536699A (ja) * 1991-07-30 1993-02-12 Nec Corp 単結晶シリコン基板
US5852340A (en) * 1995-06-19 1998-12-22 Ngk Spark Plug Co., Ltd. Low-voltage type igniter plug having a semiconductor for use in jet and other internal combustion engines and a method of making the semiconductor
US5973386A (en) * 1996-02-16 1999-10-26 Nec Corporation Semiconductor substrate having silicon oxide layers formed between polysilicon layers
US20080003782A1 (en) * 2006-07-03 2008-01-03 Semiconductor Components Industries, Llc Multilayer gettering structure for semiconductor device and method
TW200805627A (en) * 2006-07-03 2008-01-16 Semiconductor Components Ind Multilayer gettering structure for semiconductor devices and method
CN101501836A (zh) * 2006-08-30 2009-08-05 硅电子股份公司 多层半导体晶片及其制造方法
CN102097514A (zh) * 2010-11-04 2011-06-15 友达光电股份有限公司 太阳能电池
TW201238041A (en) * 2010-11-22 2012-09-16 Toshiba Kk Solid-state imaging device and manufacturing method of solid-state imaging device
CN102569063A (zh) * 2010-12-14 2012-07-11 佳能株式会社 半导体装置的制造方法
US20140026617A1 (en) * 2012-07-30 2014-01-30 Andrew X. Yakub Processes and apparatuses for manufacturing wafers
CN104769725A (zh) * 2012-09-28 2015-07-08 太阳能公司 使用氧离子注入法形成太阳能电池中的间隔物

Also Published As

Publication number Publication date
CN108074995B (zh) 2021-02-23
DE102016121680A1 (de) 2018-05-17
US10833218B2 (en) 2020-11-10
DE102016121680B4 (de) 2024-05-29
US20200365754A1 (en) 2020-11-19
US20180138353A1 (en) 2018-05-17
US11239384B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
US10134848B2 (en) Semiconductor device having a graphene layer, and method of manufacturing thereof
US7977210B2 (en) Semiconductor substrate and semiconductor device
US10734486B2 (en) Lateral high electron mobility transistor with integrated clamp diode
CN104851907B (zh) 具有背侧插入结构的半导体器件及其制造方法
US9543395B2 (en) Normally-off power JFET and manufacturing method thereof
TW201205681A (en) Power devices with integrated protection devices: structures and methods
US8890247B2 (en) Extremely thin semiconductor-on-insulator with back gate contact
US9412832B2 (en) Semiconductor device and semiconductor device manufacturing method
KR102532814B1 (ko) 종형 전력 디바이스를 위한 방법 및 시스템
US9954065B2 (en) Method of forming a semiconductor device and semiconductor device
US11239384B2 (en) Semiconductor wafers and semiconductor devices with barrier layer and methods of manufacturing
CN101604660A (zh) 台型半导体装置及其制造方法
US9105518B2 (en) Method of large-area circuit layout recognition
JPWO2018055838A1 (ja) 半導体素子の製造方法及び半導体基板
CN111354632A (zh) 一种碳化硅元器件的掺杂方法及其制备方式
JP2017143115A (ja) 半導体素子の製造方法及び半導体基板
US11881406B2 (en) Method of manufacturing a semiconductor device and semiconductor wafer
JP7544449B2 (ja) 炭化珪素半導体装置の製造方法
TW201234623A (en) A method for fabricating a semiconductor device
US20240145499A1 (en) Sensor device and method for forming the same
JP2021015875A (ja) 絶縁ゲート型半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant