JP2003017497A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003017497A JP2003017497A JP2001203560A JP2001203560A JP2003017497A JP 2003017497 A JP2003017497 A JP 2003017497A JP 2001203560 A JP2001203560 A JP 2001203560A JP 2001203560 A JP2001203560 A JP 2001203560A JP 2003017497 A JP2003017497 A JP 2003017497A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gettering
- semiconductor device
- manufacturing
- heavy metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 238000005247 gettering Methods 0.000 claims abstract description 87
- 239000012535 impurity Substances 0.000 claims abstract description 73
- 229910001385 heavy metal Inorganic materials 0.000 claims abstract description 61
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 40
- 238000010438 heat treatment Methods 0.000 claims abstract description 37
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 122
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 30
- 229910052698 phosphorus Inorganic materials 0.000 claims description 30
- 239000011574 phosphorus Substances 0.000 claims description 30
- 238000009792 diffusion process Methods 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 abstract description 32
- 235000012431 wafers Nutrition 0.000 description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 31
- 229910052710 silicon Inorganic materials 0.000 description 31
- 239000010703 silicon Substances 0.000 description 31
- 230000000694 effects Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 メタルビット線やＭＩＭ構造のキャパシタを
有するＤＲＡＭ等の半導体装置の製造工程において、工
程を複雑にすることなくゲッタリング処理を効率良く行
なうことが可能な半導体装置の製造方法を提供する。 【解決手段】 ウェハ裏面に重金属不純物を捕獲するた
めのゲッタリング層を設けておき、金属配線層の形成直
前に、半導体装置に対して所定の温度で第１の熱処理を
行い重金属不純物を熱拡散させてゲッタリング層に捕獲
させ、重金属不純物を捕獲したゲッタリング層を第１の
熱処理の次に行う第２の熱処理の前までに除去する。ま
た、ゲッタリング層を除去した後、デバイスの活性領域
を含むウェハ表面にコンタクトホールの埋設材となる第
１のアモルファスシリコン層を堆積すると共に、第１の
アモルファスシリコン層と同じ不純物濃度の第２のアモ
ルファスシリコン層をウェハ裏面に同時に堆積する。
有するＤＲＡＭ等の半導体装置の製造工程において、工
程を複雑にすることなくゲッタリング処理を効率良く行
なうことが可能な半導体装置の製造方法を提供する。 【解決手段】 ウェハ裏面に重金属不純物を捕獲するた
めのゲッタリング層を設けておき、金属配線層の形成直
前に、半導体装置に対して所定の温度で第１の熱処理を
行い重金属不純物を熱拡散させてゲッタリング層に捕獲
させ、重金属不純物を捕獲したゲッタリング層を第１の
熱処理の次に行う第２の熱処理の前までに除去する。ま
た、ゲッタリング層を除去した後、デバイスの活性領域
を含むウェハ表面にコンタクトホールの埋設材となる第
１のアモルファスシリコン層を堆積すると共に、第１の
アモルファスシリコン層と同じ不純物濃度の第２のアモ
ルファスシリコン層をウェハ裏面に同時に堆積する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に製造工程中にウェハ内に意図せずに混
入する重金属不純物を除去するためのゲッタリング処理
工程を含む半導体装置の製造方法に関する。
方法に関し、特に製造工程中にウェハ内に意図せずに混
入する重金属不純物を除去するためのゲッタリング処理
工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程のうち、例えば、
イオン注入工程やエッチング処理工程等では、シリコン
ウェハ表面や内部に意図せずに重金属不純物が混入し、
シリコンウェハが汚染されることがある。
イオン注入工程やエッチング処理工程等では、シリコン
ウェハ表面や内部に意図せずに重金属不純物が混入し、
シリコンウェハが汚染されることがある。
【０００３】混入した重金属不純物がデバイスの活性領
域に存在すると、ＭＯＳ（Metal-Oxide-Semiconducto
r）型トランジスタのゲート絶縁膜の信頼性が低下した
り、接合リーク電流が増加する等の様々な問題が発生す
ることが知られている。特にＤＲＡＭ（Dynamic Random
Access Memory）では、重金属不純物によって接合リー
ク電流が増加するとリフレッシュ特性が悪化するため、
製品の歩留まりが低下して製品コストの上昇を招いてし
まう。したがって、製品コストを抑制するためには、製
造工程を複雑にすることなく重金属不純物を効率良く除
去する必要がある。
域に存在すると、ＭＯＳ（Metal-Oxide-Semiconducto
r）型トランジスタのゲート絶縁膜の信頼性が低下した
り、接合リーク電流が増加する等の様々な問題が発生す
ることが知られている。特にＤＲＡＭ（Dynamic Random
Access Memory）では、重金属不純物によって接合リー
ク電流が増加するとリフレッシュ特性が悪化するため、
製品の歩留まりが低下して製品コストの上昇を招いてし
まう。したがって、製品コストを抑制するためには、製
造工程を複雑にすることなく重金属不純物を効率良く除
去する必要がある。
【０００４】ゲッタリング技術はこのようなウェハ内に
意図せずに混入する重金属不純物を除去するために行わ
れるものであり、半導体装置のデバイス活性領域から重
金属不純物を放出させてデバイス特性に影響のない不活
性領域で捕獲する技術である。
意図せずに混入する重金属不純物を除去するために行わ
れるものであり、半導体装置のデバイス活性領域から重
金属不純物を放出させてデバイス特性に影響のない不活
性領域で捕獲する技術である。
【０００５】ゲッタリング技術には様々なものがある
が、その中でもウェハの裏面をゲッタリング層として利
用する方法として以下の２つの方法がある。
が、その中でもウェハの裏面をゲッタリング層として利
用する方法として以下の２つの方法がある。
【０００６】第１の方法は、ウェハの裏面に重金属不純
物を捕獲するための高濃度のリンをドーピングするリン
拡散法である。この方法では、一般にリンの濃度が濃い
ほど高いゲッタリング能力を備えている。
物を捕獲するための高濃度のリンをドーピングするリン
拡散法である。この方法では、一般にリンの濃度が濃い
ほど高いゲッタリング能力を備えている。
【０００７】第２の方法は、ウェハの裏面にポリシリコ
ンを堆積するＰＢＳ（Poly-siliconBack Sealing）法で
ある。第２の方法は、ポリシリコンの粒界に重金属不純
物を捕獲させる方法であり、ポリシリコンのグレインが
小さいほどゲッタリングのための実行面積が大きくなる
ため、より効率的にゲッタリング処理を行うことができ
る。
ンを堆積するＰＢＳ（Poly-siliconBack Sealing）法で
ある。第２の方法は、ポリシリコンの粒界に重金属不純
物を捕獲させる方法であり、ポリシリコンのグレインが
小さいほどゲッタリングのための実行面積が大きくなる
ため、より効率的にゲッタリング処理を行うことができ
る。
【０００８】上述した第１の方法、及び第２の方法は、
いずれも熱処理によってデバイス活性領域からウェハ裏
面に重金属不純物を熱拡散させ、ウェハ裏面に設けたゲ
ッタリング層で捕獲する方法である。これによりウェハ
表面近傍の活性領域中に含まれる重金属不純物が低減さ
れる。したがって、ゲッタリング効果はゲッタリング処
理時における熱処理の温度と時間に大きく左右される。
いずれも熱処理によってデバイス活性領域からウェハ裏
面に重金属不純物を熱拡散させ、ウェハ裏面に設けたゲ
ッタリング層で捕獲する方法である。これによりウェハ
表面近傍の活性領域中に含まれる重金属不純物が低減さ
れる。したがって、ゲッタリング効果はゲッタリング処
理時における熱処理の温度と時間に大きく左右される。
【０００９】通常、ゲッタリング処理では、以下の３つ
のステップで処理過程が進行する。第１のステップは重
金属不純物のデバイス活性領域からの放出であり、第２
のステップは重金属不純物のゲッタリング層への熱拡散
である。また、第３のステップはゲッタリング層におけ
る重金属不純物の捕獲である。
のステップで処理過程が進行する。第１のステップは重
金属不純物のデバイス活性領域からの放出であり、第２
のステップは重金属不純物のゲッタリング層への熱拡散
である。また、第３のステップはゲッタリング層におけ
る重金属不純物の捕獲である。
【００１０】第１のステップは、熱処理の最高温度時に
重金属不純物の放出が生じ、一般的には８００℃以上の
温度で重金属不純物が効率よく放出される。
重金属不純物の放出が生じ、一般的には８００℃以上の
温度で重金属不純物が効率よく放出される。
【００１１】また、第２のステップでは、ゲッタリング
層の存在するウェハ裏面まで重金属不純物を拡散させる
必要があるため、重金属不純物の拡散長が長くなる高温
熱処理が好ましい。例えば、８００℃で１時間熱処理し
た場合、鉄（Ｆｅ）原子（重金属不純物）のシリコン中
における拡散長は０．１１ｃｍであり、６００μｍ厚の
シリコンウェハをほぼ１往復するほどの拡散長になるた
め、熱拡散により重金属不純物がウェハ裏面のゲッタリ
ング層まで十分に到達する。したがって、ゲッタリング
処理では８００℃以上の熱処理を行なうことで効率的に
重金属不純物を除去することができる。
層の存在するウェハ裏面まで重金属不純物を拡散させる
必要があるため、重金属不純物の拡散長が長くなる高温
熱処理が好ましい。例えば、８００℃で１時間熱処理し
た場合、鉄（Ｆｅ）原子（重金属不純物）のシリコン中
における拡散長は０．１１ｃｍであり、６００μｍ厚の
シリコンウェハをほぼ１往復するほどの拡散長になるた
め、熱拡散により重金属不純物がウェハ裏面のゲッタリ
ング層まで十分に到達する。したがって、ゲッタリング
処理では８００℃以上の熱処理を行なうことで効率的に
重金属不純物を除去することができる。
【００１２】次に、従来のゲッタリング処理方法につい
て図３及び図４を参照して説明する。
て図３及び図４を参照して説明する。
【００１３】図３は半導体装置の一構成例を示す断面図
であり、図４は従来の半導体装置の製造方法におけるゲ
ッタリング処理の工程を示す工程断面図である。なお、
図３及び図４に示した半導体装置はＤＲＡＭの典型的な
構造を示している。
であり、図４は従来の半導体装置の製造方法におけるゲ
ッタリング処理の工程を示す工程断面図である。なお、
図３及び図４に示した半導体装置はＤＲＡＭの典型的な
構造を示している。
【００１４】図３に示すように、半導体装置は、シリコ
ンウェハ１の表面近傍のデバイス活性領域に、ゲート絶
縁膜４、ゲート電極５、ソース６、ドレイン７からなる
複数のＭＯＳ型トランジスタ２７が形成され、それらの
ＭＯＳ型トランジスタ２７が素子分離酸化膜３によって
それぞれ分離された構造である。
ンウェハ１の表面近傍のデバイス活性領域に、ゲート絶
縁膜４、ゲート電極５、ソース６、ドレイン７からなる
複数のＭＯＳ型トランジスタ２７が形成され、それらの
ＭＯＳ型トランジスタ２７が素子分離酸化膜３によって
それぞれ分離された構造である。
【００１５】ＭＯＳ型トランジスタ２７及び素子分離酸
化膜３の上部には、ポリサイド膜からなるポリサイドビ
ット線９が形成され、その上に容量下部電極１１と容量
プレート１３で容量窒化膜１２を挟んだ構造のキャパシ
タ２８が形成されている。ＭＯＳ型トランジスタ２７、
ポリサイドビット線９、及びキャパシタ２８はそれぞれ
層間絶縁膜１４によって分離されている。
化膜３の上部には、ポリサイド膜からなるポリサイドビ
ット線９が形成され、その上に容量下部電極１１と容量
プレート１３で容量窒化膜１２を挟んだ構造のキャパシ
タ２８が形成されている。ＭＯＳ型トランジスタ２７、
ポリサイドビット線９、及びキャパシタ２８はそれぞれ
層間絶縁膜１４によって分離されている。
【００１６】また、ＭＯＳ型トランジスタ２７のソース
６は、層間絶縁膜１４に設けられたビットコンタクト８
を介してポリサイドビット線９に接続され、ＭＯＳ型ト
ランジスタ２７のドレイン７は、層間絶縁膜１４に設け
られた容量コンタクト１０を介して容量下部電極１１に
接続されている。
６は、層間絶縁膜１４に設けられたビットコンタクト８
を介してポリサイドビット線９に接続され、ＭＯＳ型ト
ランジスタ２７のドレイン７は、層間絶縁膜１４に設け
られた容量コンタクト１０を介して容量下部電極１１に
接続されている。
【００１７】一方、シリコンウェハ１の裏面には、高濃
度リン拡散層、あるいはＰＢＳ層等からなるゲッタリン
グ層２が形成されている。なお、図３は、シリコンウェ
ハ１のデバイス活性領域に、イオン注入等の工程で意図
せずに混入した重金属不純物１５が存在している様子を
示している。
度リン拡散層、あるいはＰＢＳ層等からなるゲッタリン
グ層２が形成されている。なお、図３は、シリコンウェ
ハ１のデバイス活性領域に、イオン注入等の工程で意図
せずに混入した重金属不純物１５が存在している様子を
示している。
【００１８】このような構成の半導体装置では、例え
ば、回路配線として用いられるアルミニウム（Ａｌ）配
線層やタングステン配線層の形成直前に熱処理工程を設
けることでゲッタリング処理が行われる。
ば、回路配線として用いられるアルミニウム（Ａｌ）配
線層やタングステン配線層の形成直前に熱処理工程を設
けることでゲッタリング処理が行われる。
【００１９】この熱処理工程では、例えば、８００℃程
度の熱処理温度を半導体装置に印加し、シリコンウェハ
１のデバイス活性領域に存在する重金属不純物１５をデ
バイス活性領域から放出させ（図４（ａ））、シリコン
ウェハ１裏面のゲッタリング層２まで拡散させて捕獲さ
せる（図４（ｂ））。これにより、ゲッタリング処理以
前の製造工程でシリコンウェハ１中に混入していたデバ
イス活性領域の重金属不純物１５を除去することができ
る。
度の熱処理温度を半導体装置に印加し、シリコンウェハ
１のデバイス活性領域に存在する重金属不純物１５をデ
バイス活性領域から放出させ（図４（ａ））、シリコン
ウェハ１裏面のゲッタリング層２まで拡散させて捕獲さ
せる（図４（ｂ））。これにより、ゲッタリング処理以
前の製造工程でシリコンウェハ１中に混入していたデバ
イス活性領域の重金属不純物１５を除去することができ
る。
【００２０】なお、一般にアルミニウム等から成る金属
配線層を形成した後の製造工程では、熱処理温度が４０
０℃程度以下に制限されるため（アルミニウム等が溶融
して変形したり短絡等が発生するため）、ゲッタリング
層２からの重金属不純物１５の再放出や再拡散は起き難
い。したがって、回路配線の形成前にゲッタリング処理
を行えば、重金属不純物の除去を効果的に行うことがで
きる。
配線層を形成した後の製造工程では、熱処理温度が４０
０℃程度以下に制限されるため（アルミニウム等が溶融
して変形したり短絡等が発生するため）、ゲッタリング
層２からの重金属不純物１５の再放出や再拡散は起き難
い。したがって、回路配線の形成前にゲッタリング処理
を行えば、重金属不純物の除去を効果的に行うことがで
きる。
【００２１】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法は、ビット線にポリサイドを用い、キャ
パシタの容量膜として窒化膜を用いる等、比較的耐熱性
のある材料を用いることを前提としたプロセスであり、
今後必須となるプロセスの低温化を視野に入れたもので
はない。
装置の製造方法は、ビット線にポリサイドを用い、キャ
パシタの容量膜として窒化膜を用いる等、比較的耐熱性
のある材料を用いることを前提としたプロセスであり、
今後必須となるプロセスの低温化を視野に入れたもので
はない。
【００２２】ＬＳＩは、高性能化と低コスト実現のため
に、現在も素子の微細化や高集積化が推し進められてお
り、ＤＲＡＭあるいはＤＲＡＭを混載する半導体装置で
は、ビット線にタングステン等の金属を用いたり（メタ
ルビット線）、容量下部電極や容量プレートにルテニウ
ム等の金属を用いたＭＩＭ（Metal-Insulator-Metal）
構造のキャパシタの採用が検討されている。
に、現在も素子の微細化や高集積化が推し進められてお
り、ＤＲＡＭあるいはＤＲＡＭを混載する半導体装置で
は、ビット線にタングステン等の金属を用いたり（メタ
ルビット線）、容量下部電極や容量プレートにルテニウ
ム等の金属を用いたＭＩＭ（Metal-Insulator-Metal）
構造のキャパシタの採用が検討されている。
【００２３】このような構造の半導体装置を製造するプ
ロセスでは、メタルコンタクトの低抵抗化や容量膜リー
ク電流の低減のため、ビット線形成後、あるいはキャパ
シタ形成後の工程で印加する熱処理温度を従来よりも低
い温度に制限する必要がある。
ロセスでは、メタルコンタクトの低抵抗化や容量膜リー
ク電流の低減のため、ビット線形成後、あるいはキャパ
シタ形成後の工程で印加する熱処理温度を従来よりも低
い温度に制限する必要がある。
【００２４】しかしながら、プロセス温度の低温化はゲ
ッタリング処理における熱処理温度の低下につながり、
ゲッタリング処理における重金属不純物の放出、拡散が
起き難くなることを意味する。
ッタリング処理における熱処理温度の低下につながり、
ゲッタリング処理における重金属不純物の放出、拡散が
起き難くなることを意味する。
【００２５】したがって、プロセス温度を低温化した半
導体装置の製造方法では、ゲッタリング処理を効率よく
行うことができないため、デバイス活性領域から金属不
純物を除去することが困難になる。
導体装置の製造方法では、ゲッタリング処理を効率よく
行うことができないため、デバイス活性領域から金属不
純物を除去することが困難になる。
【００２６】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、メタル
ビット線やＭＩＭ構造のキャパシタを有するＤＲＡＭ等
の半導体装置の製造工程において、工程を複雑にするこ
となくゲッタリング処理を効率良く行なうことが可能な
半導体装置の製造方法を提供することを目的とする。
る問題点を解決するためになされたものであり、メタル
ビット線やＭＩＭ構造のキャパシタを有するＤＲＡＭ等
の半導体装置の製造工程において、工程を複雑にするこ
となくゲッタリング処理を効率良く行なうことが可能な
半導体装置の製造方法を提供することを目的とする。
【００２７】
【課題を解決するための手段】上記目的を達成するため
本発明の半導体装置の製造方法は、製造工程中にウェハ
内に意図せずに混入する重金属不純物を除去するための
ゲッタリング処理工程を含む半導体装置の製造方法であ
って、予め、デバイスの活性領域と対向するウェハ裏面
に、前記重金属不純物を捕獲するためのゲッタリング層
を設けておき、金属配線層の形成直前に、前記半導体装
置に対して所定の温度で第１の熱処理を行い、前記重金
属不純物を熱拡散させて前記ゲッタリング層に捕獲さ
せ、前記重金属不純物を捕獲した前記ゲッタリング層
を、前記第１の熱処理の次に行う第２の熱処理の前まで
に除去する方法である。
本発明の半導体装置の製造方法は、製造工程中にウェハ
内に意図せずに混入する重金属不純物を除去するための
ゲッタリング処理工程を含む半導体装置の製造方法であ
って、予め、デバイスの活性領域と対向するウェハ裏面
に、前記重金属不純物を捕獲するためのゲッタリング層
を設けておき、金属配線層の形成直前に、前記半導体装
置に対して所定の温度で第１の熱処理を行い、前記重金
属不純物を熱拡散させて前記ゲッタリング層に捕獲さ
せ、前記重金属不純物を捕獲した前記ゲッタリング層
を、前記第１の熱処理の次に行う第２の熱処理の前まで
に除去する方法である。
【００２８】このとき、前記ゲッタリング層を除去した
後、前記デバイスの活性領域を含むウェハ表面に、前記
金属配線層と前記デバイスとを接続するために層間絶縁
膜に設けられるコンタクトホールの埋設材となる第１の
アモルファスシリコン層を堆積すると共に、前記第１の
アモルファスシリコン層と同じ不純物濃度の第２のアモ
ルファスシリコン層を前記ウェハ裏面に同時に堆積す
る。
後、前記デバイスの活性領域を含むウェハ表面に、前記
金属配線層と前記デバイスとを接続するために層間絶縁
膜に設けられるコンタクトホールの埋設材となる第１の
アモルファスシリコン層を堆積すると共に、前記第１の
アモルファスシリコン層と同じ不純物濃度の第２のアモ
ルファスシリコン層を前記ウェハ裏面に同時に堆積す
る。
【００２９】また、前記第１のアモルファスシリコン層
及び前記第２のアモルファスシリコン層に含まれる不純
物はリンであることが好ましく、前記不純物濃度は、１
×１０19〜５×１０20／ｃｍ3であることが好ましい。
及び前記第２のアモルファスシリコン層に含まれる不純
物はリンであることが好ましく、前記不純物濃度は、１
×１０19〜５×１０20／ｃｍ3であることが好ましい。
【００３０】なお、前記ゲッタリング層は、リン拡散
層、またはポリシリコンが堆積されたＰＢＳ層が用いら
れる。
層、またはポリシリコンが堆積されたＰＢＳ層が用いら
れる。
【００３１】上記のような半導体装置の製造方法では、
金属配線層の形成直前に、半導体装置に対して所定の温
度で第１の熱処理を行い、重金属不純物を熱拡散させて
予めウェハ裏面に設けたゲッタリング層に捕獲させ、重
金属不純物を捕獲したゲッタリング層を第１の熱処理の
次に行う第２の熱処理の前までに除去することで、重金
属不純物の再放出や再拡散を防止することができる。
金属配線層の形成直前に、半導体装置に対して所定の温
度で第１の熱処理を行い、重金属不純物を熱拡散させて
予めウェハ裏面に設けたゲッタリング層に捕獲させ、重
金属不純物を捕獲したゲッタリング層を第１の熱処理の
次に行う第２の熱処理の前までに除去することで、重金
属不純物の再放出や再拡散を防止することができる。
【００３２】また、ゲッタリング層を除去した後、デバ
イスの活性領域を含むウェハ表面に、金属配線層とデバ
イスとを接続するために層間絶縁膜に設けられるコンタ
クトホールの埋設材となる第１のアモルファスシリコン
層を堆積すると共に、第１のアモルファスシリコン層と
同じ不純物濃度の第２のアモルファスシリコン層をウェ
ハ裏面に同時に堆積することで、第２のアモルファスシ
リコン層が、ゲッタリング層を除去した後の工程におい
て重金属不純物を除去するためのゲッタリング層として
作用する。
イスの活性領域を含むウェハ表面に、金属配線層とデバ
イスとを接続するために層間絶縁膜に設けられるコンタ
クトホールの埋設材となる第１のアモルファスシリコン
層を堆積すると共に、第１のアモルファスシリコン層と
同じ不純物濃度の第２のアモルファスシリコン層をウェ
ハ裏面に同時に堆積することで、第２のアモルファスシ
リコン層が、ゲッタリング層を除去した後の工程におい
て重金属不純物を除去するためのゲッタリング層として
作用する。
【００３３】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【００３４】メタルビット線やＭＩＭ構造のキャパシタ
を有するＤＲＡＭ等の半導体装置の製造工程において、
ゲッタリング処理を少しでも効率よく行なうためには、
メタルビット線形成前あるいはキャパシタ形成前にゲッ
タリング処理を行なうことが考えられる。しかしなが
ら、メタルビット線形成後、あるいはキャパシタ形成後
には、層間絶縁膜の焼きしめやＣＶＤ（Chemical Vapor
Deposition）法による層間絶縁膜の成膜等の熱処理工
程が存在する。これらの工程の熱処理温度は６００〜７
５０℃程度が一般的である。このような温度がゲッタリ
ング処理後に半導体装置に印加されると、ゲッタリング
層に一度捕獲された重金属不純物の一部が再放出され、
シリコンウェハ表面近傍のデバイス活性領域まで再拡散
して、ゲッタリング効果が無くなってしまう。
を有するＤＲＡＭ等の半導体装置の製造工程において、
ゲッタリング処理を少しでも効率よく行なうためには、
メタルビット線形成前あるいはキャパシタ形成前にゲッ
タリング処理を行なうことが考えられる。しかしなが
ら、メタルビット線形成後、あるいはキャパシタ形成後
には、層間絶縁膜の焼きしめやＣＶＤ（Chemical Vapor
Deposition）法による層間絶縁膜の成膜等の熱処理工
程が存在する。これらの工程の熱処理温度は６００〜７
５０℃程度が一般的である。このような温度がゲッタリ
ング処理後に半導体装置に印加されると、ゲッタリング
層に一度捕獲された重金属不純物の一部が再放出され、
シリコンウェハ表面近傍のデバイス活性領域まで再拡散
して、ゲッタリング効果が無くなってしまう。
【００３５】本実施形態の半導体装置の製造方法は、メ
タルビット線形成直前にゲッタリング処理を行い、ゲッ
タリング処理終了後、シリコンウェハ裏面に形成された
ゲッタリング層を除去して重金属不純物の再放出や再拡
散を防止する。
タルビット線形成直前にゲッタリング処理を行い、ゲッ
タリング処理終了後、シリコンウェハ裏面に形成された
ゲッタリング層を除去して重金属不純物の再放出や再拡
散を防止する。
【００３６】また、それ以降の工程で意図せずに混入す
る重金属不純物を除去するため、シリコンウェハ裏面
に、ゲッタリング層として作用する高濃度リン拡散層、
あるいはＰＢＳ層等を再度形成する。しかしながら、半
導体装置の製造コストを抑制するためには、このような
工程を新たに追加して製造工程を複雑にするのは好まし
くない。
る重金属不純物を除去するため、シリコンウェハ裏面
に、ゲッタリング層として作用する高濃度リン拡散層、
あるいはＰＢＳ層等を再度形成する。しかしながら、半
導体装置の製造コストを抑制するためには、このような
工程を新たに追加して製造工程を複雑にするのは好まし
くない。
【００３７】そこで、本実施形態の半導体装置の製造方
法では、ＭＯＳ型トランジスタとビット線あるいはキャ
パシタを接続するために設けるビットコンタクトまたは
容量コンタクト内に配線部材であるリンドープポリシリ
コンを埋設させる工程において、シリコンウェハ表面に
リンドープポリシリコン層を堆積させると共に、シリコ
ンウェハ裏面にも同様のリンドープポリシリコン層を同
時に堆積させる。
法では、ＭＯＳ型トランジスタとビット線あるいはキャ
パシタを接続するために設けるビットコンタクトまたは
容量コンタクト内に配線部材であるリンドープポリシリ
コンを埋設させる工程において、シリコンウェハ表面に
リンドープポリシリコン層を堆積させると共に、シリコ
ンウェハ裏面にも同様のリンドープポリシリコン層を同
時に堆積させる。
【００３８】図１及び図２は本発明の半導体装置の製造
方法におけるゲッタリング処理の工程を示す工程断面図
である。
方法におけるゲッタリング処理の工程を示す工程断面図
である。
【００３９】なお、図１及び図２に示した半導体装置
は、図３及び図４に示した半導体装置と同様に典型的な
ＤＲＡＭの構造を示している。また、図１及び図２は、
ＭＯＳ型トランジスタの製造工程が終了し、金属から成
るビット線（メタルビット線）の形成直前の工程からの
様子を示している。また、図１及び図２に示す半導体装
置のうち、図３及び図４に示した半導体装置と共通の部
位に関しては同じ符号を付与している。
は、図３及び図４に示した半導体装置と同様に典型的な
ＤＲＡＭの構造を示している。また、図１及び図２は、
ＭＯＳ型トランジスタの製造工程が終了し、金属から成
るビット線（メタルビット線）の形成直前の工程からの
様子を示している。また、図１及び図２に示す半導体装
置のうち、図３及び図４に示した半導体装置と共通の部
位に関しては同じ符号を付与している。
【００４０】図１（ａ）に示すように、シリコンウェハ
１の裏面には、高濃度、例えば、１×１０19／ｃｍ3程
度のリンがドーピングされたゲッタリング層である高濃
度リン拡散層１６が形成されている。また、シリコンウ
ェハ１表面近傍のデバイス活性領域には、シリコン酸化
膜から成るゲート絶縁膜４と、ポリサイドからなるゲー
ト電極５と、イオン注入法によりゲート電極５に対して
自己整合的に形成された不純物拡散層からなるソース６
及びドレイン７とを有するＭＯＳ型トランジスタ２７が
形成され、各ＭＯＳ型トランジスタ２７が素子分離酸化
膜３によってそれぞれ分離されている。
１の裏面には、高濃度、例えば、１×１０19／ｃｍ3程
度のリンがドーピングされたゲッタリング層である高濃
度リン拡散層１６が形成されている。また、シリコンウ
ェハ１表面近傍のデバイス活性領域には、シリコン酸化
膜から成るゲート絶縁膜４と、ポリサイドからなるゲー
ト電極５と、イオン注入法によりゲート電極５に対して
自己整合的に形成された不純物拡散層からなるソース６
及びドレイン７とを有するＭＯＳ型トランジスタ２７が
形成され、各ＭＯＳ型トランジスタ２７が素子分離酸化
膜３によってそれぞれ分離されている。
【００４１】さらに、ＭＯＳ型トランジスタ２７及び素
子分離酸化膜３上には、各デバイスを分離するための、
例えば、シリコン酸化膜から成る層間絶縁膜１４が形成
されている。これら素子分離酸化膜３及びＭＯＳ型トラ
ンジスタ２７は周知の製造方法によってそれぞれ形成さ
れているものとする。
子分離酸化膜３上には、各デバイスを分離するための、
例えば、シリコン酸化膜から成る層間絶縁膜１４が形成
されている。これら素子分離酸化膜３及びＭＯＳ型トラ
ンジスタ２７は周知の製造方法によってそれぞれ形成さ
れているものとする。
【００４２】なお、図１（ａ）は、シリコンウェハ１の
デバイス活性領域に、イオン注入等の工程で意図せずに
混入した重金属不純物１５が存在している様子を示して
いる。また、上述したように、図１（ａ）は、メタルビ
ット線を形成する直前のＤＲＡＭの断面図を示してい
る。
デバイス活性領域に、イオン注入等の工程で意図せずに
混入した重金属不純物１５が存在している様子を示して
いる。また、上述したように、図１（ａ）は、メタルビ
ット線を形成する直前のＤＲＡＭの断面図を示してい
る。
【００４３】本実施形態の半導体装置の製造方法では、
メタルビット線を形成する直前の工程でゲッタリング処
理として８００℃以上の熱処理を行なう。この熱処理に
よりシリコンウェハ１の表面近傍に存在する重金属不純
物１５が、デバイス活性領域から放出されて拡散し（図
１（ｂ））、シリコンウェハ１裏面に設けられたゲッタ
リング層である高濃度リン拡散層１６に捕獲される（図
１（ｃ））。
メタルビット線を形成する直前の工程でゲッタリング処
理として８００℃以上の熱処理を行なう。この熱処理に
よりシリコンウェハ１の表面近傍に存在する重金属不純
物１５が、デバイス活性領域から放出されて拡散し（図
１（ｂ））、シリコンウェハ１裏面に設けられたゲッタ
リング層である高濃度リン拡散層１６に捕獲される（図
１（ｃ））。
【００４４】この工程以前では耐熱性が低いメタルビッ
ト線やＭＩＭ構造のキャパシタ等の金属層が形成されて
いないため、８００℃以上の熱処理を行なってもメタル
コンタクトの抵抗や容量膜リーク電流等の素子特性に悪
影響を与えることは無い。
ト線やＭＩＭ構造のキャパシタ等の金属層が形成されて
いないため、８００℃以上の熱処理を行なってもメタル
コンタクトの抵抗や容量膜リーク電流等の素子特性に悪
影響を与えることは無い。
【００４５】続いて、本実施形態の半導体装置の製造方
法では、シリコンウェハ１裏面に形成されたゲッタリン
グ層である高濃度リン拡散層１６をウェットエッチング
あるいは研削等の方法により完全に除去する（図２
（ｄ））。
法では、シリコンウェハ１裏面に形成されたゲッタリン
グ層である高濃度リン拡散層１６をウェットエッチング
あるいは研削等の方法により完全に除去する（図２
（ｄ））。
【００４６】高濃度リン拡散層１６を完全に除去するこ
とにより、高濃度リン拡散層１６内に捕獲した重金属不
純物１５も同時に除去される。したがって、以降の熱処
理工程において高濃度リン拡散層１６から重金属不純物
１５の再放出や再拡散が起こることが無いため、図１
（ｂ）に示したゲッタリング処理工程の効果を失うこと
がない。
とにより、高濃度リン拡散層１６内に捕獲した重金属不
純物１５も同時に除去される。したがって、以降の熱処
理工程において高濃度リン拡散層１６から重金属不純物
１５の再放出や再拡散が起こることが無いため、図１
（ｂ）に示したゲッタリング処理工程の効果を失うこと
がない。
【００４７】次に、図２（ｅ）に示すように、層間絶縁
膜１４に上部配線（メタルビット線、あるいはキャパシ
タの容量下部電極）との接続を行なうためのコンタクト
ホール１７をフォトリソグラフィー技術及びドライエッ
チング処理等を用いて形成する。
膜１４に上部配線（メタルビット線、あるいはキャパシ
タの容量下部電極）との接続を行なうためのコンタクト
ホール１７をフォトリソグラフィー技術及びドライエッ
チング処理等を用いて形成する。
【００４８】続いて、減圧ＣＶＤ法を用いて、シリコン
ウェハ１の表面側に、コンタクトホール１７の埋設材と
なるリン（Ｐ）がドーピングされた第１のアモルファス
シリコン層１８を堆積し、同時にシリコンウェハ１の裏
面にも同様の第２のアモルファスシリコン層２６を堆積
する。これら第１のアモルファスシリコン層１８及び第
２のアモルファスシリコン層２６は、リンの濃度が、例
えば、１×１０20／ｃｍ3であり、膜厚は５００ｎｍで
堆積される。
ウェハ１の表面側に、コンタクトホール１７の埋設材と
なるリン（Ｐ）がドーピングされた第１のアモルファス
シリコン層１８を堆積し、同時にシリコンウェハ１の裏
面にも同様の第２のアモルファスシリコン層２６を堆積
する。これら第１のアモルファスシリコン層１８及び第
２のアモルファスシリコン層２６は、リンの濃度が、例
えば、１×１０20／ｃｍ3であり、膜厚は５００ｎｍで
堆積される。
【００４９】シリコンウェハ１の裏面に堆積させた第２
のアモルファスシリコン層２６は、以降の工程で除去せ
ず、ＤＲＡＭの全製造工程が完了するまで残置させる。
このようにすることで、第２のアモルファスシリコン層
２６が新たなゲッタリング層として作用する。なお、第
２のアモルファスシリコン層２６のリン濃度は、図１
（ａ）に示した高濃度リン拡散層１６と同等かそれ以上
であれば（例えば、１×１０19／ｃｍ3〜５×１０20／
ｃｍ3：リンの濃度が濃すぎると堆積時に成長不良等が
発生するため、５×１０20／ｃｍ3以下に設定すること
が望ましい）、十分なゲッタリング能力を備えることが
できる。
のアモルファスシリコン層２６は、以降の工程で除去せ
ず、ＤＲＡＭの全製造工程が完了するまで残置させる。
このようにすることで、第２のアモルファスシリコン層
２６が新たなゲッタリング層として作用する。なお、第
２のアモルファスシリコン層２６のリン濃度は、図１
（ａ）に示した高濃度リン拡散層１６と同等かそれ以上
であれば（例えば、１×１０19／ｃｍ3〜５×１０20／
ｃｍ3：リンの濃度が濃すぎると堆積時に成長不良等が
発生するため、５×１０20／ｃｍ3以下に設定すること
が望ましい）、十分なゲッタリング能力を備えることが
できる。
【００５０】次に、図２（ｆ）に示すように、シリコン
ウェハ１の表面側の第１のアモルファスシリコン層１８
を、ドライエッチング法、あるいはＣＭＰ（Chemical-M
echanical-Polishing）法によりコンタクトホール１７
内を残して除去する。このとき残ったコンタクトホール
１７内のコンタクトプラグ１９は、上部配線層にメタル
コンタクトプラグを介して接続される。
ウェハ１の表面側の第１のアモルファスシリコン層１８
を、ドライエッチング法、あるいはＣＭＰ（Chemical-M
echanical-Polishing）法によりコンタクトホール１７
内を残して除去する。このとき残ったコンタクトホール
１７内のコンタクトプラグ１９は、上部配線層にメタル
コンタクトプラグを介して接続される。
【００５１】第１のアモルファスシリコン層１８上に
は、上部配線層として、例えば、タングステン（Ｗ）か
ら成るメタルビット線２０が形成され、さらにその上部
には、例えば、メタル容量下部電極２３及びメタル容量
プレート２５としてルテニウム（Ｒｕ）が用いられ、容
量膜２４としてタンタル酸化膜（Ｔａ2Ｏ3）が用いられ
たＭＩＭ構造のキャパシタ（ＭＩＭキャパシタ）２９が
形成される。メタルビット線２０はメタルコンタクトプ
ラグ２１及びコンタクトプラグ１９を介してＭＯＳ型ト
ランジスタのソース６と接続され、メタル容量下部電極
２３は容量コンタクト（メタルコンタクトプラグ）２２
及びコンタクトプラグ１９を介してＭＯＳ型トランジス
タのドレイン７と接続される。
は、上部配線層として、例えば、タングステン（Ｗ）か
ら成るメタルビット線２０が形成され、さらにその上部
には、例えば、メタル容量下部電極２３及びメタル容量
プレート２５としてルテニウム（Ｒｕ）が用いられ、容
量膜２４としてタンタル酸化膜（Ｔａ2Ｏ3）が用いられ
たＭＩＭ構造のキャパシタ（ＭＩＭキャパシタ）２９が
形成される。メタルビット線２０はメタルコンタクトプ
ラグ２１及びコンタクトプラグ１９を介してＭＯＳ型ト
ランジスタのソース６と接続され、メタル容量下部電極
２３は容量コンタクト（メタルコンタクトプラグ）２２
及びコンタクトプラグ１９を介してＭＯＳ型トランジス
タのドレイン７と接続される。
【００５２】上述したように、メタルビット線２０、及
びＭＩＭキャパシタ２９の形成後はプロセスの低温化が
必須となるため、以降の熱処理温度は低温に限定され
る。そのため、シリコンウェハ１の裏面に堆積された第
２のアモルファスシリコン層２６が結晶化してポリシリ
コンになってもグレインサイズが必要以上に大きくなら
ず粒界が多くなるため、ゲッタリングのための実効面積
が高濃度リン拡散層１６に比べて大きくなる。このた
め、高濃度リン拡散層１６よりもゲッタリング能力が向
上し、重金属不純物１５がより効率的に除去される。
びＭＩＭキャパシタ２９の形成後はプロセスの低温化が
必須となるため、以降の熱処理温度は低温に限定され
る。そのため、シリコンウェハ１の裏面に堆積された第
２のアモルファスシリコン層２６が結晶化してポリシリ
コンになってもグレインサイズが必要以上に大きくなら
ず粒界が多くなるため、ゲッタリングのための実効面積
が高濃度リン拡散層１６に比べて大きくなる。このた
め、高濃度リン拡散層１６よりもゲッタリング能力が向
上し、重金属不純物１５がより効率的に除去される。
【００５３】なお、メタルビット線２０の形成直前に行
うゲッタリング処理時にゲッタリング層として利用され
る高濃度リン拡散層１６の代わりにＰＢＳ層がシリコン
ウェハ１の裏面に形成されている場合も、上記手順によ
り同様の効果を得ることができる。
うゲッタリング処理時にゲッタリング層として利用され
る高濃度リン拡散層１６の代わりにＰＢＳ層がシリコン
ウェハ１の裏面に形成されている場合も、上記手順によ
り同様の効果を得ることができる。
【００５４】したがって、メタルビット線やＭＩＭキャ
パシタを有するＤＲＡＭのような低温プロセスを必要と
する半導体装置の製造工程であっても、意図せずに混入
した重金属不純物を効率良く除去することができるた
め、接合リーク電流の増大やリフレッシュ特性の低下が
防止され、歩留まりが向上して製品コストを低減させる
ことができる。
パシタを有するＤＲＡＭのような低温プロセスを必要と
する半導体装置の製造工程であっても、意図せずに混入
した重金属不純物を効率良く除去することができるた
め、接合リーク電流の増大やリフレッシュ特性の低下が
防止され、歩留まりが向上して製品コストを低減させる
ことができる。
【００５５】また、シリコンウェハの裏面に形成する第
２のアモルファスシリコン層２６を、シリコンウェハの
表面でコンタクトホールの埋設材として利用される第１
のアモルファスシリコン層２６の堆積時に同時に堆積す
るため、メタルビット線形成前にゲッタリング層の除去
工程を加えるだけで製造工程を複雑にすることなくゲッ
タリング効果を向上させることができる。よって、歩留
まりがより向上し、さらなる製品の低コスト化に寄与す
る。
２のアモルファスシリコン層２６を、シリコンウェハの
表面でコンタクトホールの埋設材として利用される第１
のアモルファスシリコン層２６の堆積時に同時に堆積す
るため、メタルビット線形成前にゲッタリング層の除去
工程を加えるだけで製造工程を複雑にすることなくゲッ
タリング効果を向上させることができる。よって、歩留
まりがより向上し、さらなる製品の低コスト化に寄与す
る。
【００５６】さらに、第１のアモルファスシリコン層１
８を除去することで残ったコンタクトプラグ１９がドー
パント（リン等）の活性化や層間絶縁膜１４の焼きしめ
のための熱処理によって結晶化された場合でも（リンド
ープポリシリコン）、その熱処理温度が８００℃を超え
るような高温に設定されないため、グレインサイズが必
要以上に大きくなることはない。この場合、第２のアモ
ルファスシリコン層２６も同時に結晶化されてポリシリ
コンとなるが、グレインサイズが比較的小さく、粒界が
多くなるため、ゲッタリングのための実効面積が増え、
高濃度リン拡散層やＰＢＳ層よりも重金属不純物を効率
よく除去できるという効果もある。
８を除去することで残ったコンタクトプラグ１９がドー
パント（リン等）の活性化や層間絶縁膜１４の焼きしめ
のための熱処理によって結晶化された場合でも（リンド
ープポリシリコン）、その熱処理温度が８００℃を超え
るような高温に設定されないため、グレインサイズが必
要以上に大きくなることはない。この場合、第２のアモ
ルファスシリコン層２６も同時に結晶化されてポリシリ
コンとなるが、グレインサイズが比較的小さく、粒界が
多くなるため、ゲッタリングのための実効面積が増え、
高濃度リン拡散層やＰＢＳ層よりも重金属不純物を効率
よく除去できるという効果もある。
【００５７】なお、上記説明では、半導体装置としてＤ
ＲＡＭを例にして本発明の半導体装置の製造方法を説明
したが、金属配線層を形成するために低温プロセスを必
要とする半導体装置であれば、どのような半導体装置で
あっても本発明の半導体装置の製造方法を適用すること
ができる。
ＲＡＭを例にして本発明の半導体装置の製造方法を説明
したが、金属配線層を形成するために低温プロセスを必
要とする半導体装置であれば、どのような半導体装置で
あっても本発明の半導体装置の製造方法を適用すること
ができる。
【００５８】また、上記説明では、ゲッタリング層、あ
るいはゲッタリング層として作用する第２のアモルファ
スシリコン層にリン（Ｐ）がドーピングされた例を示し
ているが、シリコンウェハ中の重金属不純物を捕獲する
ことができるものであれば、どのような不純物がドーピ
ングされていてもよい。
るいはゲッタリング層として作用する第２のアモルファ
スシリコン層にリン（Ｐ）がドーピングされた例を示し
ているが、シリコンウェハ中の重金属不純物を捕獲する
ことができるものであれば、どのような不純物がドーピ
ングされていてもよい。
【００５９】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
いるので、以下に記載する効果を奏する。
【００６０】金属配線層の形成直前に、半導体装置に対
して所定の温度で第１の熱処理を行い、重金属不純物を
熱拡散させて予めウェハ裏面に設けたゲッタリング層に
捕獲させ、重金属不純物を捕獲したゲッタリング層を第
１の熱処理の次に行う第２の熱処理の前までに除去する
ことで、重金属不純物の再放出や再拡散を防止すること
ができる。したがって、メタルビット線やＭＩＭキャパ
シタを有するＤＲＡＭのような低温プロセスを必要とす
る半導体装置の製造工程であっても、意図せずに混入し
た重金属不純物を効率良く除去することができるため、
接合リーク電流の低減やリフレッシュ特性の向上を図る
ことができ、その結果、歩留まりが向上して製品コスト
を低減することができる。
して所定の温度で第１の熱処理を行い、重金属不純物を
熱拡散させて予めウェハ裏面に設けたゲッタリング層に
捕獲させ、重金属不純物を捕獲したゲッタリング層を第
１の熱処理の次に行う第２の熱処理の前までに除去する
ことで、重金属不純物の再放出や再拡散を防止すること
ができる。したがって、メタルビット線やＭＩＭキャパ
シタを有するＤＲＡＭのような低温プロセスを必要とす
る半導体装置の製造工程であっても、意図せずに混入し
た重金属不純物を効率良く除去することができるため、
接合リーク電流の低減やリフレッシュ特性の向上を図る
ことができ、その結果、歩留まりが向上して製品コスト
を低減することができる。
【００６１】また、ゲッタリング層を除去した後、デバ
イスの活性領域を含むウェハ表面に、金属配線層とデバ
イスとを接続するために層間絶縁膜に設けられるコンタ
クトホールの埋設材となる第１のアモルファスシリコン
層を堆積すると共に、第１のアモルファスシリコン層と
同じ不純物濃度で、かつ同じ厚さの第２のアモルファス
シリコン層をウェハ裏面に同時に堆積することで、第２
のアモルファスシリコン層が、ゲッタリング層を除去し
た後の工程において重金属不純物を除去するためのゲッ
タリング層として作用する。したがって、工程を複雑に
すること無く歩留まりを向上させることができるため、
さらなる製品の低コスト化に寄与する。
イスの活性領域を含むウェハ表面に、金属配線層とデバ
イスとを接続するために層間絶縁膜に設けられるコンタ
クトホールの埋設材となる第１のアモルファスシリコン
層を堆積すると共に、第１のアモルファスシリコン層と
同じ不純物濃度で、かつ同じ厚さの第２のアモルファス
シリコン層をウェハ裏面に同時に堆積することで、第２
のアモルファスシリコン層が、ゲッタリング層を除去し
た後の工程において重金属不純物を除去するためのゲッ
タリング層として作用する。したがって、工程を複雑に
すること無く歩留まりを向上させることができるため、
さらなる製品の低コスト化に寄与する。
【００６２】さらに、第１のアモルファスシリコン層を
除去することで残ったコンタクトプラグがドーパント
（リン等）の活性化や層間絶縁膜の焼きしめのための第
２の熱処理によって結晶化された場合でも、その熱処理
温度が８００℃を超えるような高温に設定されないた
め、グレインサイズが必要以上に大きくなることはな
い。この場合、第２のアモルファスシリコン層も同時に
結晶化されてポリシリコンとなるが、グレインサイズが
比較的小さく、粒界が多くなるため、ゲッタリングのた
めの実効面積が増え、高濃度リン拡散層やＰＢＳ層より
も重金属不純物をより効率的に除去することが可能とな
る。
除去することで残ったコンタクトプラグがドーパント
（リン等）の活性化や層間絶縁膜の焼きしめのための第
２の熱処理によって結晶化された場合でも、その熱処理
温度が８００℃を超えるような高温に設定されないた
め、グレインサイズが必要以上に大きくなることはな
い。この場合、第２のアモルファスシリコン層も同時に
結晶化されてポリシリコンとなるが、グレインサイズが
比較的小さく、粒界が多くなるため、ゲッタリングのた
めの実効面積が増え、高濃度リン拡散層やＰＢＳ層より
も重金属不純物をより効率的に除去することが可能とな
る。
【図１】本発明の半導体装置の製造方法におけるゲッタ
リング処理の工程を示す工程断面図である。
リング処理の工程を示す工程断面図である。
【図２】本発明の半導体装置の製造方法におけるゲッタ
リング処理の工程を示す工程断面図である。
リング処理の工程を示す工程断面図である。
【図３】半導体装置の一構成例を示す断面図である。
【図４】従来の半導体装置の製造方法におけるゲッタリ
ング処理の工程を示す工程断面図である。
ング処理の工程を示す工程断面図である。
１ シリコンウェハ
２ ゲッタリング層
３ 素子分離酸化膜
４ ゲート絶縁膜
５ ゲート電極
６ ソース
７ ドレイン
１４ 層間絶縁膜
１５ 重金属不純物
１６ 高濃度リン拡散層
１７ コンタクトホール
１８ 第１のアモルファスシリコン層
１９ コンタクトプラグ（リンドープポリシリコン）
２０ メタルビット線
２１ コンタクトプラグ（メタル）
２２ 容量コンタクト（メタルコンタクトプラグ）
２３ メタル容量下部電極
２４ タンタル酸化膜容量膜
２５ メタル容量プレート
２６ 第２のアモルファスシリコン層
２７ ＭＯＳ型トランジスタ
２９ ＭＩＭキャパシタ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F083 AD42 AD48 AD49 JA06 JA33
JA38 JA39 JA53 KA05 MA06
MA17 MA20 PR33 PR40
Claims (6)
- 【請求項１】 製造工程中にウェハ内に意図せずに混入
する重金属不純物を除去するためのゲッタリング処理工
程を含む半導体装置の製造方法であって、 予め、デバイスの活性領域と対向するウェハ裏面に、前
記重金属不純物を捕獲するためのゲッタリング層を設け
ておき、 金属配線層の形成直前に、前記半導体装置に対して所定
の温度で第１の熱処理を行い、前記重金属不純物を熱拡
散させて前記ゲッタリング層に捕獲させ、 前記重金属不純物を捕獲した前記ゲッタリング層を、前
記第１の熱処理の次に行う第２の熱処理の前までに除去
する半導体装置の製造方法。 - 【請求項２】 前記ゲッタリング層を除去した後、 前記デバイスの活性領域を含むウェハ表面に、前記金属
配線層と前記デバイスとを接続するために層間絶縁膜に
設けられるコンタクトホールの埋設材となる第１のアモ
ルファスシリコン層を堆積すると共に、前記第１のアモ
ルファスシリコン層と同じ不純物濃度の第２のアモルフ
ァスシリコン層を前記ウェハ裏面に同時に堆積する請求
項１記載の半導体装置の製造方法。 - 【請求項３】 前記第１のアモルファスシリコン層及び
前記第２のアモルファスシリコン層に含まれる不純物は
リンである請求項１記載の半導体装置の製造方法。 - 【請求項４】 前記不純物濃度は、 １×１０19〜５×１０20／ｃｍ3である請求項３記載の
半導体装置の製造方法。 - 【請求項５】 前記ゲッタリング層は、 リン拡散層である請求項１記載の半導体装置の製造方
法。 - 【請求項６】 前記ゲッタリング層は、 ポリシリコンが堆積されたＰＢＳ層である請求項１記載
の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001203560A JP2003017497A (ja) | 2001-07-04 | 2001-07-04 | 半導体装置の製造方法 |
| US10/187,825 US6830991B2 (en) | 2001-07-04 | 2002-07-02 | Method of manufacturing a semiconductor device including a gettering operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001203560A JP2003017497A (ja) | 2001-07-04 | 2001-07-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017497A true JP2003017497A (ja) | 2003-01-17 |
Family
ID=19040171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001203560A Pending JP2003017497A (ja) | 2001-07-04 | 2001-07-04 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6830991B2 (ja) |
| JP (1) | JP2003017497A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008041836A (ja) * | 2006-08-03 | 2008-02-21 | Denso Corp | 半導体装置の製造方法 |
| JP2010283023A (ja) * | 2009-06-02 | 2010-12-16 | Sumco Corp | 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法 |
| JP2011100996A (ja) * | 2009-10-09 | 2011-05-19 | Sumco Corp | 半導体基板内部の重金属の除去方法 |
| JP2015032720A (ja) * | 2013-08-05 | 2015-02-16 | 新日本無線株式会社 | 半導体装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1398948B1 (en) * | 2002-09-13 | 2013-11-06 | Ricoh Company, Ltd. | Image forming apparatus, methods used therein and a computer readable storage medium |
| JP4885426B2 (ja) * | 2004-03-12 | 2012-02-29 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置、半導体装置及びその製造方法 |
| DE102016121680B4 (de) | 2016-11-11 | 2024-05-29 | Infineon Technologies Ag | Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156479A (ja) * | 1998-11-20 | 2000-06-06 | Sony Corp | 半導体記憶装置およびその製造方法 |
| JP2000349256A (ja) * | 1999-06-04 | 2000-12-15 | Fujitsu Ltd | 半導体装置の製造方法及び半導体層への不純物導入方法 |
| JP2001053251A (ja) * | 1999-08-09 | 2001-02-23 | Nec Kyushu Ltd | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09120965A (ja) * | 1995-10-25 | 1997-05-06 | Toshiba Corp | 半導体装置の製造方法 |
| US6376336B1 (en) * | 2001-02-01 | 2002-04-23 | Advanced Micro Devices, Inc. | Frontside SOI gettering with phosphorus doping |
-
2001
- 2001-07-04 JP JP2001203560A patent/JP2003017497A/ja active Pending
-
2002
- 2002-07-02 US US10/187,825 patent/US6830991B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156479A (ja) * | 1998-11-20 | 2000-06-06 | Sony Corp | 半導体記憶装置およびその製造方法 |
| JP2000349256A (ja) * | 1999-06-04 | 2000-12-15 | Fujitsu Ltd | 半導体装置の製造方法及び半導体層への不純物導入方法 |
| JP2001053251A (ja) * | 1999-08-09 | 2001-02-23 | Nec Kyushu Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008041836A (ja) * | 2006-08-03 | 2008-02-21 | Denso Corp | 半導体装置の製造方法 |
| JP2010283023A (ja) * | 2009-06-02 | 2010-12-16 | Sumco Corp | 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法 |
| JP2011100996A (ja) * | 2009-10-09 | 2011-05-19 | Sumco Corp | 半導体基板内部の重金属の除去方法 |
| JP2015032720A (ja) * | 2013-08-05 | 2015-02-16 | 新日本無線株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030017682A1 (en) | 2003-01-23 |
| US6830991B2 (en) | 2004-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020113237A1 (en) | Semiconductor memory device for increasing access speed thereof | |
| JP3563530B2 (ja) | 半導体集積回路装置 | |
| JP2006140488A (ja) | ストレージキャパシタの製造方法及びストレージキャパシタ | |
| US6117723A (en) | Salicide integration process for embedded DRAM devices | |
| JPH1154724A (ja) | 半導体装置の製造方法 | |
| JP2000188264A (ja) | タングステンビットラインの形成方法 | |
| US7936026B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2001057411A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3068568B2 (ja) | 集積回路を形成する方法 | |
| JP2000021892A (ja) | 半導体装置の製造方法 | |
| JP3367480B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4639524B2 (ja) | 半導体装置の製造方法 | |
| JP2003017497A (ja) | 半導体装置の製造方法 | |
| JP2002124649A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2004095745A (ja) | 半導体装置およびその製造方法 | |
| JP4211014B2 (ja) | 半導体装置の製造方法 | |
| JP3302190B2 (ja) | 半導体装置の製造方法 | |
| CN100483684C (zh) | 具有金属硅化物层的半导体器件的制造方法 | |
| JP4812949B2 (ja) | キャパシタの製造方法 | |
| JPH0888332A (ja) | 半導体記憶装置の製造方法 | |
| US6300681B1 (en) | Semiconductor device and method for forming the same | |
| JP4077966B2 (ja) | 半導体装置の製造方法 | |
| JPH1050964A (ja) | 半導体基板に水素を拡散させるプラグを有する半導体装置およびその製造方法 | |
| JP3555078B2 (ja) | 半導体装置の製造方法 | |
| US6489198B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050330 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060816 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110413 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110810 |