JP2010283023A - 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法 - Google Patents

半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2010283023A
JP2010283023A JP2009133180A JP2009133180A JP2010283023A JP 2010283023 A JP2010283023 A JP 2010283023A JP 2009133180 A JP2009133180 A JP 2009133180A JP 2009133180 A JP2009133180 A JP 2009133180A JP 2010283023 A JP2010283023 A JP 2010283023A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor device
semiconductor
manufacturing
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009133180A
Other languages
English (en)
Inventor
Kazunari Kurita
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009133180A priority Critical patent/JP2010283023A/ja
Priority to US12/787,750 priority patent/US8357592B2/en
Priority to KR1020100049033A priority patent/KR101393611B1/ko
Priority to TW099117008A priority patent/TWI420580B/zh
Publication of JP2010283023A publication Critical patent/JP2010283023A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】重金属を捕捉するゲッタリングサイトを短時間で容易に形成することが可能な半導体デバイス向け半導体基板の製造方法を提供する。
【解決手段】ゲッタリングシンクの形成形状としては、単結晶ウェーハの一面に対して平行に広がり、かつ単結晶ウェーハ2の厚み方向に延びる任意の3次元形状に形成されれば良い。ゲッタリングシンクの具体的な形状としては、例えば、立方体形状、直方体形状、円柱形状などが挙げられる。
【選択図】図6

Description

本発明は、半導体デバイス向け半導体基板の製造方法、および半導体デバイスの製造方法に係り、詳しくは、任意の形状のゲッタリングサイトを短時間で容易に形成することが可能な技術に関する。
近年、携帯電話、デジタルビデオカメラ等の大幅な薄型化に伴って、これらの機器へ内蔵する半導体デバイス、例えば半導体メモリの薄型化が進んでいる。こうした半導体メモリは、例えばシリコン単結晶からなるシリコン基板(シリコンウェーハ)の一面にデバイスを形成することにより製造される。半導体メモリを薄型化するためには、シリコン基板の表面側にデバイスを形成した後、シリコン基板の裏面側を削って、例えば50μm程度まで厚みを薄厚化する。
このような、半導体デバイスの薄厚化工程において、シリコン基板への重金属の混入が懸念されている。シリコン基板に重金属などの不純物が混入すると、リーク電流などにより、デバイス特性が著しく劣化する。このため、シリコン基板の薄厚化工程後におけるデバイス形成領域の重金属の分散を抑制することが重要になっている。
シリコン基板から重金属を除去する方法として、従来から、ゲッタリング法が一般的に知られている。これは、シリコン基板にゲッタリングサイトと呼ばれる重金属の捕捉領域を形成し、アニール処理などによってこのゲッタリングサイトに重金属を集めることによって、素子形成領域の重金属を低減させるものである。
こうしたゲッタリングサイトをシリコン基板に形成する方法として、例えば、シリコン基板に酸素析出物を形成するIG(イントリンシックゲッタリング)法(例えば、特許文献1)、シリコン基板の裏面側にバックサイドダメージなどのゲッタリングサイトを形成するEG(エキシントリックゲッタリング)法(例えば、特許文献2)などが知られている。
特開平6−338507号公報 特開2006−313922号公報
従来から行われていたIG法は、シリコン基板にデバイスを形成する前工程で用いられるものであり、シリコン基板に拡散した重金属を除去するために、600℃以上の熱処理温度が必要である。しかしながら、シリコン基板にデバイスを形成した後に行われる熱処理温度は400℃以下が殆どであり、デバイス形成後の薄厚化工程において混入した重金属を充分に捕捉できないという課題があった。
また、近年の半導体デバイスの薄厚化の進行によって、その厚みが50〜40μm以下、更には30μm程度が要求される。このようなレベルの厚みでは、薄厚化工程において、シリコン基板に形成したゲッタリングシンクの大部分が削り取られてしまうため、充分なゲッタリング能力が得られないという課題があった。
一方、シリコン基板の裏面側にバックサイドダメージなどのゲッタリングサイトを形成するEG法では、近年主流となりつつある300mmウェーハなどの大口径基板の場合、両面研磨されているために、裏面側にゲッタリングシンクを形成すること自体が困難である。
本発明は、上記の事情に鑑みてなされたもので、重金属を捕捉するゲッタリングサイトを短時間で容易に形成することが可能な半導体デバイス向け半導体基板の製造方法を提供することを目的とする。
また、本発明は、半導体素子の形成後に汚染された重金属を簡便かつ確実に素子形成領域から除去可能な半導体デバイスの製造方法を提供することを目的とする。
上記課題を解決するために、本発明は次のような半導体デバイス向け半導体基板の製造方法、および半導体デバイスの製造方法を提供する。
即ち、本発明の半導体デバイス向け半導体基板の製造方法は、レーザ照射装置を用いて、半導体基板の一面にレーザビームを入射させ、前記半導体基板の任意の微小領域に該レーザビームを集光させることにより、前記微小領域に多光子吸収過程を生じさせ、前記微小領域の結晶構造を変化させたゲッタリングシンクを形成するゲッタリングシンク形成工程を少なくとも備え
前記ゲッタリングシンクは、前記半導体基板の一面に対して平行に広がり、かつ前記半導体基板の厚み方向に延びる任意の3次元形状を成すことを特徴とする。
前記ゲッタリングシンクは、立方体形状、直方体形状、または円柱形状であればよい。
前記ゲッタリングシンクは、前記半導体基板の厚み方向に沿って、互いに重なる位置に複数形成されていてもよい。
前記レーザビームは、パルス幅1.0×10−15〜1.0×10−8秒、波長300〜1200nmの範囲の超短パルスレーザビームであればよい。
前記超短パルスレーザビームは、前記微小領域において、ピーク出力密度が1.0×10〜1.0×1011秒W/cm、ビーム径が1μm〜10mmの範囲となるように制御されればよい。
前記半導体基板は単結晶シリコンからなり、前記ゲッタリングシンクはアモルファス構造のシリコンを少なくとも含むことが好ましい。
前記ゲッタリングシンク形成工程は、窒素、アルゴン、水素のうち、少なくとも何れか1種を含む非酸化性ガス雰囲気で行うことが好ましい。
前記半導体基板の一面に、エピタキシャル結晶層を形成するエピタキシャル成長工程を更に備えていてもよい。
本発明の半導体デバイスの製造方法は、前記各項記載の半導体デバイス向け半導体基板の製造方法によって得られた半導体デバイス向け半導体基板のそれぞれのゲッタリングシンクに重なる位置に半導体素子を形成する素子形成工程と、
前記導体デバイス向け半導体基板を所定の温度でアニールし、前記ゲッタリングシンクに重金属を捕獲させるゲッタリング工程と、を少なくとも備えたことを特徴とする。
本発明の半導体デバイス向け半導体基板の製造方法によれば、半導体基板の内部における任意の微小領域にレーザビームを集光させることによって、半導体基板の内部の微小領域に多光子吸収過程を生じさせ、該微小領域の結晶構造だけを変化させたゲッタリングシンクを容易に形成することが可能になる。
そして、こうしたゲッタリングシンクの形成工程において、ゲッタリングシンクの形状を半導体基板の一面に対して平行に広がり、かつ半導体基板の厚み方向に延びる任意の3次元形状にすることによって、レーザビームを集光による結晶転位の発生、伸長を抑制し、転位欠陥の少ないゲッタリングシンクを形成することができる。
また、本発明の半導体デバイスの製造方法によれば、重金属が確実に捕捉された高性能な半導体デバイスを容易に、かつ短時間で製造することが可能になる。
半導体デバイス向け半導体基板の一例を示す断面図である。 半導体デバイスの一例を示す断面図である。 本発明の半導体デバイス向け半導体基板の製造方法を示す断面図である。 半導体デバイスの製造装置の一例を示す説明図である。 ゲッタリングシンクの形成工程を示す拡大断面図である。 ゲッタリングシンクの形状例を示す破断斜視図である。
以下、本発明に係る半導体デバイス向け半導体基板の製造方法、および半導体デバイスの製造装置の実施形態について、図面に基づき説明する。なお、本実施形態は発明の趣旨をより良く理解させるために、一例を挙げて説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
まず最初に、半導体デバイス向け半導体基板の構成例を説明する。図1は、本発明の半導体デバイス向け半導体基板を示す拡大断面図である。半導体デバイス向け半導体基板(以下、単に半導体基板と称する)1は、単結晶ウェーハ2と、この単結晶ウェーハ2の一面2aに形成されたエピタキシャル層3とを備える。そして、単結晶ウェーハ2の一面2a近傍付近には、半導体基板1の重金属を捕捉するゲッタリングシンク4,4・・が形成されている。
このような半導体基板1は、半導体デバイス向け基板、例えば固体撮像素子製造用基板として好適に用いることができる。単結晶ウェーハ2は、例えば、シリコン単結晶ウェーハであればよい。エピタキシャル層3は、単結晶ウェーハ2の一面2aから成長させたシリコンのエピタキシャル成長膜であればよい。
ゲッタリングシンク4は、シリコン単結晶の一部をアモルファス化させた(アモルファスライク)構造であればよい。ゲッタリングシンク4は、その結晶構造中に僅かな歪みが存在するだけで重金属を捕捉する能力があり、ごく一部をアモルファス化するだけでゲッタリングシンクとしての役割を果たすことができる。
なお、こうしたゲッタリングシンク4は、レーザビームの集光により、単結晶ウェーハ2の一部に多光子吸収過程を生じさせて結晶構造を改質する事によって形成される。ゲッタリングシンク4は、半導体基板1の一面に対して平行に広がり、かつ半導体基板1の厚み方向に延びる任意の3次元形状に形成される。
ゲッタリングシンク4の形成形状例として、立方体形状、直方体形状、または円柱形状などが挙げられる。こうしたゲッタリングシンク4の形成方法や、具体的な形状は、後ほど半導体デバイス向け半導体基板の製造方法にて詳述する。
ゲッタリングシンク4は、この半導体基板1を用いて固体撮像素子を形成する際に、少なくともそれぞれの半導体素子、例えば固体撮像素子の形成領域Sと重なる位置に形成されていればよい。例えば、1つのゲッタリングシンク4は、直径Rが50〜150μm、厚みTが10〜150μmの大きさの円盤状に形成されていればよい。また、ゲッタリングシンク4の形成深さDは、単結晶ウェーハ2の一面2aから0.5〜2μm程度が好ましい。
なお、こうしたゲッタリングシンク4は、単結晶ウェーハ2の上層に成膜したエピタキシャル層3に形成しても良い。
次に、半導体デバイス向け半導体基板を用いた半導体デバイスの構成例について説明する。なお、以下の実施形態では、半導体デバイスの一例として、固体撮像素子を取り挙げる。
図2は、本発明の固体撮像素子用エピタキシャル基板を用いて作成した固体撮像素子の一例を示す断面図である。固体撮像素子60は、p型の半導体基板(シリコン基板)2の上にp型のエピタキシャル層3を形成し、更に、単結晶ウェーハ2にゲッタリングシンク4を形成した半導体基板(半導体デバイス向け半導体基板)1を用いる。
エピタキシャル層2の所定位置には、第1のn型ウエル領域61が形成される。この第1のn型ウエル領域61の内部に、垂直転送レジスタを構成するp型の転送チャネル領域63、n型のチャネルストップ領域64および第2のn型ウエル領域65がそれぞれ形成されている。
更に、ゲート絶縁膜62の所定位置には転送電極66が形成されている。また、p型の転送チャネル領域63と第2のn型ウエル領域65との間に、n型の正電荷蓄積領域67とp型の不純物拡散領域68とを積層させたフォトダイオード(半導体素子)69が形成される。そして、これらを覆う層間絶縁膜71、およびフォトダイオード69の直上方を除いた表面を覆う遮光膜72を備えている。
このような構成の固体撮像素子60は、単結晶ウェーハ2に形成されたゲッタリングシンク4によって、半導体基板1に含まれる重金属が確実に捕捉されているため、固体撮像素子60の撮像特性を低下させる要因であるフォトダイオード(半導体素子)69の暗時リーク電流を抑制することができる。
よって、本発明の半導体基板1を用いて固体撮像素子60を形成することによって、暗時リーク電流の少ない、優れた撮像特性を持つ固体撮像素子60を実現することができる。
次に、本発明の半導体デバイス向け半導体基板の製造方法、およびこれを用いた半導体デバイスの製造方法について説明する。図3は、半導体デバイスの一例である固体撮像素子の製造方法を段階的に示した断面図である。
半導体デバイス向け半導体基板(以下、単に半導体基板と称する)を製造するにあたっては、ます、単結晶ウェーハ2を用意する(図3(a)参照)。単結晶ウェーハ2は、例えば、シリコン単結晶インゴットをスライスして製造されたシリコン単結晶ウェーハであればよい。
次に、この単結晶ウェーハ2の一面2aに、例えば、エピタキシャル層3を形成する(図3(b)参照:エピタキシャル成長工程)。エピタキシャル層3の形成にあたっては、例えば、エピタキシャル成長装置を用いて、単結晶ウェーハ2を所定温度まで加熱しつつ原料ガスを導入し、一面2aにシリコン単結晶からなるエピタキシャル層3を成長させれば良い。
次に、エピタキシャル層3を形成した単結晶ウェーハ2をレーザ照射装置20にセットし、単結晶ウェーハ2を移動させつつレーザビームを照射する(図3(c)参照)。この時、レーザ発生装置15から出射されたレーザビームは、集光用レンズ(集光手段)11によって集光点(焦点)が単結晶ウェーハ2の一面2aから、例えば数十μm程度深い位置になるように集光される。これにより、単結晶ウェーハ2の結晶構造が改質され、ゲッタリングシンク4が形成される(ゲッタリングシンク形成工程)。なお、このゲッタリングシンク4の形成工程は後ほど詳述する。
エピタキシャル層とゲッタリングシンク4が形成された単結晶ウェーハ2は、更にアニール装置80によって所定の温度まで加熱される(図3(d)参照:ゲッタリング工程)。これにより、単結晶ウェーハ2内に拡散している重金属がゲッタリングシンク4に集められ、素子形成部分に重金属が極めて少ない半導体基板(半導体デバイス向け半導体基板)1が得られる。
この後、この半導体基板(半導体デバイス向け半導体基板)1のエピタキシャル層3に重ねて半導体デバイス、例えばフォトダイオード(半導体素子)を形成すれば(素子形成工程)、重金属によるリーク電流の少ない、優れた特性を持つ固体撮像素子(半導体デバイス)を得ることができる。
なお、この実施形態ではゲッタリング工程を半導体素子の形成前に予め行っているが、もちろん半導体素子の形成した後にアニールを行い、重金属をゲッタリングシンク4に集めるようにしてもよい。
図4は、単結晶ウェーハにゲッタリングシンクを形成するためのレーザー照射装置の一例を示す模式図である。レーザー照射装置20は、レーザビームQ1をパルス発振するレーザ発生装置15、レーザビームQ1のパルス等を制御するパルス制御回路(Qスイッチ)16、レーザビームQ1を反射してレーザビームQ1の進行方向を単結晶ウェーハ2に向けて90°変換させるビームスプリッタ(ハーフミラー)17a、ビームスプリッタ17aで反射されたレーザビームQ1を集光する集光用レンズ(集光手段)11を備えている。
また、エピタキシャル層3を形成した単結晶ウェーハ2を載置するステージ40を備える。このステージ40は、集光されたレーザビームQ2を単結晶ウェーハ2の任意の位置で集光させて焦点を合わせるために、ステージ制御回路45によって、鉛直方向Yおよび水平方向Xに移動可能に制御される。
レーザ発生装置15およびパルス制御回路16は、特に限定はされないが、単結晶ウェーハの内部における任意の位置の結晶構造を改質してゲッタリングシンクを形成できるレーザビームを照射できれば良く、半導体ウェーハを透過可能な波長域で、かつ短パルス周期での発振が可能なチタンサファイヤレーザが好適である。なお、表1に、一般的な半導体ウェーハ、およびシリコンウェーハのそれぞれにおいて、好適なレーザ照射条件の具体例を示す。
Figure 2010283023
レーザ発生装置15で発生させたレーザビームQ1は、集光用レンズ11により光路幅を収束され、この収束されたレーザビームQ2が単結晶ウェーハ20の任意の深さ位置Gで焦点を結像する(集光される)ように、ステージ40が鉛直方向Yで制御される。集光用レンズ11は、例えば倍率が10〜300倍、N.Aが0.3〜0.9、レーザビームの波長に対する透過率が30〜60%の範囲が好ましい。
レーザー照射装置20は、さらに可視光レーザ発生装置19、ビームスプリッタ(ハーフミラー)17b、CCDカメラ30、CCDカメラ制御回路35、結像用レンズ12、中央制御回路50、および表示手段51とを備えている。
可視光レーザ発生装置19で発生させた可視光レーザビームQ3は、ビームスプリッタ(ハーフミラー)17bで反射されて90°方向を転換し、単結晶ウェーハ2のエピタキシャル層3に達する。そして、エピタキシャル層3の表面で反射され、集光用レンズ11およびビームスプリッタ17aおよび17bを透過して結像用レンズ12に到達する。結像用レンズ12に到達した可視光レーザQ3は、単結晶ウェーハ2の表面画像としてCCDカメラ30で撮像され、撮像データがCCDカメラ制御回路35に入力される。入力された撮像データに基づいて、ステージ制御回路45はステージ40の水平方向Xの移動量を制御する。
次に、エピタキシャル層3を形成した単結晶ウェーハ2にゲッタリングシンクを形成する方法を詳述する。図5は、レーザビームによって半導体ウェーハにゲッタリングシンクを形成する様子を示した模式図である。単結晶ウェーハ2にゲッタリングシンクを形成する際には、レーザ発生装置15から出射されたレーザビームQ1を集光用レンズ(集光手段)11によって収束させる。収束されたレーザビームQ2は、シリコンに対して透過可能な波長域であるため、エピタキシャル層3の表面に達した後、反射せずにそのまま入射する。
一方、エピタキシャル層3を形成した単結晶ウェーハ2は、レーザビームQ2の集光点(焦点)が単結晶ウェーハ2の一面2aから所定の深さDになるように位置決めされる。これにより、レーザビームQ2の集光点(焦点)だけ、単結晶ウェーハ2は多光子吸収過程が生じる。
多光子吸収過程は、周知のように、ごく短時間に多量の光子が特定の部位(照射領域)に照射することによって、照射領域だけに選択的に多量のエネルギーが吸収され、これにより、照射領域の結晶結合が変化するなどの反応を引き起こすものである。本発明においては、単結晶ウェーハ2の内部の任意の領域にレーザビームを集光させることによって、この集光点(焦点)において、単結晶構造の半導体ウェーハを改質し、部分的にアモルファスライクな結晶構造を生じさせる。こうした結晶構造の改質は、重金属の捕捉作用が生じる程度、即ち、結晶構造に僅かな歪を生じさせる程度で良い。
以上のように、単結晶ウェーハ2の内部の任意の微小領域にレーザビームQ1を収束させたレーザビームQ2の集光点(焦点)を設定し、この微小領域の結晶構造を改質することによって、単結晶ウェーハ2の任意の微小領域にゲッタリングシンク4を形成することができる。
ゲッタリングシンク4を形成するためのレーザビームは、レーザビームが集光点(焦点)に至るよりも前の光路においては、エピタキシャル層3や単結晶ウェーハ2の結晶構造を改質することなく、レーザビームが確実に透過可能な条件とすることが重要である。こうしたレーザビームの照射条件は、半導体材料の基礎物性値である禁制帯(エネルギーバンドギャップ)により決定される。例えば、シリコン半導体の禁制帯は、1.1eVであるため入射波長が1000nm以上の場合、透過性が顕著となる。このようにしてレーザビームの波長は、半導体材料の禁制帯を考慮して決定することができる。
レーザビームの発生装置としては、YAGレーザのような高出力レーザでは、所定の深さ位置だけではなく、その周辺領域にも熱エネルギーが伝達する虞があるため、低出力レーザを用いることが好ましい。低出力レーザとしては、例えば、フェムト秒レーザのような超短パルスレーザが好適である。
この超短パルスレーザは、半導体レーザなどを用いてチタンサファイヤ結晶(固体レーザ結晶)を励起することによって、レーザビームの波長を任意の範囲に設定することができる。超短パルスレーザは、励起レーザビームのパルス幅を1.0×10−15フェムト秒以下にすることができるため、その他のレーザと比較して励起によって生じる熱エネルギーの拡散を抑制でき、レーザビームの集光点(焦点)のみに光エネルギーを集中させることができる。
多光子吸収過程により結晶構造を改質して形成したゲッタリングシンク4は、おそらくアモルファスライクな結晶構造になっているものと推定される。このようなアモルファスライクの結晶構造を得るには、レーザビームが集光点(焦点)Gを局部的に急速加熱・急速冷却する必要がある。表1に示したような特性を持つ超短パルスレーザは、エネルギー量の小さいレーザであるが、集光用レンズ11を用い集光することによって、半導体基板20を局部的に急速加熱するのに十分なエネルギーとなる。レーザビームが集光点(焦点)Gの温度は9900〜10000Kの高温に達する。また、集光されているために入熱範囲が大変狭く、単結晶ウェーハ2を載置したステージの移動、あるいはレーザビームの走査によって集光点(焦点)が移動すると、移動前の集光点(焦点)における入熱量は急激に減少し、急速冷却効果が得られる。
また、表1に示した超短パルスレーザのように、波長を1000nmとすることによって、エピタキシャル層3や単結晶ウェーハ2に対する透過性が高められ、エピタキシャル層3などの結晶組織に影響を与えることなく、レーザビームの集光点(焦点)である微小領域だけを改質することができる。この結晶構造の改質部分が半導体基板2のゲッタリングシンク4として好適に利用できる。
なお、レーザビームの波長が1200nmを超えると、長波長領域であるために光子エネルギー(レーザビームエネルギー)が低くくなる。このため、レーザビームを集光させても半導体基板内部の改質に十分な光子エネルギーを得ることができない虞があり、レーザビームの波長は1200nm以下とすることが好ましい。
レーザビームの集光点(焦点)Gの位置、すなわち単結晶ウェーハ2にゲッタリングシンク4を形成する位置は、ステージを上下動させることによって制御できる。なお、ステージを上下動以外にも、集光手段(集光用レンズの)位置を制御することでもレーザビームの集光点(焦点)Gの位置を制御できる。
一例として、半導体基板の表面から2μmの位置を改質してゲッタリングシンク4を形成する場合には、レーザビームの波長を1080nmに設定し、透過率が60%の集光用レンズ(倍率50倍)を用いて表面から2μmの位置にレーザビームを結像(集光)させ、多光子吸収過程を生じさせることにより改質部分(ゲッタリングシンク)を形成することができる。
一方、ゲッタリングシンク4の形状は、レーザビームを単結晶ウェーハ2の一面に沿って走査させたり、ステージを左右に微動させたりすることで制御できる。ゲッタリングシンク4の形成形状としては、単結晶ウェーハ2の一面に対して平行に広がり、かつ単結晶ウェーハ2の厚み方向に延びる任意の3次元形状に形成されれば良い。ゲッタリングシンク4の具体的な形状としては、例えば、立方体形状、直方体形状、円柱形状などが挙げられる。
図6は、ゲッタリングシンクの形成形状例を示す破断斜視図である。図6(a)に示す半導体基板91では、ゲッタリングシンク92として、半導体基板91の一面91aに対して円形を成し、かつ、半導体基板91のの厚み方向Uに延びる3次元の円筒形状に形成されている。この円筒形状のゲッタリングシンク92は、例えば、直径が50〜150μm、厚みが10〜150μmの大きさの円筒形状に形成されればよい。
一方、図6(b)に示す半導体基板95では、ゲッタリングシンク96として、半導体基板95の一面95aに対して矩形を成し、かつ、半導体基板95の厚み方向Uに延びる3次元の直方体形状に形成されている。この直方体形状のゲッタリングシンク96は、例えば、一面95aに沿って広がる矩形の一辺が50〜150μm、厚みが10〜150μmの大きさの直方体形状に形成されればよい。
これ以外にも、ゲッタリングシンクを例えば立方体形状、楕円体形状、球形など、任意の3次元形状に形成すれば良い。また、こうした3次元形状のゲッタリングシンクを、半導体基板の厚み方向Uに沿って、互いに重なる位置に複数形成するのも好ましい。これにより、重金属のゲッタリング能力を更に高めることができる。この場合、レーザビームの焦点位置を半導体基板の厚み方向Uに沿って複数個所設定することで形成できる。
1…半導体基板(半導体デバイス向け半導体基板)
2…単結晶ウェーハ
3…エピタキシャル層
4…ゲッタリングシンク
20…レーザー照射装置(半導体デバイスの製造装置)
21…レーザ照射体
21a…照射面
92…ゲッタリングシンク
96…ゲッタリングシンク

Claims (9)

  1. レーザ照射装置を用いて、半導体基板の一面にレーザビームを入射させ、前記半導体基板の任意の微小領域に該レーザビームを集光させることにより、前記微小領域に多光子吸収過程を生じさせ、前記微小領域の結晶構造を変化させたゲッタリングシンクを形成するゲッタリングシンク形成工程を少なくとも備え
    前記ゲッタリングシンクは、前記半導体基板の一面に対して平行に広がり、かつ前記半導体基板の厚み方向に延びる任意の3次元形状を成すことを特徴とする半導体デバイス向け半導体基板の製造方法。
  2. 前記ゲッタリングシンクは、立方体形状、直方体形状、または円柱形状であることを特徴とする請求項1記載の半導体デバイス向け半導体基板の製造方法。
  3. 前記ゲッタリングシンクは、前記半導体基板の厚み方向に沿って、互いに重なる位置に複数形成されていることを特徴とする請求項1または2記載の半導体デバイス向け半導体基板の製造方法。
  4. 前記レーザビームは、パルス幅1.0×10−15〜1.0×10−8秒、波長300〜1200nmの範囲の超短パルスレーザビームであることを特徴とする請求項1ないし3いずれか1項記載の半導体デバイス向け半導体基板の製造方法。
  5. 前記超短パルスレーザビームは、前記微小領域において、ピーク出力密度が1.0×10〜1.0×1011秒W/cm、ビーム径が1μm〜10mmの範囲となるように制御されることを特徴とする請求項4記載の半導体デバイス向け半導体基板の製造方法。
  6. 前記半導体基板は単結晶シリコンからなり、前記ゲッタリングシンクはアモルファス構造のシリコンを少なくとも含むことを特徴とする請求項1ないし5いずれか1項記載の半導体デバイス向け半導体基板の製造方法。
  7. 前記ゲッタリングシンク形成工程は、窒素、アルゴン、水素のうち、少なくとも何れか1種を含む非酸化性ガス雰囲気で行うことを特徴とする請求項1ないし6いずれか1項記載の半導体デバイス向け半導体基板の製造方法。
  8. 前記半導体基板の一面に、エピタキシャル結晶層を形成するエピタキシャル成長工程を更に備えたことを特徴とする請求項1ないし7いずれか1項記載の半導体デバイス向け半導体基板の製造方法。
  9. 請求項1ないし8いずれか1項記載の半導体デバイス向け半導体基板の製造方法によって得られた半導体デバイス向け半導体基板のそれぞれのゲッタリングシンクに重なる位置に半導体素子を形成する素子形成工程と、
    前記導体デバイス向け半導体基板を所定の温度でアニールし、前記ゲッタリングシンクに重金属を捕獲させるゲッタリング工程と、
    を少なくとも備えたことを特徴とする半導体デバイスの製造方法。
JP2009133180A 2009-06-02 2009-06-02 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法 Pending JP2010283023A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009133180A JP2010283023A (ja) 2009-06-02 2009-06-02 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法
US12/787,750 US8357592B2 (en) 2009-06-02 2010-05-26 Method and apparatus for manufacturing semiconductor substrate dedicated to semiconductor device, and method and apparatus for manufacturing semiconductor device
KR1020100049033A KR101393611B1 (ko) 2009-06-02 2010-05-26 반도체 디바이스용 반도체 기판의 제조방법, 반도체 디바이스용 반도체 기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치
TW099117008A TWI420580B (zh) 2009-06-02 2010-05-27 專用於半導體元件的半導體基板的製造方法、專用於半導體元件的半導體基板的製造裝置、半導體元件的製造方法及半導體元件的製造裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009133180A JP2010283023A (ja) 2009-06-02 2009-06-02 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2010283023A true JP2010283023A (ja) 2010-12-16

Family

ID=43539549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009133180A Pending JP2010283023A (ja) 2009-06-02 2009-06-02 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2010283023A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014049456A (ja) * 2012-08-29 2014-03-17 Toyota Motor Corp 加熱装置及び加熱方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121414A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体基板の製造方法
JPH09306920A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001177086A (ja) * 1999-12-21 2001-06-29 Sony Corp 撮像素子及びその製造方法
JP2003017497A (ja) * 2001-07-04 2003-01-17 Nec Corp 半導体装置の製造方法
JP2003264194A (ja) * 2002-03-11 2003-09-19 Hamamatsu Photonics Kk レーザゲッタリング方法及び半導体基板
JP2008108792A (ja) * 2006-10-23 2008-05-08 Disco Abrasive Syst Ltd ウエーハの加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121414A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体基板の製造方法
JPH09306920A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001177086A (ja) * 1999-12-21 2001-06-29 Sony Corp 撮像素子及びその製造方法
JP2003017497A (ja) * 2001-07-04 2003-01-17 Nec Corp 半導体装置の製造方法
JP2003264194A (ja) * 2002-03-11 2003-09-19 Hamamatsu Photonics Kk レーザゲッタリング方法及び半導体基板
JP2008108792A (ja) * 2006-10-23 2008-05-08 Disco Abrasive Syst Ltd ウエーハの加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014049456A (ja) * 2012-08-29 2014-03-17 Toyota Motor Corp 加熱装置及び加熱方法

Similar Documents

Publication Publication Date Title
TWI398911B (zh) 製造半導體晶圓之方法
TWI419203B (zh) 具吸附槽之固態攝影元件用磊晶基板、半導體裝置、背照式固態攝影元件及其製造方法
JP2010283220A (ja) 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子の製造方法
KR20070049174A (ko) 선형-포커스된 레이저 빔을 사용하는 고체 상태 물질의레이저 도핑 방법 및 상기 방법에 기초하여 솔라-셀에미터를 생성하는 방법
TW200304857A (en) Slicing method for the treatment object
JP2003264194A (ja) レーザゲッタリング方法及び半導体基板
JP5517832B2 (ja) レーザアニール装置及びレーザアニール方法
TWI420580B (zh) 專用於半導體元件的半導體基板的製造方法、專用於半導體元件的半導體基板的製造裝置、半導體元件的製造方法及半導體元件的製造裝置
JP2010283219A (ja) 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法、半導体デバイスの製造装置
JP2010283193A (ja) 半導体デバイス向け半導体基板の製造方法、半導体デバイス向け半導体基板の製造装置
JP5544734B2 (ja) シリコンウェーハの製造方法、エピタキシャルウェーハの製造方法、および固体撮像素子の製造方法
JP2010283023A (ja) 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法
JP2010098107A (ja) 裏面照射型固体撮像素子の製造方法、固体撮像素子用エピタキシャル基板
KR101244352B1 (ko) 실리콘 웨이퍼, 에피택셜 웨이퍼 및 고체촬상소자의 제조방법, 그리고 실리콘 웨이퍼의 제조장치
JP2010098106A (ja) 半導体デバイスの製造方法、半導体デバイス
JP2010098105A (ja) 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子用エピタキシャル基板
JP5600948B2 (ja) シリコンウェーハ及びエピタキシャルウェーハの製造方法
JP2011159696A (ja) シリコンウェーハ及びエピタキシャルウェーハの製造方法
JP2011159698A (ja) シリコンウェーハの製造装置
JP2011159687A (ja) シリコンウェーハ及びエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140805