CN101930910B - 修复离子注入后氧化推进形成的衬底高低差的方法 - Google Patents
修复离子注入后氧化推进形成的衬底高低差的方法 Download PDFInfo
- Publication number
- CN101930910B CN101930910B CN2009100574522A CN200910057452A CN101930910B CN 101930910 B CN101930910 B CN 101930910B CN 2009100574522 A CN2009100574522 A CN 2009100574522A CN 200910057452 A CN200910057452 A CN 200910057452A CN 101930910 B CN101930910 B CN 101930910B
- Authority
- CN
- China
- Prior art keywords
- injection region
- ion
- injects
- oxidation
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种修复离子注入后氧化推进形成的衬底高低差的方法，包括如下步骤：1)在硅表面依次淀积缓冲氧化膜和氮化膜；2)采用光刻工艺定义出注入区和非注入区，以光刻胶为掩膜刻蚀去除注入区的氮化膜；3)离子注入并进行注入后的氧化推进工艺，在注入区表面生成氧化硅，同时形成埋层或深阱；4)去除所述注入区硅表面的氧化硅；5)采用选择性外延生长工艺，在注入区表面外延生长硅，使外延生长后注入区的硅平面与非注入区的硅平面一致；6)最后去除所述氮化膜和缓冲氧化膜。采用本发明的方法，修复了埋层或阱区注入氧化推进后形成的衬底高低差。
Description
技术领域
本发明涉及一种半导体制程中埋层或深阱的形成后消除衬底高低差的方法。
背景技术
在许多半导体器件，如Bipolar，SiGe-HBT射频器件或BCD(Bipolar-CMOS-DMOS)器件等的制造工艺中，需要在隔离单元(如STI结构)形成之前进行一些高剂量的P型或N型的离子注入(IonImplanation)形成器件的埋层(Barrier layer)或深阱(Deep well)。通常在离子注入工艺之后会有一道高温氧化推进(Drive-in)制程，使注入的离子到达所需要的深度。对于通常的硅的热氧化过程，离子掺杂后的单晶或多晶硅较未掺杂的硅具有更高的氧化速率，且氧化速率随注入剂量的提高而增大。若这些离子注入工是通过图形(Pattering)的非全局注入，会在硅片内形成注入区和非注入区。在随后通有氧气的热推进工艺中，注入区的氧化速率比非注入区的氧化速率快，消耗更多的衬底硅。因此后续的氧化膜剥离以后，注入区和非注入区的将会产生高低差(Step-height)(注入区的衬底平面比非注入区低，见图1)。对带有氮化膜为阻挡层的热氧化推进工艺中，这种现象会更加明显。如，对一个厚度为2500埃的热氧化膜，按照0.44的硅消耗比例计算，在热氧化膜剥离后，注入区和非注入区的高低差会有1000埃。随着器件的线宽减小，注入氧化推进所 形成的衬底高低差可能会对后续的工艺产生不良影响。如0.18微米以下的器件，需要采用浅沟槽隔离STI(Shallow trench isolation)作为隔离单元。衬底的高低差会造成STI制备中的化学机械抛光(Chemicalmechanical polishing，CMP)后，在特定区域，如大面积的器件注入区产生局部氧化硅残留，如图2所示，注入区上有部分氧化硅残留。衬底平面的高低差还可能对其它重要工艺(如Poly-CD的控制)产生影响。
发明内容
本发明要解决的技术问题是提供一种修复离子注入后氧化推进形成的衬底高低差的方法。
为解决上述技术问题，本发明的修复离子注入后氧化推进形成的衬底高低差的方法，包括如下步骤：
1)在硅表面依次淀积缓冲氧化膜和氮化膜；
2)采用光刻工艺定义出注入区和非注入区，以光刻胶为掩膜刻蚀去除注入区的氮化膜；
3)离子注入并进行注入后的氧化推进工艺，在注入区表面生成氧化硅；
4)去除所述注入区硅表面的氧化硅；
5)采用选择性外延生长工艺，在注入区表面外延生长硅，使外延生长后注入区的硅平面与非注入区的硅平面一致；
6)最后去除所述氮化膜和缓冲氧化膜。
本发明的方法通过在去除氧化膜之后采用选择性外延工艺，使外延生长后注入区的硅平面和非注入区的硅平面一致，以修复隔离单元形成以前 由于离子注入后氧化推进形成的衬底高低差，解决因衬底高低差对后续的工艺的影响。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为埋层或阱区注入后氧化推进之后的硅表面示意图；
图2为有衬底差硅表面进行STI平整化研磨后的结构示意图；
图3为本发明的制备流程示意图；
图4为实施本发明的方法中去除氧化膜后的截面结构示意图；
图5为实施本发明的方法中选择性外延后的截面结构示意图。
具体实施方式
本发明公开了一种修复离子注入后因氧化推进形成的衬底高低差的方法。该方法通过采用氮化硅作为离子注入的掩膜层(即注入区的表面无氮化硅层，而非注入区表面覆盖有氮化硅层)，在注入推进的热氧化膜剥离以后，采用选择性外延工艺，在无氮化硅覆盖的注入区进行选择性外延生长，修复衬底平面的高低差，之后再将氮化硅剥离，从而修复硅衬底表面高低差，消除其对后续工艺(如STI形成，Poly CD等)的影响。
本发明的修复离子注入后氧化推进形成的衬底高低差的方法，具体包括如下步骤(见图3)：
1)在硅表面依次淀积缓冲氧化膜和氮化膜。其中缓冲氧化膜的淀积工艺为常压化学气相淀积法(APCVD)、低压化学气相淀积法(LPCVD)、等离子体增强化学气相淀积法(PECVD)或热氧化法，缓冲氧化膜的厚度为10-2000埃；而氮化膜的淀积工艺为常压化学气相淀积法、低压化学气相 淀积法或等离子体增强化学气相淀积法，氮化膜的厚度为10-2000埃；
2)采用光刻工艺定义出注入区和非注入区，以光刻胶为掩膜刻蚀去除注入区的氮化膜；
3)离子注入并进行注入后的氧化推进工艺，在注入区表面生成氧化硅；其中离子注入过程中注入离子可为N型或P型，注入离子元素可以为砷(As)，磷(P)，硼(B)和锑(Sb)中的任一种，注入剂量范围：1×1013～1×1015个原子/每平方厘米，注入能量范围30～500Kev；氧化推进工艺可选常压或低压氧化推进，氧化推进过程中的温度范围可为900-1200℃；
4)去除所述注入区硅表面的氧化硅，图4为去除氧化硅之后的截面结构示意图，其中注入区的硅表面和非注入区的硅表面有高低差；
5)采用选择性外延生长工艺，在注入区表面外延生长硅，使外延生长后注入区的硅平面与非注入区的硅平面一致(见图5)，其中外延生长工艺中可采用SiCl4、SiHCl3或SiH2Cl2为外延气体，外延生长的温度范围可为700-1000℃，外延使外延腔体内的压力范围可为10-150托；同时外延生长可为不掺杂的外延生长或根据器件设计需要的掺杂外延生长。
6)最后去除所述氮化膜和缓冲氧化膜。
Claims (7)
1.一种修复离子注入后氧化推进形成的衬底高低差的方法，其特征在于，包括如下步骤：
1)在硅表面依次淀积缓冲氧化膜和氮化膜；
2)采用光刻工艺定义出注入区和非注入区，以光刻胶为掩膜刻蚀去除注入区的氮化膜；
3)离子注入并进行注入后的氧化推进工艺，在注入区表面生成氧化硅，同时形成埋层或深阱；
4)去除所述注入区硅表面的氧化硅；
5)采用选择性外延生长工艺，在注入区表面外延生长硅，使外延生长后注入区的硅平面与非注入区的硅平面一致；
6)最后去除所述氮化膜和缓冲氧化膜。
2.如权利要求1所述的修复离子注入后氧化推进形成的衬底高低差的方法，其特征在于：所述步骤1)中的缓冲氧化膜的淀积工艺为常压化学气相淀积法、低压化学气相淀积法、等离子体增强化学气相淀积法或热氧化法，所述缓冲氧化膜的厚度为10-2000埃。
3.如权利要求1所述的修复离子注入后氧化推进形成的衬底高低差的方法，其特征在于：所述步骤1)中的氮化膜的淀积工艺为常压化学气相淀积法、低压化学气相淀积法或等离子体增强化学气相淀积法，所述氮化膜的厚度为10-2000埃。
4.如权利要求1所述的修复离子注入后氧化推进形成的衬底高低差的方法，其特征在于：所述步骤3)中离子注入的离子为砷、磷、硼和锑中 的任一种，注入剂量范围为1×1013～1×1015个原子/平方厘米，注入能量范围为30～500Kev。
5.如权利要求1所述的修复离子注入后氧化推进形成的衬底高低差的方法，其特征在于：所述步骤3)中的氧化推进工艺为常压或低压氧化推进，所述氧化推进过程中的温度范围为900-1200℃。
6.如权利要求1所述的修复离子注入后氧化推进形成的衬底高低差的方法，其特征在于：所述选择性外延生长工艺中采用SiCl4、SiHCl3或SiH2Cl2为外延气体，外延生长的温度范围为700-1000℃，外延使外延腔体内的压力范围为10-150托。
7.如权利要求1所述的修复离子注入后氧化推进形成的衬底高低差的方法，其特征在于：所述步骤5)中外延生长为不掺杂的外延生长或根据器件设计需要的掺杂外延生长。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100574522A CN101930910B (zh) | 2009-06-18 | 2009-06-18 | 修复离子注入后氧化推进形成的衬底高低差的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100574522A CN101930910B (zh) | 2009-06-18 | 2009-06-18 | 修复离子注入后氧化推进形成的衬底高低差的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101930910A CN101930910A (zh) | 2010-12-29 |
| CN101930910B true CN101930910B (zh) | 2011-12-14 |
Family
ID=43369993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100574522A Active CN101930910B (zh) | 2009-06-18 | 2009-06-18 | 修复离子注入后氧化推进形成的衬底高低差的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101930910B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107180755A (zh) * | 2016-03-09 | 2017-09-19 | 北大方正集团有限公司 | Bcd器件的制备方法 |
| CN117096017A (zh) * | 2023-10-20 | 2023-11-21 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
-
2009
- 2009-06-18 CN CN2009100574522A patent/CN101930910B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101930910A (zh) | 2010-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3224860B1 (en) | Poly sandwich for deep trench fill | |
| US8222114B2 (en) | Manufacturing approach for collector and a buried layer of bipolar transistor | |
| JP4643005B2 (ja) | バイポーラトランジスタ、およびその製造方法 | |
| CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN105489500A (zh) | 超结vdmos的制备方法及其超结vdmos器件 | |
| CN102800594B (zh) | Pmos管的制作方法 | |
| CN101930910B (zh) | 修复离子注入后氧化推进形成的衬底高低差的方法 | |
| CN105810583B (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN103681444B (zh) | 一种浅沟槽隔离结构及其制作方法 | |
| US20160315141A1 (en) | High Breakdown N-Type Buried Layer | |
| CN102129993B (zh) | 氧化层/氮化层/氧化层侧墙的制作方法 | |
| CN102376621A (zh) | 浅槽隔离结构的制作方法 | |
| CN102468128A (zh) | 深沟槽多晶硅形成方法 | |
| CN103928386A (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN103839867A (zh) | 改善浅沟槽隔离介电材料刻蚀形貌的方法 | |
| CN101692434B (zh) | 绝缘体上硅的深槽隔离结构的填充方法 | |
| CN103022110B (zh) | 金属硅化物抬升外基区全自对准双极晶体管及其制备方法 | |
| CN102064094A (zh) | 大厚度氧化层场板结构及其制造方法 | |
| KR20090017074A (ko) | 에피층 성장방법 | |
| CN100477163C (zh) | 一种高压集成电路及其制造方法 | |
| CN103441069B (zh) | 改善有源区损伤的方法 | |
| CN110364475A (zh) | 一种半导体器件的制造方法 | |
| CN102117779A (zh) | 利用选择性外延提升sonos闪存器件可靠性的方法 | |
| CN112349586A (zh) | 半导体结构的形成方法 | |
| CN103151295B (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131216 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131216 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |