CN103681444B - 一种浅沟槽隔离结构及其制作方法 - Google Patents

一种浅沟槽隔离结构及其制作方法 Download PDF

Info

Publication number
CN103681444B
CN103681444B CN201210324178.2A CN201210324178A CN103681444B CN 103681444 B CN103681444 B CN 103681444B CN 201210324178 A CN201210324178 A CN 201210324178A CN 103681444 B CN103681444 B CN 103681444B
Authority
CN
China
Prior art keywords
doping
layer
groove
semiconductor substrate
silicon epitaxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210324178.2A
Other languages
English (en)
Other versions
CN103681444A (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210324178.2A priority Critical patent/CN103681444B/zh
Publication of CN103681444A publication Critical patent/CN103681444A/zh
Application granted granted Critical
Publication of CN103681444B publication Critical patent/CN103681444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种浅沟槽隔离结构及其制作方法。该制作方法，包括：a）提供半导体衬底，在所述半导体衬底中形成沟槽；b）进行湿法刻蚀，以扩大所述沟槽的尺寸；c）在扩大的沟槽的底部和侧壁上形成掺杂的硅外延层；以及d）在所述扩大的沟槽内填满STI氧化物，以形成浅沟槽隔离结构。本发明通过在沟槽内形成掺杂的硅外延层，可以抑制半导体衬底中的硼向STI氧化物中扩散，进而避免硼耗尽而导致的电阻增大、阈值电压和工作电流漂移等现象。

Description

一种浅沟槽隔离结构及其制作方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种浅沟槽隔离(STI)结构及其制作方法。
背景技术
浅沟槽隔离结构是半导体工艺中最常用的隔离结构之一。图1A-1D示出了采用传统工艺制作浅沟槽隔离结构过程中各步骤所获得的器件的剖视图。首先，如图1A所示，提供半导体衬底100，在半导体衬底100上依次形成氧化物层101和掩膜层102。在掩膜层102上形成具有图案的光刻胶层103，光刻胶层103中包含的图案用于形成浅沟槽隔离结构。如图1B所示，以光刻胶层103为掩膜依次对掩膜层102、氧化物层101和半导体衬底100进行刻蚀，以在半导体衬底100中形成沟槽104。如图1C所示，在沟槽104表面形成较薄的衬垫氧化物层105。如图1D所示，在沟槽104中填满STI氧化物106，以形成浅沟槽隔离结构。
在后续工艺中，还需要在半导体衬底100中掺杂B等杂质以形成阱等。B在后面的热退火等工艺中很容易向STI氧化物层中扩散，导致在半导体衬底100与STI氧化物106的界面处出现杂质耗尽现象。当施加电压时，则会出现电阻升高，阈值电压和工作电流漂移等的现象。
因此，目前急需一种浅沟槽隔离结构及其制作方法，以解决现有技术中存在的上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种浅沟槽隔离结构的制作方法，包括：a)提供半导体衬底，在所述半导体衬底中形成沟槽；b)进行湿法刻蚀，以扩大所述沟槽的尺寸；c)在扩大的沟槽的底部和侧壁上形成掺杂的硅外延层，其中，所述掺杂的硅外延层的表面轮廓为U型；以及d)在所述扩大的沟槽内填满STI氧化物，以形成浅沟槽隔离结构。
优选地，所述掺杂的硅外延层中的掺杂物包括锗、碳、锡、铅和氮中的至少一种。
优选地，所述掺杂物的剂量为1×1015-5×1015/cm2。
优选地，所述掺杂的硅外延层中还掺杂有硼。
优选地，所述c)步骤之后还包括退火工艺。
优选地，所述退火工艺的退火时间为30-160分钟，退火温度为900-1200摄氏度。
优选地，所述掺杂的硅外延层的厚度为4-40纳米。
优选地，所述c)步骤之后还包括在所述掺杂的硅外延层上形成衬垫氧化物层的步骤。
优选地，所述扩大的沟槽的截面形状为六边形。
优选地，所述湿法刻蚀的时间为1分钟～30分钟。
优选地，所述湿法刻蚀所使用的刻蚀剂为氢氟酸或四甲基氢氧化氨，所述刻蚀剂的浓度为1～5％。
优选地，所述半导体衬底为硅衬底。
本发明还提供一种浅沟槽隔离结构，所述浅沟槽隔离结构是采用如上所述的任一种方法制成的。
本发明通过在沟槽内形成掺杂的硅外延层，可以抑制半导体衬底中的硼向STI氧化物中扩散，进而避免硼耗尽而导致的电阻增大、阈值电压和工作电流漂移等现象。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1D示出了采用传统工艺制作浅沟槽隔离结构过程中各步骤所获得的器件的剖视图；
图2为根据本发明一个实施方式制作浅沟槽隔离结构的工艺流程图；
图3A-3F为根据本发明一个实施方式制作浅沟槽隔离结构过程中各步骤所获得的器件的剖视图；以及
图4A-4F为根据本发明另一个实施方式制作浅沟槽隔离结构过程中各步骤所获得的器件的剖视图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
图2示出了根据本发明一个实施方式制作半导体器件工艺流程图，图3A-3F示出了根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。下面将结合图2和图3A-3F来详细说明本发明的制作方法。
执行步骤201，提供半导体衬底，在该半导体衬底中形成沟槽。
如图3A所示，提供半导体衬底300。半导体衬底300可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)绝缘体上锗(GeOI)等。优选地，半导体衬底300可以为硅衬底。虽然在此描述了可以形成半导体衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。此外，半导体衬底300可以被划分有源区，和/或半导体衬底300中还可以形成有掺杂阱(未示出)等等。
在半导体衬底300中形成用于填充STI氧化物的沟槽的方法有多种，本文仅提供一种优选方式。
继续参照图3A，在半导体衬底300上形成氧化物层301。氧化物层301可以使利用热氧化生长法形成的，氧化物层301可以为厚度为20埃到50埃的氧化硅层。该层结构致密，因此可以在后续刻蚀工艺中作为保护层使用。在氧化物层301在形成掩膜层302，掩膜层302的材料可以氮化物或者是其它具有叠层结构的复合层。掩膜层302的厚度可以为800埃至2500埃。在掩膜层302上可以形成具有图案的光刻胶层303，该具有图案的光刻胶层303可以是通过旋涂工艺形成的光刻胶，然后经曝光、显影、清洗等工艺形成的。光刻胶层303所具有的图案用来形成用于形成浅沟槽隔离结构的沟道。此外，为了增强光刻胶层的光吸收率，可以再旋涂光刻胶之前形成底部抗反射层等。
如图3B所示，依次对掩膜层302、氧化物层301和半导体衬底300进行刻蚀，以半导体衬底300中形成沟槽304。各刻蚀步骤所选择的刻蚀气体可以根据被刻蚀的材料层进行选择。由于上述刻蚀工艺已经被本领域所熟知，因此本文不再详述。由于目前工艺的限制，通过上述方法形成沟槽304的截面形状为大体梯形。
执行步骤202，进行湿法刻蚀，以扩大沟槽的尺寸。
当半导体衬底300的材料为硅时，湿法刻蚀所选择的刻蚀剂可以为氢氟酸(HF)或四甲基氢氧化氨(TMAH)等的刻蚀剂。由于湿法刻蚀为各向同性刻蚀，因此，沟槽304的截面尺寸在水平方向和竖直方向上均有所扩大。在本发明的一个实施方式中，如图3C所示，仅仅去除较薄的半导体衬底300，所采用的方法是降低刻蚀速率或者减小刻蚀时间，以便使该湿法刻蚀步骤具有较大的工艺可供性。具体地，为了降低刻蚀速率，可以选择浓度较低的刻蚀剂来进行刻蚀；为了减小刻蚀时间，可以进行短时间的刻蚀。
执行步骤203，在扩大的沟槽的底部和侧壁上形成掺杂的硅外延层。
如图3D所示，在扩大的沟槽304的底部和侧壁上形成掺杂的硅外延层305。优选地，掺杂的硅外延层305的厚度可以为4-40纳米，以在抑制硼扩散的同时，避免给浅沟槽隔离结构带来其它影响。生长该掺杂的硅外延层305的方法有多种，作为示例，可以采用气相外延工艺。例如，可以向反应腔室中通入四氯化硅(SiCl4)、三氯氢硅(SiHCl3)、硅烷(SiH4)和二氯氢硅(SiH2Cl2)中的至少一种以及氢气(H2)，上述反应气体在反应室进行高温化学反应，所产生的硅原子在衬底硅表面上外延生长硅外延层。为了在硅外延层中进行掺杂，可以在上述外延生长过程中通入包含欲掺杂元素的气体。根据本发明一个实施方式，掺杂的硅外延层305中掺杂有锗、碳、锡、铅和氮中的至少一种。当上述杂质中的一种或多种掺杂到硅外延层中时，会使该掺杂的硅外延层形成较高的势垒以防止半导体衬底300中的硼向随后填充在沟槽304中的氧化物中扩散，进而可以抑制边界处的硼耗尽。作为示例，当欲向硅外延层中掺杂碳时，可以在外延生长过程中向反应腔室中通入甲烷(CH4)等。优选地，掺杂的硅外延层305中掺杂物的剂量可以为1×1015-5×1015/cm2。进一步优选地，掺杂的硅外延层305中还可以掺杂有硼。在硅外延层中掺杂少量的硼可以抑制硼向STI氧化物中扩散，进而进一步防止界面处的硼耗尽。
优选地，在形成掺杂的硅外延层305之后还包括退火工艺，以使掺杂的硅外延层305的表面平滑，进而降低漏电流。优选地，退火工艺的退火时间可以为30-160分钟，退火温度可以为900-1200摄氏度。
优选地，在形成掺杂的硅外延层305之后还包括在掺杂的硅外延层305上形成衬垫氧化物层(未示出)的步骤。该衬垫氧化物层可以是采用热氧化法或沉积法(例如化学气相沉积法、物理气相沉积法等)形成。衬垫氧化物层305的厚度可以为50-150埃。衬垫氧化物层可以改善半导体衬底300与随后填充的STI氧化物层的界面特性。
执行步骤204，在扩大的沟槽内填满STI氧化物，以形成浅沟槽隔离结构。
根据本发明一个实施方式，如图3E所示，可以在半导体衬底300上和沟槽304内形成STI氧化物层306；然后，如图3F所示，可以执行平坦化工艺(例如化学机械研磨)以去除沟槽304以外的STI氧化物层306，进而形成完整的浅沟槽隔离结构。作为示例，STI氧化物层306的材料可以为高深宽比氧化物(HARP)和高密度等离子体氧化物(HDP)中的至少一种。高深宽比氧化物材料层是采用O3和TEOS的次常压化学汽相沉积法并结合退火工艺而形成的，其中，通过控制O3和TEOS的比值以及退火工艺的条件可以获得没有硅损耗的无空隙填充性能的高深宽比氧化物。采用SiH4和O2的高密度等离子体化学气相淀积工艺，即在低压下以高密度混合气体的形式直接接触到反应腔中硅片的表面。由于HARP工艺和HDP工艺已经为本领域所熟知，因此本文不再对高密度等离子体氧化物材料层305的形成工艺进行详细描述。
图4A-4F示出了根据本发明另一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。图4A-4F示出的实施方式与图3A-3F示出的实施方式基本相同，均包括以下步骤：提供半导体衬底并在半导体衬底中形成沟槽(参见图4A-4B)；进行湿法刻蚀，以扩大沟槽的尺寸(参见图4C)；在扩大的沟槽的底部和侧壁上形成掺杂的硅外延层(参见图4D)；在扩大的沟槽内填满STI氧化物，以形成浅沟槽隔离结构(参见图4E-4F)。两者的不同之处在于：在湿法刻蚀以扩大沟槽的尺寸的步骤中，去除了较多的半导体衬底400，使刻蚀后的沟槽的截面形状为六边形。为了简洁，对于与上述实施方式(图3A-3F示出的实施方式)相同的步骤，将省略具体描述，本领域的技术人员参见图4A-4F并结合上面的描述能够理解相同的步骤的具体操作方式。因此，下文仅对不同的步骤进行详细描述。
虽然湿法刻蚀表现为各项同性，但是由于半导体衬底400中存在多个晶向，以硅衬底为例，存在100、111和110三个晶向，而沿不同晶向上刻蚀速率会存在略微的偏差，因此，采用较大的刻蚀速率或者长时间刻蚀之后会表现为扩大后的沟槽形状不同于沟槽的初始形状。当半导体衬底400为硅衬底时，采用较大的刻蚀速率或者长时间刻蚀之后，扩大的沟槽的形状大体呈六边形，如图4C所示。为了获得该形状的沟槽，优选地，湿法刻蚀的时间可以为1分钟～30分钟。优选地，湿法刻蚀所使用的刻蚀剂可以为氢氟酸或四甲基氢氧化氨，刻蚀剂的浓度可以为1～5％。与图3A-3F所示的实施方式相比，该实施方式采用湿法刻蚀去除较多的半导体衬底400，可以增大沟槽404内部的空间，因此在形成掺杂的硅外延层405时，可以获得较大的工艺窗口，使工艺的可控性增大。进一步，还能影响外延生长的掺杂的硅外延层405的表面轮廓(参见图4D)，该表面轮廓有利于后续工艺中STI氧化物的填充。
本发明还提供一种浅沟槽隔离结构，该浅沟槽隔离结构是采用如上所述的任一种方法制成的。
本发明通过在沟槽内形成掺杂的硅外延层，可以抑制半导体衬底中的硼向STI氧化物中扩散，进而避免硼耗尽而导致的电阻增大、阈值电压和工作电流漂移等现象。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种浅沟槽隔离结构的制作方法，包括：
a)提供半导体衬底，在所述半导体衬底中形成沟槽；
b)进行湿法刻蚀，以扩大所述沟槽的尺寸；
c)在扩大的沟槽的底部和侧壁上形成掺杂的硅外延层，其中，所述掺杂的硅外延层的表面轮廓为U型，之后进行退火工艺，以使掺杂的硅外延层的表面平滑，降低漏电流；以及
d)在所述扩大的沟槽内填满STI氧化物，以形成浅沟槽隔离结构。
2.如权利要求1所述的方法，其特征在于，所述掺杂的硅外延层中的掺杂物包括锗、碳、锡、铅和氮中的至少一种。
3.如权利要求2所述的方法，其特征在于，所述掺杂物的剂量为1×1015-5×1015/cm2。
4.如权利要求2所述的方法，其特征在于，所述掺杂的硅外延层中还掺杂有硼。
5.如权利要求1所述的方法，其特征在于，所述退火工艺的退火时间为30-160分钟，退火温度为900-1200摄氏度。
6.如权利要求1所述的方法，其特征在于，所述掺杂的硅外延层的厚度为4-40纳米。
7.如权利要求1所述的方法，其特征在于，所述c)步骤之后还包括在所述掺杂的硅外延层上形成衬垫氧化物层的步骤。
8.如权利要求1所述的方法，其特征在于，所述扩大的沟槽的截面形状为六边形。
9.如权利要求8所述的方法，其特征在于，所述湿法刻蚀的时间为1分钟～30分钟。
10.如权利要求8所述的方法，其特征在于，所述湿法刻蚀所使用的刻蚀剂为氢氟酸或四甲基氢氧化氨，所述刻蚀剂的浓度为1～5％。
11.如权利要求1所述的方法，其特征在于，所述半导体衬底为硅衬底。
12.一种浅沟槽隔离结构，其特征在于，所述浅沟槽隔离结构是采用如权利要求1-11中任一种方法制成的。
CN201210324178.2A 2012-09-04 2012-09-04 一种浅沟槽隔离结构及其制作方法 Active CN103681444B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210324178.2A CN103681444B (zh) 2012-09-04 2012-09-04 一种浅沟槽隔离结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210324178.2A CN103681444B (zh) 2012-09-04 2012-09-04 一种浅沟槽隔离结构及其制作方法

Publications (2)

Publication Number Publication Date
CN103681444A CN103681444A (zh) 2014-03-26
CN103681444B true CN103681444B (zh) 2017-05-10

Family

ID=50318593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210324178.2A Active CN103681444B (zh) 2012-09-04 2012-09-04 一种浅沟槽隔离结构及其制作方法

Country Status (1)

Country Link
CN (1) CN103681444B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952784B (zh) * 2014-03-31 2019-01-08 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构、其制作方法及半导体器件和图像传感器
CN105590859B (zh) * 2014-10-30 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107785422B (zh) * 2016-08-29 2021-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107993975B (zh) * 2017-11-27 2019-01-29 长江存储科技有限责任公司 半导体制造方法
CN108336014A (zh) * 2018-04-12 2018-07-27 德淮半导体有限公司 在半导体材料层中形成沟槽隔离结构的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214657A (zh) * 2010-04-07 2011-10-12 中国科学院微电子研究所 一种半导体器件、半导体器件的隔离结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571421B1 (ko) * 2004-12-23 2006-04-14 동부아남반도체 주식회사 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법
US20090096055A1 (en) * 2007-10-16 2009-04-16 Texas Instruments Incorporated Method to form cmos circuits with sub 50nm sti structures using selective epitaxial silicon post sti etch
US7892939B2 (en) * 2008-03-06 2011-02-22 Infineon Technologies Ag Threshold voltage consistency and effective width in same-substrate device groups

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214657A (zh) * 2010-04-07 2011-10-12 中国科学院微电子研究所 一种半导体器件、半导体器件的隔离结构及其制造方法

Also Published As

Publication number Publication date
CN103681444A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN103681444B (zh) 一种浅沟槽隔离结构及其制作方法
CN102479753B (zh) 高性能应变源极-漏极结构及其制造方法
KR100855977B1 (ko) 반도체 소자 및 그 제조방법
CN106340448B (zh) SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件
JP2009141307A (ja) 半導体装置の製造方法
CN104425375B (zh) 一种半导体器件的制造方法
CN105655284B (zh) 沟槽隔离结构的形成方法
CN106960795A (zh) Pmos晶体管的形成方法
CN103000499A (zh) 一种锗硅硼外延层生长方法
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
CN106816414B (zh) 鳍式场效应晶体管的形成方法
US9324803B2 (en) Superjunction power device and manufacturing method
CN109216439B (zh) 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法
CN103681333B (zh) 一种半导体器件的制造方法
CN109216256B (zh) 沟槽隔离结构及其制造方法
CN103151264A (zh) 一种半导体器件的制造方法
CN103426753B (zh) 源漏区的制备方法和mos器件
CN104979204B (zh) 鳍式场效应晶体管的形成方法
CN103633027A (zh) 一种形成源漏区双外延层的方法
CN103730408B (zh) 一种多晶硅通孔的制造方法
CN109216173B (zh) 半导体器件的栅极结构及其制造方法
CN114334653A (zh) 凹槽的形成方法以及在位形成凹槽和填充外延层的方法
JP2009016865A (ja) 半導体装置およびその製造方法
CN104979291A (zh) 一种半导体器件的制造方法
CN105448715B (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant