CN117096017A - 半导体结构及其制备方法 - Google Patents
半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN117096017A CN117096017A CN202311362664.8A CN202311362664A CN117096017A CN 117096017 A CN117096017 A CN 117096017A CN 202311362664 A CN202311362664 A CN 202311362664A CN 117096017 A CN117096017 A CN 117096017A
- Authority
- CN
- China
- Prior art keywords
- substrate
- ion implantation
- implantation region
- mask
- photomask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 238000005468 ion implantation Methods 0.000 claims abstract description 98
- 238000000034 method Methods 0.000 claims abstract description 55
- 241000047703 Nonion Species 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 18
- 150000002500 ions Chemical class 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 229910001439 antimony ion Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 description 31
- 238000004140 cleaning Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229940114081 cinnamate Drugs 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 238000010329 laser etching Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- WBYWAXJHAXSJNI-VOTSOKGWSA-M trans-cinnamate Chemical compound [O-]C(=O)\C=C\C1=CC=CC=C1 WBYWAXJHAXSJNI-VOTSOKGWSA-M 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- -1 polyethylene-oxy-ethyl Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 206010035148 Plague Diseases 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 241000607479 Yersinia pestis Species 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本申请涉及一种半导体结构及其制备方法。所述半导体结构的制备方法，包括以下步骤：提供衬底；于衬底的表面形成第一光罩；基于第一光罩于衬底内形成离子注入区；去除第一光罩，并于衬底的表面形成第二光罩；其中，第二光罩暴露出衬底的非离子注入区；基于第二光罩对衬底进行刻蚀，使得离子注入区的表面和非离子注入区的表面位于同一平面。上述半导体结构的制备方法改善了衬底表面不平整对后续工艺的影响，进而使得半导体器件的性能达到最佳化。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
在半导体的制备工艺中，离子注入工艺是一种半导体材料的掺杂技术，具有低温掺杂，掩蔽容易，精确的剂量控制，高均匀性的优势，用于多个工艺步骤例如源漏极掺杂，沟道掺杂，轻掺杂漏极掺杂等，使得制成的半导体器件具有速度快，功耗低，稳定性好，良品率高等特点。
然而，离子注入工艺制程中，由于大量离子束撞击晶圆表面，会造成离子注入区的晶圆表面凹陷，使得晶圆表面不平整。这一现象对于离子能量大，原子量比较重的离子尤为明显。如此，后续半导体工艺制程形成关键层结构时，凹陷处不仅会对层结构的质量产生困扰，更可能会对相关半导体器件的性能产生不利影响。
因此，如何保证离子注入后晶圆表面的平整是亟需解决的问题。
发明内容
基于此，有必要提供一种半导体结构及其制备方法，以有效保证离子注入后晶圆表面的平整，使得半导体器件的性能达到最佳化。
本申请实施例提供了一种半导体结构的制备方法，包括以下步骤：
提供衬底；
于衬底的表面形成第一光罩；
基于第一光罩于衬底内形成离子注入区；
去除第一光罩，并于衬底的表面形成第二光罩；其中，第二光罩暴露出衬底的非离子注入区；
基于第二光罩对衬底进行刻蚀，使得离子注入区的表面和非离子注入区的表面位于同一平面。
本申请实施例中，基于第一光罩于衬底内形成离子注入区后，将第一光罩去除，并于衬底的表面形成暴露出非离子注入区的第二光罩。如此，基于暴露出非离子注入区的第二光罩对衬底进行刻蚀，可以使得非离子注入区的表面与离子注入区的表面位于同一平面。因此，上述半导体结构的制备方法保证了离子注入后衬底表面的平整，改善了衬底表面不平整对后续工艺的影响，进而使得半导体器件的性能达到最佳化。
可选地，基于同一掩膜版形成第一光罩和第二光罩。如此，有利于简化半导体结构的制备工艺，进而提升生产效率。
可选地，第一光罩包括正光刻胶层，第二光罩包括负光刻胶层；或第一光罩包括负光刻胶层，第二光罩包括正光刻胶层。如此，第一光罩和第二光罩可以基于同一掩膜版形成，有利于简化半导体结构的制备工艺，进而提升生产效率。
可选地，离子包括重离子。
本申请实施例中，基于第一光罩于衬底内注入重离子，此时离子注入区表面产生的凹陷较大。这样基于暴露出非离子注入区的第二光罩对衬底进行刻蚀，并使得非离子注入区的表面与离子注入区的表面位于同一平面后，可以更明显改善衬底表面不平整对后续工艺的影响。
可选地，重离子包括：锑离子。
可选地，基于第一光罩于衬底内形成离子注入区之后，以及基于第二光罩对衬底进行刻蚀之前，离子注入区的表面与非离子注入区的表面具有高度差。
可选地，半导体结构的制备方法还包括：在去除第一光罩之后，且于衬底的表面形成第二光罩之前，检测高度差的数值，根据数值确定衬底的非离子注入区的刻蚀深度。
可选地，高度差包括：130埃~200埃。
基于同样的发明构思，本申请实施例还提供了一种半导体结构，包括：衬底。衬底包括离子注入区和非离子注入区，离子注入区的表面和非离子注入区的表面位于同一平面。
本申请实施例中，半导体结构采用如上结构，该半导体结构所能实现的技术效果与前述实施例中半导体结构的制备方法所能具有的技术效果相同，此处不再详述。
可选地，离子包括重离子。
如上所述，本申请实施例中，基于第一光罩于衬底内形成离子注入区后，将第一光罩去除，并于衬底的表面形成暴露出非离子注入区的第二光罩。本发明意想不到的技术效果是：基于暴露出非离子注入区的第二光罩对衬底进行刻蚀，可以使得非离子注入区的表面与离子注入区的表面位于同一平面。因此，上述半导体结构的制备方法保证了离子注入后衬底表面的平整，改善了衬底表面不平整对后续工艺的影响，进而使得半导体器件的性能达到最佳化。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例中提供的半导体结构的制备方法的流程图；
图2为本申请一实施例中提供的半导体结构的制备方法中提供衬底后所得结构的剖面结构示意图；
图3为本申请一实施例中提供的半导体结构的制备方法中形成第一光罩后所得结构的剖面结构示意图；
图4为本申请一实施例中提供的半导体结构的制备方法中形成离子注入区后所得结构的剖面结构示意图；
图5为本申请一实施例中提供的半导体结构的制备方法中形成第二光罩材料层后后所得结构的剖面结构示意图；
图6为本申请一实施例中提供的半导体结构的制备方法中形成第二光罩后所得结构的剖面结构示意图；
图7为本申请一实施例中提供的半导体结构的制备方法中形成离子注入区后所得结构的剖面结构的扫描电子显微镜图；
图8为本申请一实施例中提供的半导体结构的制备方法中S50所得结构的剖面结构示意图；
图9为本申请一实施例中提供的半导体结构的制备方法中去除第二光罩后所得结构的剖面结构示意图。
附图标记说明：
10-衬底；11-离子注入区；12-非离子注入区；21-第一光罩；22第二光罩；220-第二光罩材料层；D-高度差。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
在半导体的制备工艺中，离子注入工艺是一种半导体材料的掺杂技术，具有低温掺杂，掩蔽容易，精确的剂量控制，高均匀性的优势，用于多个工艺步骤例如源漏极掺杂，沟道掺杂，轻掺杂漏极掺杂等，使得制成的半导体器件具有速度快，功耗低，稳定性好，良品率高等特点。
然而，离子注入工艺制程中，由于大量离子束撞击晶圆表面，会造成离子注入区的晶圆表面凹陷，使得晶圆表面不平整。这一现象对于离子能量大，原子量比较重的离子（例如锑离子）尤为明显。如此，后续半导体工艺制程形成关键层结构时，凹陷处不仅会对层结构的产生困扰，更可能会对相关半导体器件的性能产生不利影响。
因此，如何保证离子注入后晶圆表面的平整是亟需解决的问题。
鉴于上述技术的不足，本申请的目的在于提供一种半导体结构及其制备方法，旨在有效保证离子注入后晶圆表面的平整，使得半导体器件的性能达到最佳化。
请参阅图1，本申请实施例提供了一种半导体结构的制备方法，包括以下步骤：
S10，提供衬底。
S20，于衬底的表面形成第一光罩；
S30，基于第一光罩于衬底内形成离子注入区；
S40，去除第一光罩，并于衬底的表面形成第二光罩；其中，第二光罩暴露出衬底的非离子注入区；
S50，基于第二光罩对衬底进行刻蚀，使得离子注入区的表面和非离子注入区的表面位于同一平面。
本申请实施例中，基于第一光罩于衬底内形成离子注入区后，将第一光罩去除，并于衬底的表面形成暴露出非离子注入区的第二光罩。如此，基于暴露出非离子注入区的第二光罩对衬底进行刻蚀，可以使得非离子注入区的表面与离子注入区的表面位于同一平面。因此，上述半导体结构的制备方法保证了离子注入后衬底表面的平整，改善了衬底表面不平整对后续工艺的影响，进而使得半导体器件的性能达到最佳化。
在步骤S10中，请参阅图1中的S10步骤和图2，提供衬底10。
在一些示例中，衬底10可以包括但不仅限于硅衬底。当然，在其他示例中，衬底10的材料也可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，衬底10还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底，或者是生长有介质层或外延层的衬底，譬如表面形成有氧化层的衬底，氧化层可以包括但不仅限于热氧化工艺而形成。本申请实施例对衬底10的材料不作限定。衬底10是为制作半导体器件提供机械支撑和电性能的半导体结构。
示例地，衬底10的厚度包括：1000埃~3000埃。例如：衬底10的厚度为1000埃、1500埃、2000埃、2500埃或3000埃等等。
在可选的实施例中，执行步骤S20之前，还可以包括对衬底10进行清洗的步骤，通过清洗，可以去除衬底10表面的杂质，避免对后续工艺造成影响，进而确保器件的性能。
具体地，可以采用清洗液对衬底10进行清洗，衬底10可以放入存放有清洗液的清洗槽中进行清洗；当然，也可以采用喷淋的方式对衬底10进行清洗。具体对衬底10进行清洗使用的清洗液及清洗流程为本领域技术人员知晓，此处不再累述。
需要说明的是，对衬底10进行清洗后，还包括对衬底10进行干燥的步骤，对衬底10进行干燥的方法为本领域技术人员熟知，此处不再累述。
在步骤S20中，请参阅图1中的S20步骤和图3，于衬底10的表面形成第一光罩21。
在一些示例中，步骤S20于衬底10的表面形成第一光罩21包括：于衬底10的表面形成第一光罩材料层（未示出）；于所述第一光罩材料层远离衬底10的一侧形成掩膜（未示出）；基于掩膜对第一光罩材料层进行图形化，以形成第一光罩21。
可选地，基于掩膜对第一光罩材料层进行图形化，以形成第一光罩21包括：采用曝光显影工艺基于掩膜对第一光罩材料层进行曝光显影，以形成第一光罩。
示例地，可以采用但不仅限于沉积工艺（譬如，物理气相沉积工艺、化学气相沉积工艺或原子沉积工艺等等）在衬底10的表面形成第一光罩材料层。
示例地，掩膜的材料包括但不仅限于氧化物、氮化物或氮氧化物。例如，掩膜的材料可以为氮化硅。
可选地，第一光罩包括光刻胶层。第一光罩的厚度包括：1500埃~2500埃。第一光罩的厚度为1500埃、1700埃、1900埃、2100埃、2300埃或2500埃等等。光刻胶是指通过紫外光、电子束、离子束及X射线等的照射或辐射，溶解度发生变化的耐蚀剂刻薄膜材料，光刻胶层的材料可以包括紫外光刻胶、深紫外光刻胶、X-射线胶、电子束胶及离子束胶等；例如，紫外光刻胶可以包括肉桂酸酯类光刻胶，肉桂酸酯类光刻胶可以包括聚乙烯醇肉桂酸酯光刻胶、聚乙烯氧乙基肉桂酸酯光刻胶及肉桂叉二酯光刻胶等，肉桂酸酯类光刻胶属线型高分子聚合物，在曝光下几乎不受氧气的影响，无须氮气保护，并且肉桂酸酯类光刻胶的分辨率为1μm，显影后能够在190℃的膜层下保持0.5h不变质，肉桂酸酯类光刻胶形成的图形清晰线条整齐，具有高灵敏度与分辨率、强抗腐蚀能力以及良好的黏附性与耐热性。
在一些示例中，图3中的箭头表示离子注入的方向。
在一些示例中，离子注入区11可以包括但不仅限于源区、漏区或阱区的至少一种。
示例地，离子注入工艺是指在真空中、低温下，将杂质离子加速，使获得很大动能的杂质离子可以直接进入半导体中。离子注入的深度与离子能量和质量及基体原子质量相关，能量越高，离子注入的深度越深，注入的离子一旦到达半导体结构的表面，离子本身就被中和并成为材料的整体部分，注入的离子能够与固体原子或者彼此之间，甚至与真空室内的残余气体化合生成常规合金或化合物。
可以理解，由于离子注入工艺会在半导体中产生一些晶格缺陷，因此在离子注入后可以采用快速热退火工艺来消除这些缺陷，修复晶格；另外，注入的离子能够通过退火步骤被活化，使大量的注入离子于晶态半导体晶格中具可替换性，热退火工艺可以采用高效能的灯具通过快速热处理制程(Rapid Thermal Process，简称RTP)来完成，通过将整个晶片体积加热至极高温度达一段短暂的时间来完成快速热处理，例如，上升速率包括每秒100摄氏度至每秒200摄氏度，且最初下降速率包括每秒50摄氏度至每秒100摄氏度，从而得到短暂的加热时间，能够避免通过半导体晶片的掺杂位置中的掺杂物的热诱导扩散而导致经掺杂的界面劣化。
在步骤S30中，请参阅图1中的S30步骤和图4，基于第一光罩21于衬底10内形成离子注入区11。
在一些示例中，离子包括重离子。
本申请实施例中，基于第一光罩21于衬底10内注入重离子，此时离子注入区11表面产生的凹陷较大。这样后续通过改善衬底10表面不平整，可以明显改善对后续工艺的影响，进而使得半导体器件的性能达到最佳化。
可选地，重离子包括：锑离子。
在步骤S40中，请参阅图1中的S40步骤、图5和图6，去除第一光罩21，并于衬底10的表面形成第二光罩22；其中，第二光罩22暴露出衬底10的非离子注入区12。
示例地，可以采用等离子刻蚀工艺刻蚀去除第一光罩21，等离子体刻蚀是指利用高频辉光放电反应，将反应气体激活成活性粒子，例如原子或游离基，这些活性粒子扩散到刻蚀的部位与被刻蚀材料进行反应，形成挥发性生成物而被去除，达到刻蚀的目的；再例如，可以采用激光刻蚀工艺刻蚀去除第一光罩21，激光刻蚀工艺是指利用高能量激光光束照射到被刻蚀件表面，使其融化或气化，形成一定深度的凹槽，从而实现对材料刻蚀的目的，采用激光刻蚀工艺可以提升产品的良率及稳定性，实现不同图形不同角度的一次性成型，且无耗材、无污染，成本低。
在一些示例中，于衬底10的表面形成第二光罩22包括：请参阅图5，于衬底10的表面形成第二光罩材料层220；请参阅图6，基于掩膜（未示出）对第二光罩材料层220进行图形化，以形成第二光罩22。
可选地，基于掩膜对第二光罩材料层220进行图形化，以形成第二光罩22包括：采用曝光显影工艺基于掩膜对第二光罩材料层220进行曝光显影，以形成第二光罩22。
示例地，可以采用但不仅限于沉积工艺（譬如，物理气相沉积工艺、化学气相沉积工艺或原子沉积工艺等等）在衬底10的表面形成第二光罩材料层220。
示例地，掩膜的材料包括但不仅限于氧化物、氮化物或氮氧化物。例如，掩膜的材料可以为氮化硅。
可选地，第二光罩包括光刻胶层。第二光罩的厚度包括：1500埃~2500埃。第二光罩的厚度为1500埃、1700埃、1900埃、2100埃、2300埃或2500埃等等。
在一些示例中，基于同一掩膜版形成第一光罩21和第二光罩22。如此，有利于简化半导体结构的制备工艺，进而提升生产效率。
在一些示例中，第一光罩21包括正光刻胶层，第二光罩22包括负光刻胶层；或第一光罩21包括负光刻胶层，第二光罩22包括正光刻胶层。如此，第一光罩21和第二光罩22可以基于同一掩膜版形成，有利于简化半导体结构的制备工艺，进而提升生产效率。
在一些示例中，基于第一光罩21于衬底10内形成离子注入区11之后，以及基于第二光罩22对衬底10进行刻蚀之前，离子注入区11的表面与非离子注入区12的表面具有高度差。
相应地，在一些示例中，半导体结构的制备方法还包括：在去除第一光罩21之后，且于衬底10的表面形成第二光罩22之前，检测高度差的数值，根据数值确定衬底10的非离子注入区12的刻蚀深度。
可选地，高度差包括：130埃~200埃。例如：高度差可以为130埃、140埃、150埃、160埃、170埃、180埃、190埃或200埃等等。
示例地，请参阅图7，可以采用扫描电子显微镜对衬底10的截面进行测试，以获得离子注入区11和非离子注入区12的高度差D的数值。
在步骤S50中，请参阅图1中的S50步骤、图8和图9，基于第二光罩22对衬底10进行刻蚀，使得离子注入区11的表面和非离子注入区12的表面位于同一平面。
在一些示例中，基于第二光罩22对衬底10进行刻蚀时，需要根据高度差D的数值，通过调节刻蚀速率等参数，控制衬底10的刻蚀深度，使得离子注入区11的表面和非离子注入区12的表面位于同一平面。
在一些示例中，刻蚀工艺可以采用干法刻蚀工艺或者湿法刻蚀工艺或者二者结合，例如可以采用等离子刻蚀工艺刻蚀衬底10，等离子体刻蚀指利用高频辉光放电反应，将反应气体激活成活性粒子，例如原子或游离基，这些活性粒子扩散到刻蚀的部位与被刻蚀材料进行反应，形成挥发性生成物而被去除，达到刻蚀的目的，刻蚀气体可以包括NF3、CF3、HF及CHF4中的一种或几种，从而提高刻蚀速率。例如，低压化学气相沉积法具有良好的阶梯覆盖性、组成成份及结构的控制性、采用低压化学气相沉积法可以提高沉积速率及输出量，降低制程成本，且低压化学气相沉积法不需要载气，从而能够减少颗粒污染源。
在一些示例中，在步骤S50之后，半导体的制备方法还包括：去除第二光罩22。
例如，可以采用等离子刻蚀工艺刻蚀去除第二光罩22，等离子体刻蚀是指利用高频辉光放电反应，将反应气体激活成活性粒子，例如原子或游离基，这些活性粒子扩散到刻蚀的部位与被刻蚀材料进行反应，形成挥发性生成物而被去除，达到刻蚀的目的；再例如，可以采用激光刻蚀工艺刻蚀去除第二光罩22，激光刻蚀工艺是指利用高能量激光光束照射到被刻蚀件表面，使其融化或气化，形成一定深度的凹槽，从而实现对材料刻蚀的目的，采用激光刻蚀工艺可以提升产品的良率及稳定性，实现不同图形不同角度的一次性成型，且无耗材、无污染，成本低。
基于同样的发明构思，请参阅图9，本申请实施例还提供了一种半导体结构，包括：衬底10。衬底10包括离子注入区11和非离子注入区12，离子注入区11的表面和非离子注入区12的表面位于同一平面。
本申请实施例中，半导体结构采用如上结构，该半导体结构所能实现的技术效果与前述实施例中半导体结构的制备方法所能具有的技术效果相同，此处不再详述。
可选地，离子包括重离子。
在一些示例中，衬底10可以包括但不仅限于硅衬底。当然，在其他示例中，衬底10的材料也可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，衬底10还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底，或者是生长有介质层或外延层的衬底，譬如表面形成有氧化层的衬底，氧化层可以包括但不仅限于热氧化工艺而形成。本申请实施例对衬底10的材料不作限定。衬底10是为制作半导体器件提供机械支撑和电性能的半导体结构。
示例地，衬底10的厚度包括：1000埃~3000埃。例如：衬底10的厚度为1000埃、1500埃、2000埃、2500埃或3000埃等等。
可选地，重离子包括：锑离子。
在一些示例中，离子注入区11可以包括但不仅限于源区、漏区或阱区的至少一种。
如上所述，本申请实施例中，基于第一光罩于衬底内形成离子注入区后，将第一光罩去除，并于衬底的表面形成暴露出非离子注入区的第二光罩。本发明意想不到的技术效果是：基于暴露出非离子注入区的第二光罩对衬底进行刻蚀，可以使得非离子注入区的表面与离子注入区的表面位于同一平面。因此，上述半导体结构的制备方法保证了离子注入后衬底表面的平整，改善了衬底表面不平整对后续工艺的影响，进而使得半导体器件的性能达到最佳化。
在本说明书的描述中，上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体结构的制备方法，其特征在于，包括以下步骤：
提供衬底；
于所述衬底的表面形成第一光罩；
基于所述第一光罩于所述衬底内形成离子注入区；
去除所述第一光罩，并于所述衬底的表面形成第二光罩；其中，所述第二光罩暴露出所述衬底的非离子注入区；
基于所述第二光罩对所述衬底进行刻蚀，使得所述离子注入区的表面和所述非离子注入区的表面位于同一平面。
2.如权利要求1所述的半导体结构的制备方法，其特征在于，基于同一掩膜版形成所述第一光罩和所述第二光罩。
3.如权利要求1所述的半导体结构的制备方法，其特征在于，所述第一光罩包括正光刻胶层，所述第二光罩包括负光刻胶层；或所述第一光罩包括负光刻胶层，所述第二光罩包括正光刻胶层。
4.如权利要求1所述的半导体结构的制备方法，其特征在于，所述离子包括重离子。
5.如权利要求4所述的半导体结构的制备方法，其特征在于，所述重离子包括：锑离子。
6.如权利要求1所述的半导体结构的制备方法，其特征在于，所述基于所述第一光罩于所述衬底内形成离子注入区之后，以及所述基于所述第二光罩对所述衬底进行刻蚀之前，所述离子注入区的表面与所述非离子注入区的表面具有高度差。
7.如权利要求6所述的半导体结构的制备方法，其特征在于，还包括：
在去除所述第一光罩之后，且于所述衬底的表面形成所述第二光罩之前，检测所述高度差的数值，根据所述数值确定所述衬底的非离子注入区的刻蚀深度。
8.如权利要求6所述的半导体结构的制备方法，其特征在于，所述高度差包括：130埃~200埃。
9.一种半导体结构，其特征在于，包括：衬底；所述衬底包括离子注入区和非离子注入区，所述离子注入区的表面和所述非离子注入区的表面位于同一平面。
10.如权利要求9所述的半导体结构，其特征在于，所述离子包括重离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311362664.8A CN117096017A (zh) | 2023-10-20 | 2023-10-20 | 半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311362664.8A CN117096017A (zh) | 2023-10-20 | 2023-10-20 | 半导体结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117096017A true CN117096017A (zh) | 2023-11-21 |
Family
ID=88783373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311362664.8A Pending CN117096017A (zh) | 2023-10-20 | 2023-10-20 | 半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117096017A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960005812A (ko) * | 1994-07-07 | 1996-02-23 | 김주용 | 절연막 평탄화 방법 |
| KR20060077759A (ko) * | 2004-12-30 | 2006-07-05 | 주식회사 하이닉스반도체 | 반도체 소자의 평탄화 방법 |
| CN101930910A (zh) * | 2009-06-18 | 2010-12-29 | 上海华虹Nec电子有限公司 | 修复离子注入后氧化推进形成的衬底高低差的方法 |
| CN102723270A (zh) * | 2012-06-07 | 2012-10-10 | 北京大学 | 一种使柔性材料层表面平坦化的方法 |
-
2023
- 2023-10-20 CN CN202311362664.8A patent/CN117096017A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960005812A (ko) * | 1994-07-07 | 1996-02-23 | 김주용 | 절연막 평탄화 방법 |
| KR20060077759A (ko) * | 2004-12-30 | 2006-07-05 | 주식회사 하이닉스반도체 | 반도체 소자의 평탄화 방법 |
| CN101930910A (zh) * | 2009-06-18 | 2010-12-29 | 上海华虹Nec电子有限公司 | 修复离子注入后氧化推进形成的衬底高低差的方法 |
| CN102723270A (zh) * | 2012-06-07 | 2012-10-10 | 北京大学 | 一种使柔性材料层表面平坦化的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8759223B2 (en) | Double patterning etching process | |
| US20080153306A1 (en) | Dry photoresist stripping process and apparatus | |
| US20050227463A1 (en) | Doping method and manufacturing method for a semiconductor device | |
| KR20140012727A (ko) | 컨포멀한 도핑을 위한 방법들 및 장치 | |
| US7682983B2 (en) | Manufacturing method of electronic device with resist ashing | |
| TWI423323B (zh) | 光阻剝離室及蝕刻基材上光阻之方法 | |
| KR101052707B1 (ko) | 기판으로부터 포토레지스트를 제거하는 방법 | |
| CN101651099B (zh) | 去除光刻胶层的方法 | |
| US9947768B2 (en) | Method for forming spacers for a transistor gate | |
| US6777299B1 (en) | Method for removal of a spacer | |
| KR20120096090A (ko) | 플라즈마 쉬스 변조를 이용한 워크 피스의 패터닝 | |
| JP2013541178A (ja) | 基板の表面から汚染物質および自然酸化物を除去する方法 | |
| US5543336A (en) | Removing damage caused by plasma etching and high energy implantation using hydrogen | |
| TW201517122A (zh) | 將用於離子植入製程之硬光罩層圖案化的方法 | |
| US20010027023A1 (en) | Organic substance removing methods, methods of producing semiconductor device, and organic substance removing apparatuses | |
| US20040214448A1 (en) | Method of ashing a photoresist | |
| US6555451B1 (en) | Method for making shallow diffusion junctions in semiconductors using elemental doping | |
| US8163654B2 (en) | Method for fabricating fine pattern in semiconductor device | |
| CN102073227A (zh) | 光刻胶的去除方法 | |
| CN117613086A (zh) | 一种基于半球型绝缘层改进hci的ldmos及制备方法 | |
| JP2005322893A (ja) | 不純物添加方法及び半導体装置の製造方法 | |
| CN117096017A (zh) | 半导体结构及其制备方法 | |
| JP5642427B2 (ja) | プラズマ処理方法 | |
| US20030066542A1 (en) | Process for removing dopant ions from a substrate | |
| JPH04208528A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |