CN103151295B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN103151295B
CN103151295B CN201110404392.4A CN201110404392A CN103151295B CN 103151295 B CN103151295 B CN 103151295B CN 201110404392 A CN201110404392 A CN 201110404392A CN 103151295 B CN103151295 B CN 103151295B
Authority
CN
China
Prior art keywords
isolated material
nitrogen element
groove
semiconductor substrate
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110404392.4A
Other languages
English (en)
Other versions
CN103151295A (zh
Inventor
李超伟
韩秋华
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110404392.4A priority Critical patent/CN103151295B/zh
Publication of CN103151295A publication Critical patent/CN103151295A/zh
Application granted granted Critical
Publication of CN103151295B publication Critical patent/CN103151295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Element Separation (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有沟槽；沉积第一隔离材料于所述半导体衬底上，以部分填充所述沟槽；注入氮元素于所述第一隔离材料中；执行一退火过程；沉积第二隔离材料于所述掺杂氮元素的第一隔离材料上，以完全填充所述沟槽；研磨去除所述沟槽外的所述第二隔离材料和所述掺杂氮元素的第一隔离材料。根据本发明，通过分两步填充隔离材料并在第一步填充的隔离材料中注入氮元素，可以提高所形成的浅沟槽隔离结构的电学性能。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种形成浅沟槽隔离的方法。
背景技术
在半导体制造工艺中，所形成的浅沟槽隔离（STI）的性能对于最后形成的半导体器件的电学性能而言至关重要。形成浅沟槽隔离时在所述沟槽中填充的材料通常采用HARP（一种氧化物），由于具有高k值（即高介电常数）的材料可以提高浅沟槽隔离的电学性能，因而通过提高HARP的k值能够改善浅沟槽隔离的电学性能。
因此，需要提出一种方法，通过提高HARP的k值来改善浅沟槽隔离的电学性能，从而可以不用将HARP替换为其它具有高k值的材料。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有沟槽；沉积第一隔离材料于所述半导体衬底上，以部分填充所述沟槽；注入氮元素于所述第一隔离材料中；执行一退火过程；沉积第二隔离材料于所述掺杂氮元素的第一隔离材料上，以完全填充所述沟槽。
进一步，在沉积所述第二隔离材料之后，还包括执行一化学机械研磨工序以去除所述沟槽外的所述第二隔离材料和所述掺杂氮元素的第一隔离材料的步骤。
进一步，所述第一隔离材料为氧化物。
进一步，所述第一隔离材料为HARP。
进一步，形成于所述沟槽底部的所述第一隔离材料的厚度为1400-1600埃。
进一步，形成于所述沟槽底部的所述第一隔离材料的厚度为1500埃。
进一步，采用离子注入工艺注入氮元素于所述第一隔离材料中。
进一步，所述氮元素的注入剂量为1012-1016离子/平方厘米。
进一步，所述第二隔离材料与所述第一隔离材料相同。
进一步，在沉积所述第一隔离材料之前，还包括在所述沟槽中沉积一衬里层的步骤。
根据本发明，通过分两步填充隔离材料并在第一步填充的隔离材料中注入氮元素，可以提高所形成的浅沟槽隔离结构的电学性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1E为本发明提出的形成浅沟槽隔离的方法的各步骤的示意性剖面图；
图2为本发明提出的形成浅沟槽隔离的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成浅沟槽隔离的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图1A-图1E和图2来描述本发明提出的形成浅沟槽隔离的方法的详细步骤。
参照图1A-图1E，其中示出了本发明提出的形成浅沟槽隔离的方法的各步骤的示意性剖面图。
首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。
在所述半导体衬底100中形成有用于填充隔离材料的沟槽101。形成所述沟槽101的步骤包括：首先在所述半导体衬底100上形成一薄层氧化物102，接着在所述薄层氧化物102上形成氮化硅层103，所述薄层氧化物102作为缓冲层可以释放所述氮化硅层103和所述半导体衬底100之间的应力；在对所述氮化硅层103进行退火之后，利用所述氮化硅层103作为掩膜进行隔离区光刻，蚀刻出用于填充隔离材料的所述沟槽101；最后，在所述氮化硅层103上以及所述沟槽101的侧壁和底部再形成一薄层氧化物102构成的衬里层。
接着，如图1B所示，沉积一隔离材料104于所述半导体衬底100上，以部分填充所述沟槽101。所述隔离材料104通常为氧化物，本实施例中，所述隔离材料104为HARP（一种氧化物）。其中，在所述沟槽101的底部形成的所述隔离材料104的厚度为1400-1600埃，优选1500埃。
接着，如图1C所示，采用离子注入工艺在所述隔离材料104中注入氮元素105。所述氮元素105的注入剂量为1012-1016离子/平方厘米。
接着，如图1D所示，执行一退火过程，以使所述隔离材料104致密化。所述退火的温度可以为800-1050℃。然后，在所形成的掺杂氮的隔离材料104’上再次沉积一隔离材料104，即两次沉积的隔离材料是相同的，以完全填充所述沟槽101。在其它实施例中，两次沉积的隔离材料也可以是不同的。
接着，如图1E所示，采用化学机械研磨工艺（CMP）研磨所述隔离材料104以及所述掺杂氮的隔离材料104’，以露出所述氮化硅层103，然后采用蚀刻工艺去除所述氮化硅层103，从而在所述半导体衬底100上形成浅沟槽隔离结构106。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤。接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。根据本发明，通过分两步填充隔离材料并在第一步填充的隔离材料中注入氮元素，可以提高所形成的浅沟槽隔离结构的电学性能。
参照图2，其中示出了本发明提出的形成浅沟槽隔离的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤201中，提供半导体衬底，在所述半导体衬底上形成有沟槽；
在步骤202中，沉积第一隔离材料于所述半导体衬底上，以部分填充所述沟槽；
在步骤203中，注入氮元素于所述第一隔离材料中；
在步骤204中，执行一退火过程；
在步骤205中，沉积第二隔离材料于所述掺杂氮元素的第一隔离材料上，以完全填充所述沟槽；
在步骤206中，研磨去除所述沟槽外的所述第二隔离材料和所述掺杂氮元素的第一隔离材料。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有沟槽；
在所述沟槽中沉积一衬里层；
沉积第一隔离材料于所述半导体衬底上，以部分填充所述沟槽，形成于所述沟槽底部的所述第一隔离材料的厚度为1400埃-1600埃；
注入氮元素于所述第一隔离材料中；
执行一退火过程；
沉积第二隔离材料于掺杂氮元素的第一隔离材料上，以完全填充所述沟槽。
2.根据权利要求1所述的方法，其特征在于，在沉积所述第二隔离材料之后，还包括执行一化学机械研磨工序以去除所述沟槽外的所述第二隔离材料和所述掺杂氮元素的第一隔离材料的步骤。
3.根据权利要求1所述的方法，其特征在于，所述第一隔离材料为氧化物。
4.根据权利要求3所述的方法，其特征在于，所述第一隔离材料为HARP。
5.根据权利要求1所述的方法，其特征在于，形成于所述沟槽底部的所述第一隔离材料的厚度为1500埃。
6.根据权利要求1所述的方法，其特征在于，采用离子注入工艺注入氮元素于所述第一隔离材料中。
7.根据权利要求1或6所述的方法，其特征在于，所述氮元素的注入剂量为1012-1016离子/平方厘米。
8.根据权利要求1所述的方法，其特征在于，所述第二隔离材料与所述第一隔离材料相同。
CN201110404392.4A 2011-12-07 2011-12-07 一种半导体器件的制造方法 Active CN103151295B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110404392.4A CN103151295B (zh) 2011-12-07 2011-12-07 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110404392.4A CN103151295B (zh) 2011-12-07 2011-12-07 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN103151295A CN103151295A (zh) 2013-06-12
CN103151295B true CN103151295B (zh) 2016-02-03

Family

ID=48549279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110404392.4A Active CN103151295B (zh) 2011-12-07 2011-12-07 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN103151295B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985735A (en) * 1995-09-29 1999-11-16 Intel Corporation Trench isolation process using nitrogen preconditioning to reduce crystal defects
CN1613141A (zh) * 2001-11-20 2005-05-04 国际商业机器公司 用于限制在浅沟槽隔离工艺之后形成凹坑的方法
CN1665016A (zh) * 2004-03-04 2005-09-07 富士通株式会社 具有浅沟槽隔离的半导体器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10311312B4 (de) * 2003-03-14 2007-08-16 Infineon Technologies Ag Isolatorstruktur und Verfahren zur Erzeugung von Isolatorstrukturen in einem Halbleitersubstrat
TW594914B (en) * 2003-04-11 2004-06-21 Macronix Int Co Ltd Fabrication method for shallow trench isolation region
US8043884B1 (en) * 2010-05-24 2011-10-25 Nanya Technology Corporation Methods of seamless gap filling

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985735A (en) * 1995-09-29 1999-11-16 Intel Corporation Trench isolation process using nitrogen preconditioning to reduce crystal defects
CN1613141A (zh) * 2001-11-20 2005-05-04 国际商业机器公司 用于限制在浅沟槽隔离工艺之后形成凹坑的方法
CN1665016A (zh) * 2004-03-04 2005-09-07 富士通株式会社 具有浅沟槽隔离的半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103151295A (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
US7544548B2 (en) Trench liner for DSO integration
CN101894741B (zh) 混合半导体基片的制造方法
CN104681487A (zh) 用于嵌入hk-mg工艺中的分裂栅极存储器的cmp制造方案
CN104576501B (zh) 一种半导体器件及其制造方法
CN202758852U (zh) 一种半导体器件
CN105428241A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN103000534A (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
US9431286B1 (en) Deep trench with self-aligned sinker
CN108807502A (zh) 一种nldmos器件和ldmos功率器件的制造方法
CN102790005B (zh) 一种选择性刻蚀制备全隔离混合晶向soi的方法
CN103065965B (zh) 一种半导体器件的制造方法
CN103151295B (zh) 一种半导体器件的制造方法
CN107799470A (zh) 一种半导体器件及其制造方法、电子装置
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置
CN103928386A (zh) 一种浅沟槽隔离结构的制造方法
CN109216439B (zh) 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法
CN102956456B (zh) 一种半导体器件的制造方法
CN104425350A (zh) 一种半导体器件及其制造方法
CN105990115A (zh) 一种半导体器件及其制造方法、电子装置
US20130307078A1 (en) Silicon on insulator complementary metal oxide semiconductor with an isolation formed at low temperature
CN103681263A (zh) 一种用于减小接触插塞和栅极结构之间的寄生电容的方法
CN104752307B (zh) 一种浅沟槽隔离结构及其制造方法
CN102194684B (zh) 栅极介质层制造方法
CN103165508B (zh) 一种半导体器件的制造方法
CN104425347A (zh) 浅沟槽隔离的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant