CN106684146A - 一种栅自对准型碳化硅mosfet及其制备方法 - Google Patents
一种栅自对准型碳化硅mosfet及其制备方法 Download PDFInfo
- Publication number
- CN106684146A CN106684146A CN201510767499.3A CN201510767499A CN106684146A CN 106684146 A CN106684146 A CN 106684146A CN 201510767499 A CN201510767499 A CN 201510767499A CN 106684146 A CN106684146 A CN 106684146A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon carbide
- sio
- self
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 196
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 126
- 238000002360 preparation method Methods 0.000 title claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000002243 precursor Substances 0.000 claims abstract description 19
- 150000002500 ions Chemical class 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims abstract description 11
- 239000007924 injection Substances 0.000 claims abstract description 4
- 238000002347 injection Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 131
- 239000000758 substrate Substances 0.000 claims description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052681 coesite Inorganic materials 0.000 claims description 31
- 229910052906 cristobalite Inorganic materials 0.000 claims description 31
- 239000000377 silicon dioxide Substances 0.000 claims description 31
- 229910052682 stishovite Inorganic materials 0.000 claims description 31
- 229910052905 tridymite Inorganic materials 0.000 claims description 31
- 229910045601 alloy Inorganic materials 0.000 claims description 27
- 239000000956 alloy Substances 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 15
- 238000004140 cleaning Methods 0.000 claims description 14
- 230000008719 thickening Effects 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910003978 SiClx Inorganic materials 0.000 claims description 5
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical compound [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- -1 nitrogen ion Chemical class 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 238000006701 autoxidation reaction Methods 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- XCWPUUGSGHNIDZ-UHFFFAOYSA-N Oxypertine Chemical compound C1=2C=C(OC)C(OC)=CC=2NC(C)=C1CCN(CC1)CCN1C1=CC=CC=C1 XCWPUUGSGHNIDZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 235000012431 wafers Nutrition 0.000 description 14
- 239000000243 solution Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000010148 water-pollination Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种栅自对准型碳化硅MOSFET及其制备方法。该方法以多晶碳化硅作为碳化硅MOSFET的自对准栅电极前体来制备栅自对准型碳化硅MOSFET，制备过程中利用多晶碳化硅替代多晶硅作为栅自对准离子注入掩膜，可以使碳化硅MOSFET的制备完全执行硅MISFET制造过程中所执行的栅自对准工艺，由此解决了现有沟道自对准工艺的金属污染和低对准精度的问题。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种栅自对准型碳化硅MOSFET及其制备方法。
背景技术
SiC材料作为第三代半导体材料的代表，具有宽带隙、高饱和漂移速度、高热导率、高临界击穿电场等突出优点，特别适合制作大功率、高压、高温、抗辐照电子器件。相对于其它宽禁带半导体，SiC是唯一一种能通过热氧化方法在其表面生长SiO2层的半导体材料，这意味着SiC材料是制作大功率金属-氧化层半导体场效应晶体管(即，MOSFET)以及绝缘栅双极型晶体管(即，IGBT)等SiO2/SiC金属氧化物半导体器件的理想材料。经过这些年的发展，Cree、Rohm、ST等公司也陆续推出了不同电压等级的MOSFET大功率器件。
碳化硅MOSFET具有导通电阻低、开关速度快、温度可靠性高等优势，有望成为下一代高压功率开关器件。与碳化硅二极管组成的全碳化硅模块具有高频、低开关损耗、高功率密度等独特的优势。
为了提高SiC MOSFET的电流控制能力，器件的沟道长度越短越好，考虑到光刻过程中环境以及人为的影响，长为0.5m以下的沟道均采用沟道自对准工艺。现有的沟道自对准工艺在做N+源区离子注入前，利用金属掩膜以阻挡N+注入，高温离子注入过程中使用金属阻挡层，会对器件表面和离子注入机产生污染。其次，由于SiC材料离子注入后的激活退火温度达到1600℃以上，而硅的熔点为1400℃左右，因此，在完成离子注入后需要移除多晶硅掩膜进行激活退火。不但增加了工艺步骤，而且降低了栅自对准的精度。因此，难以频繁地使用基于硅MISFET的制造工艺中所执行的栅自对准工艺。图1至图4示出了现有技术中SiCVDMOSFET器件沟道自对准法的主要工艺步骤。
因此，目前急需研究开发一种栅自对准型碳化硅MOSFET及其制备方法。
发明内容
本发明所要解决的技术问题是针对上述现有技术的不足，提供一种栅自对准型碳化硅MOSFET，其以多晶碳化硅作为SiC MOSFET制造的自对准栅电极前体制得，解决了现有沟道自对准工艺的金属污染和低对准精度的问题。利用多晶碳化硅替代多晶硅作为栅自对准离子注入掩膜，可以使SiC MOSFET的制备完全执行硅MISFET制造过程中所执行的栅自对准工艺。
为此，本发明一方面提供了一种栅自对准型碳化硅MOSFET，其采用多晶碳化硅作为自对准栅电极前体制得。
在本发明的一些实施例中，所述碳化硅MOSFET包括：
SiC N+衬底，其为高掺杂的N型碳化硅衬底层；
N漂移区，其位于所述SiC N+衬底的上表面；
栅氧化层，其为SiO2层，其位于N漂移区上表面中部；
多晶碳化硅栅电极，其位于所述栅氧化层上表面；
P阱，其位于所述N漂移区的上方两侧；
N+源区，其位于所述P阱外侧上方；
P+接触区，其位于所述N+源区中间；
源极欧姆合金接触，其位于所述P+接触区上表面以及位于P+接触区两侧的部分N+源区上表面；
SiO2介质层，其位于N+源区未被源极欧姆合金接触覆盖的上表面以及多晶碳化硅栅电极表面；
源极金属加厚层，其位于源极欧姆合金接触上表面以及SiO2介质层上表面；
漏极欧姆合金接触，其位于所述SiC N+衬底的下表面；以及
漏极金属加厚层，其位于漏极欧姆合金接触的下表面。
本发明另一方面提供了一种栅自对准型碳化硅MOSFET的制备方法，其采用多晶碳化硅作为自对准栅电极前体来制备栅自对准型碳化硅MOSFET。
根据本发明，所述栅自对准型碳化硅MOSFET的制备方法包括：
步骤A，清洗碳化硅外延片，腐蚀并除去该碳化硅外延片外表面的自然氧化层，得到去除了自然氧化层的碳化硅外延片；
步骤B，在去除了自然氧化层的碳化硅外延片的N-外延层上表面沉积多晶硅，形成多晶硅层，并采用光刻胶掩膜作为保护，刻蚀该多晶硅层，形成位于N-外延层上表面中部的多晶硅掩膜，然后去除光刻胶掩膜；
步骤C，向上表面含有多晶硅掩膜的N-外延层注入铝离子，形成位于N-外延层上方两侧的P阱，然后去除多晶硅掩膜；
步骤D，通过栅氧工艺在去除了多晶硅掩膜的N-外延层上表面生长SiO2层，并在SiO2层上表面沉积多晶碳化硅形成多晶碳化硅层；
步骤E，采用光刻胶掩膜作为保护，刻蚀多晶碳化硅层和SiO2层，形成N+源区离子注入窗口、多晶碳化硅自对准栅电极前体和刻蚀后的SiO2层，然后去除光刻胶掩膜；
步骤F，以多晶碳化硅自对准栅电极前体作为多晶碳化硅掩膜，向该多晶碳化硅掩膜以及N+源区离子注入窗口注入氮离子，形成多晶碳化硅栅电极，并在P阱外侧上方形成N+源区；
步骤G，在多晶碳化硅栅电极和N+源区上沉积SiO2形成SiO2介质层；
步骤H，采用光刻胶掩膜作为保护，刻蚀SiO2介质层形成P+离子注入窗口，去除光刻胶掩膜，并通过P+离子注入窗口注入铝离子形成P+接触区；
步骤I，以光刻胶掩膜作为保护刻蚀P+接触区上方两侧的SiO2介质层形成源极金属接触窗口，去除光刻胶掩膜，通过欧姆合金退火分别在源极金属接触窗口上表面以及SiC N+衬底的下表面形成源极欧姆合金接触和漏极欧姆合金接触；
步骤J，在源极欧姆合金接触上表面、SiO2介质层上表面和位于N+衬底的下表面的漏极欧姆合金接触下表面进行金属加厚处理，分别形成源极金属加厚层和漏极金属加厚层，制得栅自对准型碳化硅MOSFET。
在本发明的一些实施例中，所述多晶碳化硅层的厚度为优选所述多晶碳化硅层的厚度为
在本发明的另一些实施例中，所述源极金属接触窗口的宽度为5-8μm。
本发明中，优选所述SiO2层的厚度为40-100nm。
在本发明的一些实施例中，所述SiO2介质层的厚度>
在本发明的另一些实施例中，所述多晶硅层的厚度>2μm。
本发明中，所述沉积的方法为化学气相沉积法(CVD)。
附图说明
下面结合附图来对本发明作进一步详细说明。
图1-4示出了现有技术中SiC VDMOSFET器件沟道自对准法的主要工艺步骤。
图5-14示出了本发明的栅自对准型碳化硅MOSFET的制备方法的一些实施方式的主要工艺步骤。
图5为栅自对准型碳化硅MOSFET的制备过程中去除了自然氧化层的碳化硅外延片的剖面图。
图6为栅自对准型碳化硅MOSFET的制备过程中栅自对准型碳化硅MOSFET的第一中间体的剖面图。
图7为栅自对准型碳化硅MOSFET的制备过程中栅自对准型碳化硅MOSFET的第二中间体的制备步骤示意图。
图8为栅自对准型碳化硅MOSFET的制备过程中栅自对准型碳化硅MOSFET的第三中间体的剖面图。
图9为栅自对准型碳化硅MOSFET的制备过程中栅自对准型碳化硅MOSFET的第四中间体的剖面图。
图10为栅自对准型碳化硅MOSFET的制备过程中栅自对准型碳化硅MOSFET的第五中间体的制备步骤示意图。
图11为栅自对准型碳化硅MOSFET的制备过程中栅自对准型碳化硅MOSFET的第六中间体的剖面图。
图12为栅自对准型碳化硅MOSFET的制备过程中栅自对准型碳化硅MOSFET的第七中间体的制备步骤示意图。
图13为栅自对准型碳化硅MOSFET的制备过程中栅自对准型碳化硅MOSFET的第八中间体的剖面图。
图14为栅自对准型碳化硅MOSFET的剖面图。
具体实施方式
为使本发明更加容易理解，下面将结合实施例和附图来详细说明本发明，这些实施例仅起说明性作用，并不局限于本发明的应用范围。
如前所述，在SiC MOSFET的制备过程中不能执行MISFET器件中的多晶硅栅自对准工艺，因此在退火前需要移除多晶硅，从而增加了套刻次数降低了自对准精度。本发明的发明人研究发现，以多晶碳化硅作为SiC MOSFET制造的自对准栅电极前体来制备栅自对准型碳化硅MOSFET，制备过程中利用多晶碳化硅替代多晶硅作为栅自对准离子注入掩膜，可以使SiC MOSFET的制备完全执行硅MISFET制造过程中所执行的栅自对准工艺，由此可以解决现有沟道自对准工艺的金属污染和低对准精度的问题。
图5-14示出了本发明所涉及的栅自对准型碳化硅MOSFET的制备方法的一个或多个具体实施方式的主要工艺步骤。从图5-14可以看出，本发明所涉及的栅自对准型碳化硅MOSFET制备方法是采用多晶碳化硅作为自对准栅电极前体来制备栅自对准型碳化硅MOSFET，主要包括以下步骤：
(1)清洗碳化硅外延片，并用HF腐蚀并除去该碳化硅外延片外表面的自然氧化层，得到去除了自然氧化层的碳化硅外延片1000，其结构如图5所示。
从图5可以看出，所述去除了自然氧化层的碳化硅外延片1000包括：
SiC N+衬底1，其为高掺杂的N型碳化硅衬底层；以及
N-外延层21，其位于所述SiC N+衬底的上表面。
(2)在去除了自然氧化层的碳化硅外延片1000的N-外延层21上表面通过CVD沉积多晶硅，形成厚度>2μm的多晶硅层，并采用光刻胶掩膜作为保护，刻蚀该多晶硅层，形成位于N-外延层上表面中部的多晶硅掩膜(即P阱离子注入掩膜或阻挡层)22，然后去除光刻胶掩膜，制得栅自对准型碳化硅MOSFET的第一中间体1001，其结构如图6所示。
从图6可以看出，所述栅自对准型碳化硅MOSFET的第一中间体1001包括：
SiC N+衬底1，其为高掺杂的N型碳化硅衬底层；
N-外延层21，其位于所述SiC N+衬底的上表面；以及
多晶硅掩膜22，其位于N-外延层21的上表面中部。
(3)如图7所示，向栅自对准型碳化硅MOSFET的第一中间体1001的上表面含有多晶硅掩膜22的N-外延层21注入铝离子101，形成位于所述N-外延层21上方两侧的P阱3，然后去除多晶硅掩膜22，制得栅自对准型碳化硅MOSFET的第二中间体(其结构未示出)。
(4)通过栅氧工艺在栅自对准型碳化硅MOSFET的第二中间体的去除了多晶硅掩膜的N-外延层21上表面生长SiO2层23，并在SiO2层23上表面通过CVD沉积多晶碳化硅形成多晶碳化硅层24，制得栅自对准型碳化硅MOSFET的第三中间体1003，其结构如图8所示。
从图8可以看出，所述栅自对准型碳化硅MOSFET的第三中间体1003包括：
SiC N+衬底1，其为高掺杂的N型碳化硅衬底层；
N-外延层21，其位于所述SiC N+衬底1的上表面；
P阱3，其位于所述N-外延层21的上方两侧；
SiO2层23，其位于N-外延层21的上表面，厚度约为40-100nm；以及
多晶碳化硅层24，其位于所述SiO2层23的上表面，厚度为优选厚度为
(5)采用光刻胶掩膜作为保护(图中未示出)，刻蚀栅自对准型碳化硅MOSFET的第三中间体1003上的多晶碳化硅层24和SiO2层23，形成N+源区离子注入窗口25，以及多晶碳化硅自对准栅电极前体34和刻蚀后的SiO2层33，然后去除光刻胶掩膜，制得栅自对准型碳化硅MOSFET的第四中间体1004，其结构如图9所示。
从图9可以看出，所述栅自对准型碳化硅MOSFET的第四中间体1004包括：
SiC N+衬底1，其为高掺杂的N型碳化硅衬底层；
N-外延层21，其位于所述SiC N+衬底1的上表面；
P阱3，其位于所述N-外延层21的上方两侧；
刻蚀后的SiO2层33，其位于N-外延层21上表面中部；
多晶碳化硅自对准栅电极前体34(即刻蚀后的多晶碳化硅层)，其位于所述刻蚀后的SiO2层33的上表面；以及
N+源区离子注入窗口25，其位于多晶碳化硅自对准栅电极前体34(即刻蚀后的多晶碳化硅层)和刻蚀后的SiO2层33两侧的P阱3的上表面。
(6)如图10所示，以多晶碳化硅自对准栅电极前体34作为多晶碳化硅掩膜，向该多晶碳化硅掩膜以及N+源区离子注入窗口25注入氮离子102，形成SiO2层4和多晶碳化硅栅电极5，并在P阱3外侧上方形成N+源区6，制得栅自对准型碳化硅MOSFET的第五中间体1005。
从图10可以看出，所述栅自对准型碳化硅MOSFET的第五中间体1005包括：
SiC N+衬底1，其为高掺杂的N型碳化硅衬底层；
N-外延层21，其位于所述SiC N+衬底1的上表面；
P阱3，其位于所述N-外延层21的上方两侧；
N+源区6，其位于所述P阱3外侧上方；
栅氧化层4，其为刻蚀后的SiO2层，位于N-外延层上表面中部；以及
多晶碳化硅栅电极5，其由多晶碳化硅掩膜注入氮离子后形成，位于所述栅氧化层4上表面。
多晶碳化硅栅电极5以及栅氧化层4共同构成栅极。
(7)通过CVD在多晶碳化硅栅电极5和N+源区上沉积SiO2形成SiO2介质层7，制得栅自对准型碳化硅MOSFET的第六中间体1006。
从图11可以看出，所述栅自对准型碳化硅MOSFET的第六中间体1006包括：
SiC N+衬底1，其为高掺杂的N型碳化硅衬底层；
N-外延层21，其位于所述SiC N+衬底1的上表面；
P阱3，其位于所述N-外延层21的上方两侧；
N+源区6，其位于所述P阱3外侧上方；
栅氧化层4，其为刻蚀后的SiO2层，位于N-外延层21的上表面中部；
多晶碳化硅栅电极5，其位于所述栅氧化层4上表面；以及
SiO2介质层7，其覆盖于多晶碳化硅栅电极5和N+源区6的上表面。
(8)如图12所示，采用光刻胶掩膜作为保护，刻蚀SiO2介质层7形成P+离子注入窗口26，去除光刻胶掩膜，并通过P+离子注入窗口26注入铝离子103形成P+接触区8，制得栅自对准型碳化硅MOSFET的第七中间体1007。
从图12可以看出，所述栅自对准型碳化硅MOSFET的第七中间体1007包括：
SiC N+衬底1，其为高掺杂的N型碳化硅衬底层；
N-外延层21，其位于所述SiC N+衬底1的上表面；
P阱3，其位于所述N-外延层21的上方两侧；
N+源区6，其位于所述P阱3外侧上方；
栅氧化层4，其为刻蚀后的SiO2层，位于N-外延层21上表面中部；
多晶碳化硅栅电极5，其位于所述栅氧化层4上表面；
SiO2介质层7，其覆盖于多晶碳化硅栅电极5和N+源区6的上表面；
P+离子注入窗口26，其位于N+源区6中部上表面；以及
P+接触区8，其位于所述N+源区6中间。
(9)以光刻胶为掩膜刻蚀P+接触区8上方两侧的SiO2介质层7形成源极金属接触窗口27，去除光刻胶掩膜，通过欧姆合金退火分别在源极金属接触窗口27上表面以及SiC N+衬底1的下表面形成源极欧姆合金接触9和漏极欧姆合金接触10，制得栅自对准型碳化硅MOSFET的第八中间体1008，其结构如图13所示。
从图13可以看出，所述栅自对准型碳化硅MOSFET的第八中间体1008包括：
SiC N+衬底1，其为高掺杂的N型碳化硅衬底层；
N-外延层21，其位于所述SiC N+衬底1的上表面；
P阱3，其位于所述N-外延层21的上方两侧；
N+源区6，其位于所述P阱3外侧上方；
栅氧化层4，其为刻蚀后的SiO2层，位于N-外延层21上表面中部；
多晶碳化硅栅电极5，其位于所述栅氧化层4上表面；
SiO2介质层7，其覆盖于多晶碳化硅栅电极5和N+源区6的上表面；
P+接触区8，其位于所述N+源区6中间；
源极金属接触窗口27，其位于所述P+接触区8上表面以及P+接触区8两侧的部分N+源区6的上表面；
源极欧姆合金接触9，其位于所述P+接触区8上表面以及P+接触区8两侧的部分N+源区6上表面；以及
漏极欧姆合金接触10，其位于所述SiC N+衬底1的下表面。
(10)在源极欧姆合金接触9上表面、SiO2介质层7上表面和位于SiC N+衬底1的下表面的漏极欧姆合金接触10下表面进行金属加厚处理，分别形成源极金属加厚层11和漏极金属加厚层12，制得栅自对准型碳化硅MOSFET 1009，其结构如图14所示。
从图14可以看出，本发明所涉及的栅自对准型碳化硅MOSFET1009采用多晶碳化硅作为自对准栅电极前体制得，其包括：
SiC N+衬底1，其为高掺杂的N型碳化硅衬底层；
N漂移区2，其为N-外延层，位于所述SiC N+衬底1的上表面；
P阱3，其位于所述N型漂移区2的上方两侧；
N+源区6，其位于所述P阱3外侧上方；
栅氧化层4，其为刻蚀后的SiO2层，位于N漂移区2上表面中部；
多晶碳化硅栅电极5，其位于所述栅氧化层4上表面；
SiO2介质层7，其位于N+源区未被源极欧姆合金接触9覆盖的上表面以及多晶碳化硅栅电极5表面；
P+接触区8，其位于所述N+源区6中间；
源极欧姆合金接触9，其位于所述P+接触区8上表面以及P+接触区8两侧的部分N+源区6的上表面；
漏极欧姆合金接触10，其位于所述SiC N+衬底1的下表面。
源极金属加厚层11，其位于源极欧姆合金接触9上表面以及SiO2介质层7的上表面；以及
漏极金属加厚层12，其位于漏极欧姆合金接触10的下表面。
根据本发明，在步骤(1)中，使用RCA清洗碳化硅外延片。RCA清洗是通过多道清洗去除碳化硅外延片表面的颗粒物质和金属离子。具体工艺流程如下：
(1)SPM清洗：用H2SO4溶液和H2O2溶液按比例配成SPM溶液，SPM溶液具有很强的氧化能力，可将金属氧化后溶于清洗液，并将有机污染物氧化成CO2和H2O。用SPM清洗碳化硅外延片可去除碳化硅外延片表面的有机污物和部分金属。
(2)APM清洗：APM溶液由一定比例的NH4OH溶液、H2O2溶液组成，硅片表面由于H2O2氧化作用生成氧化膜(约6nm呈亲水性)，该氧化膜又被NH4OH腐蚀，腐蚀后立即又发生氧化，氧化和腐蚀反复进行，因此附着在硅片表面的颗粒和金属也随腐蚀层而落入清洗液内。
(3)HPM清洗：由HCl溶液和H2O2溶液按一定比例组成的HPM溶液，用于去除硅表面的钠、铁、镁和锌等金属污染物。
(4)DHF清洗：用一定浓度的氢氟酸去除硅片表面的自然氧化膜，而附着在自然氧化膜上的金属也被溶解到清洗液中，同时DHF抑制了氧化膜的形成。
本发明中所述用语“碳化硅”是指固态晶体，和半导体硅一样是一种半导体材料，可用于制造半导体器件和集成电路。由于其禁带宽度较大，临界击穿电场较高，常用于制造功率器件。
本发明中所述用语“多晶碳化硅”是以多晶形式存在的3C-SiC材料。
本发明中所述用语“自对准栅电极前体”是指在栅自对准型碳化硅MOSFET的制备过程中，在离子注入前形成的位于刻蚀后的SiO2层上表面的硅化物覆盖层；该自对准栅电极前体经过离子注入后形成自对准栅电极。
本发明中所述用语“多晶碳化硅自对准栅电极前体”是指由多晶碳化硅材料形成的自对准栅电极前体，即在栅自对准型碳化硅MOSFET的制备过程中的刻蚀后的多晶碳化硅层，其位于刻蚀后的SiO2层上表面；本发明中在氮离子注入步骤中用作多晶碳化硅掩膜，并在注入氮离子后形成多晶碳化硅栅电极。
本发明中，利用多晶碳化硅作为自对准栅电极前体来制备栅自对准型碳化硅MOSFET，不但解决了金属污染的问题，而且减少了激活退火前移除多晶硅的工艺，提高了栅自对准工艺的精度。这是由于多晶碳化硅的熔点非常高，并且高掺杂的碳化硅具备数量级可与金属比拟的导电率，这使得多晶碳化硅可以保留下来作为栅电极。利用多晶碳化硅替代多晶硅作为栅自对准离子注入掩膜，可以使SiCMOSFET的制备完全执行硅MISFET制造过程中所执行的栅自对准工艺。
应当注意的是，以上所述的实施具体实施方式仅用于解释本发明，并不构成对本发明的任何限制。通过参照典型实施例对本发明进行了描述，但应当理解为其中所用的词语为描述性和解释性词汇，而不是限定性词汇。可以按规定在本发明权利要求的范围内对本发明作出修改，以及在不背离本发明的范围和精神内对本发明进行修订。尽管其中描述的本发明涉及特定的方法、材料和实施方式，但是并不意味着本发明限于其中公开的特定例，相反，本发明可扩展至其他所有具有相同功能的方法和应用，例如本发明采用多晶碳化硅作为自对准栅电极的方法并不仅限于用于制备栅自对准型碳化硅MOSFET，其也可应用于半导体行业的其他制造过程。
Claims (10)
1.一种栅自对准型碳化硅MOSFET，其采用多晶碳化硅作为自对准栅电极前体制得。
2.根据权利要求1所述的碳化硅MOSFET，其特征在于，所述碳化硅MOSFET包括：
SiC N+衬底，其为高掺杂的N型碳化硅衬底层；
N漂移区，其位于所述SiC N+衬底的上表面；
栅氧化层，其为SiO2层，其位于N漂移区上表面中部；
多晶碳化硅栅电极，其位于所述栅氧化层上表面；
P阱，其位于所述N漂移区的上方两侧；
N+源区，其位于所述P阱外侧上方；
P+接触区，其位于所述N+源区中间；
源极欧姆合金接触，其位于所述P+接触区上表面以及位于P+接触区两侧的部分N+源区上表面；
SiO2介质层，其位于N+源区未被源极欧姆合金接触覆盖的上表面以及多晶碳化硅栅电极表面；
源极金属加厚层，其位于源极欧姆合金接触上表面以及SiO2介质层上表面；
漏极欧姆合金接触，其位于所述SiC N+衬底的下表面；以及
漏极金属加厚层，其位于漏极欧姆合金接触的下表面。
3.一种栅自对准型碳化硅MOSFET的制备方法，其采用多晶碳化硅作为自对准栅电极前体来制备栅自对准型碳化硅MOSFET。
4.根据权利要求3所述的制备方法，其包括：
步骤A，清洗碳化硅外延片，腐蚀并除去该碳化硅外延片外表面的自然氧化层，得到去除了自然氧化层的碳化硅外延片；
步骤B，在去除了自然氧化层的碳化硅外延片的N-外延层上表面沉积多晶硅，形成多晶硅层，并采用光刻胶掩膜作为保护，刻蚀该多晶硅层，形成位于N-外延层上表面中部的多晶硅掩膜，然后去除光刻胶掩膜；
步骤C，向上表面含有多晶硅掩膜的N-外延层注入铝离子，形成位于N-外延层上方两侧的P阱，然后去除多晶硅掩膜；
步骤D，通过栅氧工艺在去除了多晶硅掩膜的N-外延层上表面生长SiO2层，并在SiO2层上表面沉积多晶碳化硅形成多晶碳化硅层；
步骤E，采用光刻胶掩膜作为保护，刻蚀多晶碳化硅层和SiO2层，形成N+源区离子注入窗口、多晶碳化硅自对准栅电极前体和刻蚀后的SiO2层，然后去除光刻胶掩膜；
步骤F，以多晶碳化硅自对准栅电极前体作为多晶碳化硅掩膜，向该多晶碳化硅掩膜以及N+源区离子注入窗口注入氮离子，形成多晶碳化硅栅电极，并在P阱外侧上方形成N+源区；
步骤G，在多晶碳化硅栅电极和N+源区上沉积SiO2形成SiO2介质层；
步骤H，采用光刻胶掩膜作为保护，刻蚀SiO2介质层形成P+离子注入窗口，去除光刻胶掩膜，通过P+离子注入窗口注入铝离子形成P+接触区；
步骤I，以光刻胶掩膜作为保护刻蚀P+接触区上方两侧的SiO2介质层形成源极金属接触窗口，去除光刻胶掩膜，通过欧姆合金退火分别在源极金属接触窗口上表面以及SiC N+衬底的底部下表面形成源极欧姆合金接触和漏极欧姆合金接触；
步骤J，在源极欧姆合金接触上表面、SiO2介质层上表面和位于N+衬底的下表面的漏极欧姆合金接触下表面进行金属加厚处理，分别形成源极金属加厚层和漏极金属加厚层，制得栅自对准型碳化硅MOSFET。
5.根据权利要求4所述的制备方法，其特征在于，所述多晶碳化硅层的厚度为优选所述多晶碳化硅层的厚度为
6.根据权利要求4或5所述的制备方法，其特征在于，所述源极金属接触窗口的宽度为5-8μm。
7.根据权利要求4-6中任意一项所述的制备方法，其特征在于，所述SiO2层的厚度为40-100nm。
8.根据权利要求4-7中任意一项所述的制备方法，其特征在于，多晶硅层的厚度>2μm。
9.根据权利要求4-8中任意一项所述的制备方法，其特征在于，所述SiO2介质层的厚度
10.根据权利要求4-9中任意一项所述的制备方法，其特征在于，所述沉积的方法为化学气相沉积法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510767499.3A CN106684146B (zh) | 2015-11-11 | 2015-11-11 | 一种栅自对准型碳化硅mosfet及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510767499.3A CN106684146B (zh) | 2015-11-11 | 2015-11-11 | 一种栅自对准型碳化硅mosfet及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106684146A true CN106684146A (zh) | 2017-05-17 |
| CN106684146B CN106684146B (zh) | 2020-03-24 |
Family
ID=58864764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510767499.3A Active CN106684146B (zh) | 2015-11-11 | 2015-11-11 | 一种栅自对准型碳化硅mosfet及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106684146B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107546115A (zh) * | 2017-09-07 | 2018-01-05 | 中国工程物理研究院电子工程研究所 | 一种SiC高压功率器件欧姆接触的制备方法 |
| CN111192921A (zh) * | 2019-08-14 | 2020-05-22 | 深圳方正微电子有限公司 | 碳化硅绝缘栅场效应晶体管栅氧化层的制备方法 |
| CN111477679A (zh) * | 2020-04-17 | 2020-07-31 | 重庆伟特森电子科技有限公司 | 不对称沟槽型SiC-MOSFET栅的制备方法 |
| CN113745118A (zh) * | 2021-09-03 | 2021-12-03 | 派恩杰半导体（杭州）有限公司 | 一种碳化硅功率器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02203564A (ja) * | 1989-01-31 | 1990-08-13 | Sharp Corp | 炭化珪素半導体装置 |
| US6221700B1 (en) * | 1998-07-31 | 2001-04-24 | Denso Corporation | Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities |
| US20100301929A1 (en) * | 2009-06-02 | 2010-12-02 | Cree, Inc. | Power Switching Devices Having Controllable Surge Current Capabilities |
| US20120228631A1 (en) * | 2011-03-10 | 2012-09-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
-
2015
- 2015-11-11 CN CN201510767499.3A patent/CN106684146B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02203564A (ja) * | 1989-01-31 | 1990-08-13 | Sharp Corp | 炭化珪素半導体装置 |
| US6221700B1 (en) * | 1998-07-31 | 2001-04-24 | Denso Corporation | Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities |
| US20100301929A1 (en) * | 2009-06-02 | 2010-12-02 | Cree, Inc. | Power Switching Devices Having Controllable Surge Current Capabilities |
| US20120228631A1 (en) * | 2011-03-10 | 2012-09-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107546115A (zh) * | 2017-09-07 | 2018-01-05 | 中国工程物理研究院电子工程研究所 | 一种SiC高压功率器件欧姆接触的制备方法 |
| CN111192921A (zh) * | 2019-08-14 | 2020-05-22 | 深圳方正微电子有限公司 | 碳化硅绝缘栅场效应晶体管栅氧化层的制备方法 |
| CN111477679A (zh) * | 2020-04-17 | 2020-07-31 | 重庆伟特森电子科技有限公司 | 不对称沟槽型SiC-MOSFET栅的制备方法 |
| CN111477679B (zh) * | 2020-04-17 | 2023-06-13 | 重庆伟特森电子科技有限公司 | 不对称沟槽型SiC-MOSFET栅的制备方法 |
| CN113745118A (zh) * | 2021-09-03 | 2021-12-03 | 派恩杰半导体（杭州）有限公司 | 一种碳化硅功率器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106684146B (zh) | 2020-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105762176B (zh) | 碳化硅mosfet器件及其制作方法 | |
| CN101789446B (zh) | 一种双异质结mos-hemt器件 | |
| CN106783851A (zh) | 集成肖特基二极管的SiCJFET器件及其制作方法 | |
| CN106684146A (zh) | 一种栅自对准型碳化硅mosfet及其制备方法 | |
| WO2015024384A1 (zh) | 降低浮空埋层半导体器件漏电流的方法 | |
| CN107240605A (zh) | 一种GaN MIS沟道HEMT器件及制备方法 | |
| CN108198855A (zh) | 半导体元件、半导体基底及其形成方法 | |
| CN105047539B (zh) | 提高SiC MOSFET沟道迁移率的方法 | |
| CN105185831A (zh) | 一种沟道自对准的碳化硅mosfet结构及其制造方法 | |
| CN106876256A (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN109037333A (zh) | 碳化硅金属氧化物半导体场效应晶体管及其制造方法 | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN107785258A (zh) | 一种4H‑SiC P型绝缘栅双极型晶体管的制备方法 | |
| CN103928524B (zh) | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 | |
| CN107919394A (zh) | 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法 | |
| CN105070663A (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN109686667A (zh) | 一种SiC基MOS器件及其制备方法和应用 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN106684132A (zh) | 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法 | |
| CN106876465A (zh) | Mos器件的栅氧化层结构及工艺方法 | |
| CN206672934U (zh) | 集成肖特基二极管的SiCJFET器件 | |
| CN207068860U (zh) | 一种GaN MIS沟道HEMT器件 | |
| CN105280503A (zh) | 提高横向导电结构SiC MOSFET沟道迁移率的方法 | |
| CN106876471A (zh) | 双槽umosfet器件 | |
| CN108258040A (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200930 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |