CN106876465A - Mos器件的栅氧化层结构及工艺方法 - Google Patents

Mos器件的栅氧化层结构及工艺方法 Download PDF

Info

Publication number
CN106876465A
CN106876465A CN201710004112.8A CN201710004112A CN106876465A CN 106876465 A CN106876465 A CN 106876465A CN 201710004112 A CN201710004112 A CN 201710004112A CN 106876465 A CN106876465 A CN 106876465A
Authority
CN
China
Prior art keywords
gate oxide
gate
mos device
layer
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710004112.8A
Other languages
English (en)
Inventor
袁苑
陈瑜
任玉萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710004112.8A priority Critical patent/CN106876465A/zh
Publication of CN106876465A publication Critical patent/CN106876465A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种MOS器件的栅氧化层结构，所述MOS器件位于衬底中，由STI或者场氧隔离，衬底中包含有LDD区，所述源区及漏区位于LDD中，LDD区之间为MOS器件的沟道；沟道上的衬底表面为栅氧化层及多晶硅栅极，多晶硅栅极之上覆盖氮化硅硬掩膜，多晶硅栅极两侧为栅极侧墙；所述源区及漏区通过接触孔引出；所述栅氧化层在沟道方向上是两端厚、中间薄的形态，即靠近栅极侧墙的栅氧化层厚度大于沟道中间区域的栅氧化层的厚度。本发明既可以保持器件的电流驱动能力不变，同时又可以提高源漏间的耐压。本发明还公开了所述的MOS器件的栅氧化层结构的工艺方法。

Description

MOS器件的栅氧化层结构及工艺方法
技术领域
本发明涉及半导体制造领域，特别是指一种MOS器件的栅氧化层结构，本发明还是涉及所述MOS器件的栅氧化层结构的工艺方法。
背景技术
目前半导体制造技术中常用的CMOS结构如图1所示，图中包括：1.硅衬底，2.场氧化层(STI或LOCOS)，3.栅氧化层，4.多晶硅栅极，5.栅极氮化硅硬质掩膜，6.栅极多晶硅侧壁氧化硅，7.绝缘介质侧墙(氮化硅或氧化硅)，8.轻掺杂漏(LDD)，9.源漏极注入，10.接触孔。
MOS器件的阈值电压、驱动能力以及耐压等基本特性与器件的沟道长度、栅极氧化硅的厚度以及轻掺杂漏的注入条件密切相关。一般希望在保持电流驱动能力的前提下，降低器件电阻，并且有高的耐压能力，普通的CMOS器件以及高压COMS器件并不能满足客户的需求。
发明内容
本发明所要解决的技术问题是提供一种MOS器件的栅氧化层结构,以提高器件的耐压能力，同时具有较好的电流驱动能力。
本发明所要解决的另一技术问题在于提供所述MOS器件的栅氧化层结构的工艺方法。
为解决上述问题，本发明所述的MOS器件的栅氧化层结构，所述MOS器件位于衬底中，由STI或者场氧隔离，衬底中包含有LDD区，所述源区及漏区位于LDD中，LDD区之间为MOS器件的沟道；沟道上的衬底表面为栅氧化层及多晶硅栅极，多晶硅栅极之上覆盖氮化硅硬掩膜，多晶硅栅极两侧为栅极侧墙；所述源区及漏区通过接触孔引出；所述栅氧化层在沟道方向上是两端厚、中间薄的形态，即靠近栅极侧墙的栅氧化层厚度大于沟道中间区域的栅氧化层的厚度。
进一步地，所述栅氧化层两端的厚度增加，以提高MOS器件的耐压能力。
进一步地，沟道中间区域的栅氧化层的厚度低于两端的厚度，以维持MOS器件的阈值电压保持不变。
为解决上述问题，本发明所述的MOS器件的栅氧化层结构的工艺方法，包含：
第1步，在单晶硅衬底上形成场氧，或者STI，然后进行阱注入；在单晶硅衬底上形成一层氧化层作为栅氧化层，再在氧化层上淀积多晶硅层及氮化硅层；
第2步，光刻及刻蚀形成多晶硅栅极，多晶硅栅极以外的氮化硅层、多晶硅层以及氧化层被去除；
第3步，采用湿法刻蚀对多晶硅栅极下的栅氧化层进行刻蚀；
第4步，在多晶硅栅极的侧壁上形成氧化硅膜；
第5步，进行LDD注入；
第6步，形成氮化硅薄膜，刻蚀形成多晶硅栅极的侧墙。
第7步，离子注入形成源区及漏区；
第8步，衬底表面淀积绝缘介质层，刻蚀形成接触孔。
进一步地，所述第1步中，栅氧化层采用炉管工艺形成，采用化学气相淀积工艺形成多晶硅层，采用低压化学气相沉积法形成氮化硅层。
进一步地，所述第3步中，采用稀释后的低浓度氢氟酸溶液对多晶硅栅极之下的栅氧化层进行横向腐蚀，形成的侵蚀空间。
进一步地，所述第4步中，采用热氧化法使多晶硅栅极的侧壁上氧化形成氧化硅薄膜，同时，所述的侵蚀空间氧化后形成氧化硅填充满侵蚀空间，并且与沟道中间区域的栅氧化层连成一体。
进一步地，所述第6步中，采用化学气相淀积工艺形成氮化硅薄膜，采用各向同性干法刻蚀形成多晶硅栅极的侧墙。
本发明所述的MOS器件的栅氧化层结构，保持沟道中间区域的栅氧化层厚度不做变化，仅将栅氧化层沟道方向的两端，即多晶硅栅极与LDD区重叠的区域的栅氧化层的厚度增加，既可以保持器件的电流驱动能力不变，同时又可以提高源漏间的耐压。本发明所述的MOS器件的栅氧化层结构的工艺方法，工艺简单易于实施。
附图说明
图1是现有MOS器件的结构示意图。
图2～图9是本发明MOS器件的栅氧化层结构的工艺步骤图。
附图标记说明
1是衬底，2是场氧(或STI)，3是栅氧化层，4是多晶硅栅极，5是氮化硅，6是氧化硅，7是氮化硅，8是LDD区，9是源区(漏区)，10是接触孔。
具体实施方式
本发明所述的MOS器件的栅氧化层结构，如图9所示，所述MOS器件位于衬底中1，由STI或者场氧2隔离，衬底1中包含有LDD区8，所述源区及漏区位于LDD区8中，LDD区8之间为MOS器件的沟道；沟道上的衬底表面为栅氧化层3及多晶硅栅极4，多晶硅栅极4之上覆盖氮化硅硬掩膜5，多晶硅栅极3两侧为栅极侧墙7(包含氧化硅薄膜层6)；所述源区及漏区9通过接触孔10引出；所述栅氧化层3在沟道方向上是两端厚、中间薄的形态，即靠近栅极侧墙的栅氧化层厚度大于沟道中间区域的栅氧化层的厚度。
本发明所述的MOS器件的栅氧化层结构的工艺方法，包含：
第1步，如图2所示，在单晶硅衬底1上形成场氧2，或者STI，然后进行阱注入；在单晶硅衬底1上形成一层氧化层作为栅氧化层3，再在氧化层3上淀积多晶硅层4及氮化硅层5；栅氧化层采用炉管工艺形成，采用化学气相淀积工艺形成多晶硅层，采用低压化学气相沉积法形成氮化硅层。
第2步，光刻及刻蚀形成多晶硅栅极4，多晶硅栅极以外的氮化硅层5、多晶硅层4以及氧化层3被去除。如图3所示。
第3步，采用湿法刻蚀对多晶硅栅极下的栅氧化层3进行刻蚀。采用稀释后的低浓度氢氟酸溶液对多晶硅栅极4之下的栅氧化,3进行横向腐蚀，形成的侵蚀空间，如图4所示。
第4步，采用热氧化法使多晶硅栅极4的侧壁上氧化形成氧化硅薄膜6，同时，所述的侵蚀空间氧化后形成氧化硅填充满侵蚀空间，并且与沟道中间区域的栅氧化层3连成一体。如图5所示。
第5步，进行LDD 8注入，如图6所示。
第6步，采用化学气相淀积工艺形成氮化硅薄膜，采用各向同性干法刻蚀形成多晶硅栅极的侧墙7。如图7所示。
第7步，离子注入形成源区及漏区9。如图8所示。
第8步，衬底表面淀积绝缘介质层，刻蚀形成接触孔10。通过上述工艺即可完成制作。如图9所示。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种MOS器件的栅氧化层结构，所述MOS器件位于衬底中，由STI或者场氧隔离，衬底中包含有LDD区，所述源区及漏区位于LDD中，LDD区之间为MOS器件的沟道；沟道上的衬底表面为栅氧化层及多晶硅栅极，多晶硅栅极之上覆盖氮化硅硬掩膜，多晶硅栅极两侧为栅极侧墙；所述源区及漏区通过接触孔引出；其特征在于：所述栅氧化层在沟道方向上是两端厚、中间薄的形态，即靠近栅极侧墙的栅氧化层厚度大于沟道中间区域的栅氧化层的厚度。
2.如权利要求1所述的MOS器件的栅氧化层结构，其特征在于：所述栅氧化层两端的厚度增加，以提高MOS器件的耐压能力。
3.如权利要求1所述的MOS器件的栅氧化层结构，其特征在于：沟道中间区域的栅氧化层的厚度低于两端的厚度，以维持MOS器件的阈值电压保持不变。
4.制造如权利要求1所述的MOS器件的栅氧化层结构的工艺方法，其特征在于：包含：
第1步，在单晶硅衬底上形成场氧，或者STI，然后进行阱注入；在单晶硅衬底上形成一层氧化层作为栅氧化层，再在氧化层上淀积多晶硅层及氮化硅层；
第2步，光刻及刻蚀形成多晶硅栅极，多晶硅栅极以外的氮化硅层、多晶硅层以及氧化层被去除；
第3步，采用湿法刻蚀对多晶硅栅极下的栅氧化层进行刻蚀；
第4步，在多晶硅栅极的侧壁上形成氧化硅膜；
第5步，进行LDD注入；
第6步，形成氮化硅薄膜，刻蚀形成多晶硅栅极的侧墙。
第7步，离子注入形成源区及漏区；
第8步，衬底表面淀积绝缘介质层，刻蚀形成接触孔。
5.如权利要求4所述的MOS器件的栅氧化层结构的工艺方法，其特征在于：所述第1步中，栅氧化层采用炉管工艺形成，采用化学气相淀积工艺形成多晶硅层，采用低压化学气相沉积法形成氮化硅层。
6.如权利要求4所述的MOS器件的栅氧化层结构的工艺方法，其特征在于：所述第3步中，采用稀释后的低浓度氢氟酸溶液对多晶硅栅极之下的栅氧化层进行横向腐蚀，形成的侵蚀空间。
7.如权利要求4或6所述的MOS器件的栅氧化层结构的工艺方法，其特征在于：所述第4步中，采用热氧化法使多晶硅栅极的侧壁上氧化形成氧化硅薄膜，同时，所述的侵蚀空间氧化后形成氧化硅填充满侵蚀空间，并且与沟道中间区域的栅氧化层连成一体。
8.如权利要求4所述的MOS器件的栅氧化层结构的工艺方法，其特征在于：所述第6步中，采用化学气相淀积工艺形成氮化硅薄膜，采用各向同性干法刻蚀形成多晶硅栅极的侧墙。
CN201710004112.8A 2017-01-04 2017-01-04 Mos器件的栅氧化层结构及工艺方法 Pending CN106876465A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710004112.8A CN106876465A (zh) 2017-01-04 2017-01-04 Mos器件的栅氧化层结构及工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710004112.8A CN106876465A (zh) 2017-01-04 2017-01-04 Mos器件的栅氧化层结构及工艺方法

Publications (1)

Publication Number Publication Date
CN106876465A true CN106876465A (zh) 2017-06-20

Family

ID=59164602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710004112.8A Pending CN106876465A (zh) 2017-01-04 2017-01-04 Mos器件的栅氧化层结构及工艺方法

Country Status (1)

Country Link
CN (1) CN106876465A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671779A (zh) * 2018-11-22 2019-04-23 长江存储科技有限责任公司 一种半导体器件的形成方法及半导体器件
CN111081764A (zh) * 2019-12-30 2020-04-28 深圳第三代半导体研究院 一种具有嵌入式源漏的晶体管及其制备方法
CN111785689A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 Cmos器件及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070155079A1 (en) * 2005-12-29 2007-07-05 Dae Kyeun Kim Gate structure of semiconductor device and method of manufacturing the same
CN103456631A (zh) * 2012-05-30 2013-12-18 上海华虹Nec电子有限公司 一种低压ldmos器件的制造方法
CN103456635A (zh) * 2012-06-05 2013-12-18 上海华虹Nec电子有限公司 低压ldmos的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070155079A1 (en) * 2005-12-29 2007-07-05 Dae Kyeun Kim Gate structure of semiconductor device and method of manufacturing the same
CN103456631A (zh) * 2012-05-30 2013-12-18 上海华虹Nec电子有限公司 一种低压ldmos器件的制造方法
CN103456635A (zh) * 2012-06-05 2013-12-18 上海华虹Nec电子有限公司 低压ldmos的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671779A (zh) * 2018-11-22 2019-04-23 长江存储科技有限责任公司 一种半导体器件的形成方法及半导体器件
CN111081764A (zh) * 2019-12-30 2020-04-28 深圳第三代半导体研究院 一种具有嵌入式源漏的晶体管及其制备方法
CN111785689A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 Cmos器件及其形成方法

Similar Documents

Publication Publication Date Title
US7701010B2 (en) Method of fabricating transistor including buried insulating layer and transistor fabricated using the same
CN103165655A (zh) 半导体装置及其制造方法
US9660054B2 (en) Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same
US8969157B2 (en) Method of manufacturing semiconductor device having field plate electrode
CN104733513A (zh) 用于沟道应变的锗分布
CN101777499B (zh) 一种基于平面工艺自对准制备隧穿场效应晶体管的方法
CN103811549A (zh) 横向mosfet
CN106298919B (zh) 半导体器件、鳍式场效应晶体管及其形成方法
CN103295907A (zh) 半导体装置及其制造方法
CN110223919A (zh) 一种降低导通电阻的屏蔽栅沟槽功率mosfet结构及其制备方法
US20080050863A1 (en) Semiconductor structure including multiple stressed layers
CN106876465A (zh) Mos器件的栅氧化层结构及工艺方法
US10686078B2 (en) Semiconductor structure and fabrication method thereof
CN103531592B (zh) 高迁移率低源漏电阻的三栅控制型无结晶体管
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
CN102903748B (zh) 一种横向双扩散金属氧化物半导体及其制造方法
CN110867380B (zh) 半导体器件的形成方法
US20110084332A1 (en) Trench termination structure
CN103377898B (zh) 半导体器件的形成方法、鳍式场效应管的形成方法
CN103383961A (zh) FinFET结构及其制造方法
CN113314606A (zh) 半导体结构及半导体结构的形成方法
CN105336612A (zh) 一种平面型vdmos器件及其制作方法
CN104022153B (zh) 带有张应变薄膜应变源的双栅场效应晶体管及其制备方法
CN103094108B (zh) 半导体器件的制作方法
JPH07302908A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170620