CN113314606A - 半导体结构及半导体结构的形成方法 - Google Patents
半导体结构及半导体结构的形成方法 Download PDFInfo
- Publication number
- CN113314606A CN113314606A CN202010118794.7A CN202010118794A CN113314606A CN 113314606 A CN113314606 A CN 113314606A CN 202010118794 A CN202010118794 A CN 202010118794A CN 113314606 A CN113314606 A CN 113314606A
- Authority
- CN
- China
- Prior art keywords
- side wall
- forming
- nanowire
- layer
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 147
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 239000002070 nanowire Substances 0.000 claims abstract description 141
- 239000000463 material Substances 0.000 claims abstract description 136
- 150000002500 ions Chemical class 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000000137 annealing Methods 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 44
- 229910052710 silicon Inorganic materials 0.000 claims description 44
- 239000010703 silicon Substances 0.000 claims description 44
- -1 fluorine ions Chemical class 0.000 claims description 28
- 238000005229 chemical vapour deposition Methods 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 238000001312 dry etching Methods 0.000 claims description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 11
- 229910052799 carbon Inorganic materials 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 229910052731 fluorine Inorganic materials 0.000 claims description 8
- 239000011737 fluorine Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 claims description 6
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 description 18
- 239000003989 dielectric material Substances 0.000 description 17
- 238000000231 atomic layer deposition Methods 0.000 description 16
- 230000005669 field effect Effects 0.000 description 14
- 238000002955 isolation Methods 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N monofluoromethane Natural products FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000036632 reaction speed Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及半导体结构的形成方法，方法包括：提供衬底；在所述衬底上形成初始鳍部结构，所述初始鳍部结构包括多次层叠的初始牺牲层和位于初始牺牲层上的纳米线；在所述初始鳍部结构延伸方向的两端形成源漏开口，所述源漏开口暴露出所述初始鳍部结构的侧壁表面；去除部分所述源漏开口暴露出的初始牺牲层，形成牺牲层，在所述相邻纳米线之间的牺牲层侧壁形成第一凹槽；在所述第一凹槽内和所述纳米线侧壁形成第一侧墙材料层，所述第一侧墙材料层内具有第一离子；对所述第一侧墙材料层进行退火处理，使第一离子向纳米线内扩散，形成改性纳米线，所述改性纳米线内具有第一离子。所述方法形成的半导体结构的性能得到了提升。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
背景技术
随着半导体技术的发展，传统的平面式的金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,简称MOSFET)对沟道的电学控制能力变弱，漏电流问题日趋显著。鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。在传统平面式的金属-氧化物半导体场效应晶体管结构中，控制电流通过的闸门，只能在闸门的一侧控制电路的接通与断开，属于平面的架构；而在鳍式场效应晶体管的架构中，闸门成类似鱼鳍的叉状3D架构，可于电路两侧控制电路的接通与断开。这种设计使得鳍式场效应晶体管具有更强的短沟道抑制能力，可以改善电路控制并减少漏电流，缩短晶体管的栅长，具有更强的工作电流及对沟道更好的电学控制。
随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种沟道栅极环绕(gate-all-around，简称GAA)结构的鳍式场效应晶体管(GAAFinFET)，使得用于作为沟道区的体积增加，进一步的增大了沟道栅极环绕结构鳍式场效应晶体管的工作电流。
然而，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升沟道栅极环绕结构鳍式场效应晶体管的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底；位于衬底上的鳍部结构，所述鳍部结构包括多层改性纳米线，所述改性纳米线内具有第一离子。
可选的，所述第一离子包括氟离子、碳离子或氮离子。
可选的，还包括：环绕所述改性纳米线的栅极结构；位于所述改性纳米线之间的栅极结构侧壁的第一侧墙，所述第一侧墙内具有第一离子。
可选的，所述第一侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅和氮碳氧化硅中一种或多种的组合。
可选的，还包括：位于所述第一侧墙侧壁表面的第二侧墙，所述第二侧墙暴露出所述改性纳米线侧壁表面。
可选的，所述第二侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅和氮碳氧化硅中一种或多种的组合。
可选的，所述第二侧墙的材料与所述第一侧墙的材料不同。
可选的，还包括：位于所述鳍部结构延伸方向两侧的源漏掺杂层；位于衬底上的介质层，所述源漏掺杂层和栅极结构位于所述介质层内。
本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成初始鳍部结构，所述初始鳍部结构包括多次层叠的初始牺牲层和位于初始牺牲层上的纳米线；在所述初始鳍部结构延伸方向的两端形成源漏开口，所述源漏开口暴露出所述初始鳍部结构的侧壁表面；去除部分所述源漏开口暴露出的初始牺牲层，形成牺牲层，在所述相邻纳米线之间的牺牲层侧壁形成第一凹槽；在所述第一凹槽内和所述纳米线侧壁形成第一侧墙材料层，所述第一侧墙材料层内具有第一离子；对所述第一侧墙材料层进行退火处理，使第一离子向纳米线内扩散，形成改性纳米线，所述改性纳米线内具有第一离子。
可选的，形成改性纳米线之后，还包括：去除部分所述第一侧墙材料层，直至暴露出所述改性纳米线侧壁表面，在所述第一凹槽内形成第一侧墙。
可选的，所述第一侧墙材料层的形成工艺包括化学气相沉积工艺；所述化学气相沉积工艺的参数包括：气体包括N(SiH3)3、氨气、氧气和四氟化硅的混合气体；所述N(SiH3)3、氨气和氧气的总流量包括500标准毫升每分钟～3000标准毫升每分钟，四氟化硅的流量包括20标准毫升每分钟～400标准毫升每分钟；温度为200摄氏度～600摄氏度；压强为1毫托～100毫托。
可选的，所述第一侧墙材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅和氮碳氧化硅中一种或多种的组合。
可选的，所述第一离子包括氟离子、碳离子或氮离子。
可选的，所述退火工艺的参数包括：温度为850摄氏度～1050摄氏度；时间为1秒～50秒。
可选的，形成第一侧墙之后，还包括：在所述第一侧墙侧壁形成第二侧墙，所述第二侧墙暴露出所述改性纳米线侧壁表面。
可选的，所述第二侧墙的材料与所述第一侧墙的材料不同；所述第二侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅和氮碳氧化硅中一种或多种的组合。
可选的，形成所述初始鳍部结构之前，还包括：在所述衬底上形成伪栅极结构，所述伪栅极结构横跨所述初始鳍部结构，所述源漏开口位于所述伪栅极结构两侧。
可选的，形成改性纳米线之后，还包括：在所述源漏开口内形成源漏掺杂层；形成源漏掺杂层之后，在衬底上形成介质层，所述伪栅极结构和源漏掺杂层位于介质层内；去除所述伪栅极结构，在介质层内形成栅极开口，所述栅极开口暴露出所述牺牲层侧壁表面；去除所述牺牲层，形成鳍部结构，所述鳍部结构包括若干改性纳米线；在栅极开口内形成栅极结构，所述栅极结构环绕所述改性纳米线，所述第一侧墙位于所述栅极结构侧壁表面。
可选的，形成改性纳米线之后，在所述源漏开口内形成源漏掺杂层之前，还包括：对所述源漏开口、改性纳米线侧壁表面和第一侧墙侧壁表面进行清洁处理；所述清洁工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案中的半导体结构，所述改性纳米线内具有第一离子，所述第一离子能够与所述纳米线表面的悬挂键形成稳定的化学键，从而形成表面状态稳定的改性纳米线，从而提升了所述半导体结构的电学性能的稳定性，进而提升了所述半导体结构的可靠性。
本发明技术方案中的半导体结构的形成方法，通过在纳米线侧壁形成具有第一离子的第一侧墙材料层，再对所述第一侧墙材料层进行退火处理，使第一离子向纳米线内扩散，形成具有第一离子的改性纳米线，使得在纳米线内掺入第一离子的工艺简单，从而简化了工艺流程，提高了生产效率。形成的改性纳米线内具有第一离子，所述第一离子能够与所述纳米线表面的悬挂键形成稳定的化学键，从而形成表面状态稳定的改性纳米线，从而提升了所述半导体结构的电学性能的稳定性，进而提升了所述半导体结构的可靠性。
进一步，所述第一离子包括氟离子、碳离子或氮离子，所述氟离子、碳离子或氮离子能够与所述纳米线表面的悬挂键形成稳定的化学键，从而形成表面状态稳定的改性纳米线，从而提升了所述半导体结构的电学性能的稳定性，进而提升了所述半导体结构的可靠性。
进一步，形成的所述第一侧墙位于所述栅极结构部分侧壁表面，所述第一侧墙能够减小所述半导体结构的寄生电容，使得所述半导体结构的性能提升，避免了所述栅极结构与所述源漏掺杂层直接接触产生较大的寄生电容，从而减小所述半导体结构的电流，使得所述半导体结构的反应速度变慢的情况。
进一步，在所述第一侧墙侧壁表面形成第二侧墙，所述第二侧墙能够保护所述第一侧墙，避免在形成源漏掺杂层的清洁处理中使得所述第一侧墙受到损伤，从而使得所述第一侧墙和第二侧墙的厚度可控，使得所述第一侧墙和第二侧墙减小半导体结构寄生电容的程度可控，有利于提升所述半导体结构性能的均匀性。
附图说明
图1是一实施例中沟道栅极环绕结构鳍式场效应晶体管(GAAFinFET)的剖面结构示意图；
图2至图11是本发明实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有的沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。现结合具体的实施例进行分析说明。
图1是一实施例中沟道栅极环绕结构鳍式场效应晶体管的剖面结构示意图。
请参考图1，沟道栅极环绕结构鳍式场效应晶体管包括：衬底100；位于衬底100上的纳米线101；环绕所述纳米线101的栅极结构103；位于栅极结构103侧壁的侧墙104；位于栅极结构103两侧的源漏掺杂层102；位于衬底100上的介质层105，所述介质层105覆盖所述栅极结构103和源漏掺杂层102。
所述沟道栅极环绕结构鳍式场效应晶体管的结构中，所述纳米线101的材料包括单晶硅，因为单晶硅晶体的晶格在所述纳米线101表面处突然终止生长，使得所述纳米线101的表面的最外层的每个原子将有一个未配对的电子，从而在所述纳米线101的表面形成悬挂键。所述悬挂键不稳定，容易得到电子或失去电子，从而使得所述纳米线101的表面状态带电，从而使得所述沟道栅极环绕结构鳍式场效应晶体管的电学性能受到影响，使得所述沟道栅极环绕结构鳍式场效应晶体管的可靠性降低，器件的使用寿命变短。
为了解决上述问题，本发明技术方案提供一种半导体结构及半导体结构的形成方法，通过在纳米线侧壁形成具有第一离子的初始第一侧墙，再对所述初始第一侧墙进行退火处理，使第一离子向纳米线内扩散，形成具有第一离子的改性纳米线，使得在纳米线内掺入第一离子的工艺简单，从而简化了工艺流程，提高了生产效率。形成的改性纳米线内具有第一离子，所述第一离子能够与所述纳米线表面的悬挂键形成稳定的化学键，从而形成表面状态稳定的改性纳米线，从而提升了所述半导体结构的电学性能的稳定性，进而提升了所述半导体结构的可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图11是本发明实施例中半导体结构形成过程的剖面结构示意图。
请参考图2，提供衬底200。
在本实施例中，所述衬底200的材料为硅。在其它实施例中，所述衬底的材料包括硅锗、锗、绝缘体上硅或者绝缘体上锗。
接下来，在所述衬底200上形成初始鳍部结构，所述初始鳍部结构包括多次层叠的初始牺牲层和位于初始牺牲层上的纳米线。
在本实施例中，在衬底上形成初始鳍部结构时，在所述初始鳍部结构延伸方向的两端形成源漏开口，所述源漏开口暴露出所述初始鳍部结构的侧壁表面。
请参考图3，在衬底200上形成鳍部结构材料层，所述鳍部结构材料层包括多次层叠的牺牲材料层201和位于牺牲材料层上的纳米线材料层202。
所述鳍部结构材料层的形成方法包括：在衬底200上形成初始鳍部结构材料层，所述初始鳍部结构材料层包括多次层叠的初始牺牲材料层(未图示)和位于初始牺牲材料层上的初始纳米线材料层(未图示)；在所述初始鳍部结构材料层上形成图形化的掩膜层(未图示)；以所述图形化的掩膜层为掩膜刻蚀所述初始鳍部结构材料层，直至暴露出所述衬底200表面，形成所述鳍部结构材料层。
所述纳米线材料层202为形成所述纳米线提供材料层；所述牺牲材料层201为形成所述初始牺牲层提供材料层。所述纳米线材料层202的材料包括单晶硅或单晶锗硅；所述牺牲材料层201的材料包括单晶硅或单晶锗硅。
在本实施例中，所述牺牲材料层201的材料包括硅锗；所述纳米线材料层202的材料包括单晶硅。所述硅锗和单晶硅具有较大的刻蚀选择比，使得后续在去除所述初始牺牲层时，所述纳米线不会受到刻蚀工艺的损伤。
在形成鳍部结构材料层之后，在所述衬底200上形成隔离层(未图示)，所述隔离层顶部表面低于或齐平于所述鳍部结构材料层底部平面。
所述隔离层的材料包括氧化硅、氮化硅、氮氧化硅或氮碳化硅；在本实施例中，所述隔离层的材料包括氧化硅。
请继续参考图3，形成隔离层之后，在所述衬底200上形成伪栅极结构，所述伪栅极结构横跨所述鳍部结构材料层；在所述伪栅极结构侧壁形成第三侧墙(未标示)。
所述伪栅极结构包括伪栅介质层(未图示)和位于伪栅介质层上的伪栅极层203。
所述伪栅极结构的形成方法包括：在衬底200表面形成伪栅极介质材料层(未图示)；在所述伪栅极介质材料层上形成伪栅极材料层(未图示)；在所述伪栅极材料层上形成图形化的掩膜层(未图示)；以所述图形化的掩膜层为掩膜刻蚀所述伪栅极材料层和伪栅极介质材料层，直至暴露出所述隔离层表面，形成所述伪栅极结构。
所述伪栅极介质层的材料包括氧化硅、低K(小于3.9)介电材料或高K(大于3.9)介电材料；所述伪栅极层203的材料包括多晶硅或金属；形成所述伪栅极介质材料层的工艺包括原子层沉积(ALD)工艺或化学气相沉积(CVD)工艺、热处理工艺等；形成所述伪栅极材料层的工艺包括物理气相沉积(PVD)工艺或原子层沉积(ALD)工艺；刻蚀所述伪栅极材料层和伪栅极介质材料层的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，所述伪栅极介质层的材料包括氧化硅；所述伪栅极层203的材料包括多晶硅；形成所述伪栅极介质材料层的工艺包括原子层沉积(ALD)工艺，所述原子层沉积(ALD)工艺能够形成厚度较薄且结构致密的伪栅极介质材料层；形成所述伪栅极材料层的工艺包括物理气相沉积(PVD)工艺，所述物理气相沉积(PVD)工艺能够形成厚度较厚且结构致密的伪栅极材料层；刻蚀所述伪栅极材料层和伪栅极介质材料层的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够形成侧壁形貌较好的伪栅极结构。
所述第三侧墙的形成方法包括：在所述衬底200上、所述伪栅极结构的顶部表面和侧壁表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述隔离层表面，在所述伪栅极结构侧壁形成第三侧墙。
所述第三侧墙的材料包括氧化硅、氮化硅、氮氧化硅或氮碳化硅；形成所述侧墙材料层的工艺包括化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺或热处理工艺等。
在本实施例中，所述第三侧墙的材料包括氮化硅，所述第三侧墙的材料与所述隔离层的材料不同，从而所述第三侧墙能够刻蚀停止在所述隔离层上；形成所述侧墙材料层的工艺包括化学气相沉积(CVD)工艺。
请参考图4，在所述衬底200上形成初始鳍部结构，所述初始鳍部结构包括多次层叠的初始牺牲层205和位于初始牺牲层205上的纳米线206；在所述初始鳍部结构延伸方向的两端形成源漏开口204，所述源漏开口204暴露出所述初始鳍部结构的侧壁表面，所述源漏开口204位于所述鳍部结构材料层内。
在本实施例中，在衬底上形成初始鳍部结构的同时，在所述初始鳍部结构延伸方向的两端形成源漏开口204，所述源漏开口204暴露出所述初始鳍部结构的侧壁表面。
所述初始鳍部结构和源漏开口204的形成方法包括：以所述伪栅极结构为掩膜刻蚀所述鳍部结构材料层，直至暴露出所述衬底200表面，形成初始鳍部结构和位于初始鳍部结构两侧鳍部结构材料层内的源漏开口204。
刻蚀所述鳍部结构材料层的工艺包括干法刻蚀工艺。
请参考图5，去除部分所述源漏开口204暴露出的初始牺牲层205，形成牺牲层305，在所述相邻纳米线206之间的牺牲层305以及纳米线206与衬底之间的牺牲层305侧壁形成第一凹槽207。
去除部分所述初始牺牲层205的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
在本实施例中，去除部分所述初始牺牲层202的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺对所述初始牺牲层205和纳米线206具有较大的刻蚀选择比，从而能够在去除部分所述初始牺牲层205的同时，对所述纳米线206损伤较小。
请参考图6，在所述第一凹槽207内和所述纳米线206侧壁形成第一侧墙材料层208，所述第一侧墙材料层208内具有第一离子。
所述第一离子包括氟离子、碳离子或氮离子。
在本实施例中，所述第一离子包括氟离子。
所述第一侧墙材料层208内具有第一离子，后续经过退火处理，所述第一离子能够通过热扩散至所述纳米线206内，形成具有第一离子的改性纳米线，使得在纳米线206内掺入第一离子的工艺简单，从而简化了工艺流程，提高了生产效率。
所述第一离子包括氟离子、碳离子或氮离子，所述氟离子、碳离子或氮离子能够与所述纳米线206表面的悬挂键形成稳定的化学键，从而形成表面状态稳定的改性纳米线，从而提升了所述半导体结构的电学性能的稳定性，进而提升了所述半导体结构的可靠性。
所述第一侧墙材料层208的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅和氮碳氧化硅中一种或多种的组合；所述第一侧墙材料层208的形成工艺包括化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺或热处理工艺等。
在本实施例中，所述第一侧墙材料层208的材料包括氧化硅；所述第一侧墙材料层208的形成工艺包括化学气相沉积(CVD)工艺，所述化学气相沉积(CVD)工艺的参数包括：气体包括N(SiH3)3、氨气、氧气和四氟化硅的混合气体；所述N(SiH3)3、氨气和氧气的总流量范围为500标准毫升每分钟～3000标准毫升每分钟，四氟化硅的流量范围为20标准毫升每分钟～400标准毫升每分钟；温度为200摄氏度～600摄氏度；气压为1毫托～100毫托。
所述第一侧墙材料层208的材料包括氧化硅，所述氧化硅的形成工艺简单易操作，易于在形成所述第一侧墙材料层208的工艺气体中引入含第一离子的气体以形成含第一离子的第一侧墙材料层208，所述含第一离子的第一侧墙材料层208为后续形成改性纳米线的掺杂固态源。从而后续在对所述第一侧墙材料层208进行退火处理，使第一离子向纳米线206内扩散，形成具有第一离子的改性纳米线的过程中，使得在纳米线206内掺入第一离子的工艺简单，从而简化了工艺流程，提高了生产效率。
请参考图7，对所述第一侧墙材料层208进行退火处理，使第一离子向纳米线206内扩散，形成改性纳米线306，所述改性纳米线306内具有第一离子。
所述退火处理的工艺参数包括：温度为850摄氏度～1050摄氏度；时间为1秒～50秒。
所述温度条件下的退火处理，使得所述第一离子能够通过热扩散至所述纳米线206内，形成具有第一离子的改性纳米线306，使得在纳米线206内掺入第一离子的工艺简单，从而简化了工艺流程，提高了生产效率。
形成的改性纳米线306内具有第一离子，所述第一离子能够与所述纳米线206表面的悬挂键形成稳定的化学键，从而形成表面状态稳定的改性纳米线306，从而提升了所述半导体结构的电学性能的稳定性，进而提升了所述半导体结构的可靠性。
在本实施例中，形成所述改性纳米线306的工艺包括固态源掺杂工艺。
通过先形成具有第一离子的第一侧墙材料层208，所述第一侧墙材料层208为具有第一离子的固态掺杂源，再经过退火使所述第一侧墙材料层208中的第一离子扩散至所述纳米线206内，形成具有第一离子的改性纳米线306，所述工艺流程简单，提高了工作效率；同时，通过热扩散运动使所述纳米线206内的第一离子分布较为均匀，能最大限度地与所述纳米线206表面的悬挂键反应形成稳定的化学键，从而提升了半导体结构的性能。
在其它实施例中，形成所述改性纳米线的工艺包括离子注入工艺。
请参考图8，形成改性纳米线306之后，去除部分所述第一侧墙材料层208，直至暴露出所述改性纳米线306侧壁表面，在所述第一凹槽207内形成第一侧墙209。
去除部分所述第一侧墙材料层208的方法包括：回刻蚀所述第一侧墙材料层208，直至暴露出所述衬底200表面，在所述第一凹槽207内和改性纳米线306侧壁形成初始第一侧墙(未图示)；对所述初始第一侧墙的侧壁进行刻蚀，直至暴露出所述改性纳米线306侧壁表面，在所述第一凹槽207内形成第一侧墙209。
对所述初始第一侧墙的侧壁进行刻蚀的工艺包括各向同性干法刻蚀工艺，所述各向同性干法刻蚀工艺能够沿垂直于所述初始第一侧墙侧壁的方向对所述初始第一侧墙进行刻蚀，以在所述第一凹槽207内形成厚度均匀的第一侧墙209。
所述各向同性干法刻蚀工艺的参数包括：刻蚀气体为一氟甲烷、氮气和氧气的混合气体；一氟甲烷的流量范围为8标准毫升/分钟～100标准毫升/分钟，氮气的流量范围为80标准毫升/分钟～200标准毫升/分钟，氧气的流量范围为10标准毫升/分钟～50标准毫升/分钟；射频源功率为100瓦～300瓦；腔体气压为10毫托～200毫托；直流偏压为0。
在本实施例中，所述改性纳米线306的侧壁表面相对凸出于所述第一侧墙209的侧壁表面，所述第一侧墙209侧壁与相邻改性纳米线306之间，以及第一侧墙209与相邻改性纳米线306和衬底之间具有第二凹槽210，所述第二凹槽210用于后续在第二凹槽210内形成第二侧墙。
形成的所述第一侧墙209位于所述牺牲层305侧壁表面，后续去除所述牺牲层305后形成环绕改性纳米线306的栅极结构，所述第一侧墙209位于所述栅极结构部分侧壁表面，从而所述第一侧墙209能够减小所述半导体结构的寄生电容，使得所述半导体结构的性能提升，避免了后续形成的栅极结构与源漏掺杂层直接接触产生较大的寄生电容，从而减小所述半导体结构的电流，使得所述半导体结构的反应速度变慢的情况。
在其它实施例中，所述改性纳米线的侧壁表面与所述第一侧墙的侧壁表面齐平，能够不在所述第一侧墙的侧壁表面形成第二侧墙。
请参考图9，在所述第一侧墙209侧壁的第二凹槽210内形成第二侧墙211，所述第二侧墙211暴露出所述改性纳米线306侧壁表面。
所述第二侧墙211的形成方法包括：在所述第二凹槽210内和所述改性纳米线306侧壁表面形成第二侧墙材料层(未图示)；回刻蚀所述第二侧墙材料层，直至暴露出所述衬底200表面，在所述第二凹槽210内和所述改性纳米线306侧壁表面形成初始第二侧墙(未图示)；对所述初始第二侧墙的侧壁进行刻蚀，直至暴露出所述改性纳米线306侧壁表面，在所述第一侧墙209侧壁的第二凹槽210内形成第二侧墙211。
形成所述第二侧墙材料层的工艺包括化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺。在本实施例中，形成所述第二侧墙材料层的工艺包括化学气相沉积(CVD)工艺。
对所述初始第二侧墙的侧壁进行刻蚀的工艺包括各向同性干法刻蚀工艺，所述各向同性干法刻蚀工艺能够沿垂直于所述初始第二侧墙侧壁的方向对所述初始第二侧墙进行刻蚀，以在所述第二凹槽210内形成厚度均匀的第二侧墙211。
所述第二侧墙211与所述第一侧墙209的材料不同。
所述第二侧墙211的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅和氮碳氧化硅中一种或多种的组合。
在本实施例中，所述第二侧墙211的材料包括氮化硅。
在所述第一侧墙209侧壁表面形成第二侧墙211，所述第二侧墙211能够保护所述第一侧墙209，避免在形成源漏掺杂层的清洁处理中使得所述第一侧墙209受到损伤，从而使得所述第一侧墙209和第二侧墙211的厚度可控，使得所述第一侧墙209和第二侧墙211减小半导体结构寄生电容的程度可控，有利于提升所述半导体结构性能的均匀性。
请继续参考图9，形成第一侧墙209和第二侧墙211之后，对所述源漏开口204、改性纳米线306侧壁表面和第二侧墙211侧壁表面进行清洁处理。
所述清洁处理为后续在所述源漏开口204内形成源漏掺杂层做准备。所述清洁处理能够去除所述源漏开口204内壁表面和所述改性纳米线306侧壁表面在工艺流转过程中接触氧气后形成的自然氧化层，使得后续通过外延生长工艺形成源漏掺杂层时，所述外延生长工艺的种子层能够在所述源漏开口204内壁表面和所述改性纳米线306侧壁表面生长，避免了所述自然氧化层的阻挡使得所形成的源漏掺杂层与所述改性纳米线306接触不好影响半导体结构性能的情况。
所述清洁处理包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
在本实施例中，所述清洁处理包括干法刻蚀工艺。
所述干法刻蚀工艺的工艺参数包括：气体包括氦气、氨气和三氟化氮的混合气体；所述氦气的流量范围为600标准毫升每分钟～2000标准毫升每分钟，所述氨气的流量范围为100标准毫升每分钟～500标准毫升每分钟，所述三氟化氮的流量范围为20标准毫升每分钟～300标准毫升每分钟；气压为2托～100托。
在其它实施例中，所述清洁处理包括湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液包括氟化氢。
请参考图10，在所述源漏开口204内形成源漏掺杂层212；形成源漏掺杂层212之后，在衬底200上形成介质层213，所述伪栅极结构和源漏掺杂层212位于介质层213内。
在所述源漏开口204内形成所述源漏掺杂层212的工艺包括外延生长工艺。
所述半导体结构为N型时，所述源漏掺杂层212的材料包括磷硅；所述半导体结构为P型时，所述源漏掺杂层212的材料包括硅锗。
所述介质层213的形成方法包括：在所述衬底上形成介质材料层(未图示)；平坦化所述介质材料层，直至暴露出所述伪栅极结构顶部表面，形成所述介质层213。
形成所述介质材料层的工艺包括化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺；所述介质层213的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅和氮碳氧化硅中一种或多种的组合。
在本实施例中，形成所述介质材料层的工艺包括化学气相沉积(CVD)工艺，所述化学气相沉积(CVD)工艺能够快速形成厚度较厚且结构致密的介质材料层；所述介质层213的材料包括氧化硅。
请参考图11，去除所述伪栅极结构，在介质层213内形成栅极开口(未图示)，所述栅极开口暴露出所述牺牲层305侧壁表面；去除所述牺牲层305，形成鳍部结构，所述鳍部结构包括若干改性纳米线306；在栅极开口内形成栅极结构，所述栅极结构环绕所述改性纳米线，所述第一侧墙209位于所述栅极结构侧壁表面。
所述栅极结构包括栅极介质层(未图示)、位于栅极介质层上的功函数层(未图示)以及位于所述功函数层上的栅极层214。
在其它实施例中，所述栅极结构能够不包括所述功函数层。
所述栅极介质层的材料包括高K(大于3.9)介电材料，所述高K介电材料包括氧化铪或氧化铝；所述功函数层的材料包括P型功函数材料或N型功函数材料，所述P型功函数材料包括氮化钛或氮化钽，所述N形功函数材料包括钛铝；所述栅极层214的材料包括金属，所述金属包括铜或钨。
在本实施例中，所述栅极介质层的材料包括氧化铪；所述栅极层214的材料包括钨。
至此，形成的所述半导体结构，所述改性纳米线306内具有第一离子，所述第一离子能够与所述纳米线表面的悬挂键形成稳定的化学键，从而形成表面状态稳定的改性纳米线306，从而提升了所述半导体结构的电学性能的稳定性，进而提升了所述半导体结构的可靠性。
本发明实施例还提供一种半导体结构，请继续参考图11，包括：
衬底200；
位于衬底200上的鳍部结构，所述鳍部结构包括多层改性纳米线306，所述改性纳米线306内具有第一离子。
在本实施例中，所述第一离子包括氟离子、碳离子或氮离子。
在本实施例中，还包括：环绕所述改性纳米线306的栅极结构；位于所述改性纳米线306之间的栅极结构侧壁的第一侧墙209，所述第一侧墙209内具有第一离子。
在本实施例中，所述第一侧墙209的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅和氮碳氧化硅中一种或多种的组合。
在本实施例中，还包括：位于所述第一侧墙209侧壁表面的第二侧墙211，所述第二侧墙211暴露出所述改性纳米线306侧壁表面。
在本实施例中，所述第二侧墙211的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅和氮碳氧化硅中一种或多种的组合。
在本实施例中，所述第二侧墙211的材料与所述第一侧墙209的材料不同。
在本实施例中，还包括：位于所述鳍部结构延伸方向两侧的源漏掺杂层212；位于衬底200上的介质层213，所述源漏掺杂层212和栅极结构位于所述介质层213内。
所述半导体结构，所述改性纳米线306内具有第一离子，所述第一离子能够与所述纳米线表面的悬挂键形成稳定的化学键，从而形成表面状态稳定的改性纳米线306，从而提升了所述半导体结构的电学性能的稳定性，进而提升了所述半导体结构的可靠性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构，其特征在于，包括：
衬底；
位于衬底上的鳍部结构，所述鳍部结构包括多层改性纳米线，所述改性纳米线内具有第一离子。
2.如权利要求1所述的半导体结构，其特征在于，所述第一离子包括氟离子、碳离子或氮离子。
3.如权利要求1所述的半导体结构，其特征在于，还包括：环绕所述改性纳米线的栅极结构；位于所述改性纳米线之间的栅极结构侧壁的第一侧墙，所述第一侧墙内具有第一离子。
4.如权利要求3所述的半导体结构，其特征在于，所述第一侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅和氮碳氧化硅中一种或多种的组合。
5.如权利要求3所述的半导体结构，其特征在于，还包括：位于所述第一侧墙侧壁表面的第二侧墙，所述第二侧墙暴露出所述改性纳米线侧壁表面。
6.如权利要求5所述的半导体结构，其特征在于，所述第二侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅和氮碳氧化硅中一种或多种的组合。
7.如权利要求6所述的半导体结构，其特征在于，所述第二侧墙的材料与所述第一侧墙的材料不同。
8.如权利要求3所述的半导体结构，其特征在于，还包括：位于所述鳍部结构延伸方向两侧的源漏掺杂层；位于衬底上的介质层，所述源漏掺杂层和栅极结构位于所述介质层内。
9.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成初始鳍部结构，所述初始鳍部结构包括多次层叠的初始牺牲层和位于初始牺牲层上的纳米线；
在所述初始鳍部结构延伸方向的两端形成源漏开口，所述源漏开口暴露出所述初始鳍部结构的侧壁表面；
去除部分所述源漏开口暴露出的初始牺牲层，形成牺牲层，在所述相邻纳米线之间的牺牲层侧壁形成第一凹槽；
在所述第一凹槽内和所述纳米线侧壁形成第一侧墙材料层，所述第一侧墙材料层内具有第一离子；
对所述第一侧墙材料层进行退火处理，使第一离子向纳米线内扩散，形成改性纳米线，所述改性纳米线内具有第一离子。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，形成改性纳米线之后，还包括：去除部分所述第一侧墙材料层，直至暴露出所述改性纳米线侧壁表面，在所述第一凹槽内形成第一侧墙。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第一侧墙材料层的形成工艺包括化学气相沉积工艺；所述化学气相沉积工艺的参数包括：气体包括N(SiH3)3、氨气、氧气和四氟化硅的混合气体；所述N(SiH3)3、氨气和氧气的总流量包括500标准毫升每分钟～3000标准毫升每分钟，四氟化硅的流量包括20标准毫升每分钟～400标准毫升每分钟；温度为200摄氏度～600摄氏度；压强为1毫托～100毫托。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第一侧墙材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅和氮碳氧化硅中一种或多种的组合。
13.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第一离子包括氟离子、碳离子或氮离子。
14.如权利要求9所述的半导体结构的形成方法，其特征在于，所述退火工艺的参数包括：温度为850摄氏度～1050摄氏度；时间为1秒～50秒。
15.如权利要求10所述的半导体结构的形成方法，其特征在于，形成第一侧墙之后，还包括：在所述第一侧墙侧壁形成第二侧墙，所述第二侧墙暴露出所述改性纳米线侧壁表面。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第二侧墙的材料与所述第一侧墙的材料不同；所述第二侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅和氮碳氧化硅中一种或多种的组合。
17.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述初始鳍部结构之前，还包括：在所述衬底上形成伪栅极结构，所述伪栅极结构横跨所述初始鳍部结构，所述源漏开口位于所述伪栅极结构两侧。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，形成改性纳米线之后，还包括：在所述源漏开口内形成源漏掺杂层；形成源漏掺杂层之后，在衬底上形成介质层，所述伪栅极结构和源漏掺杂层位于介质层内；去除所述伪栅极结构，在介质层内形成栅极开口，所述栅极开口暴露出所述牺牲层侧壁表面；去除所述牺牲层，形成鳍部结构，所述鳍部结构包括若干改性纳米线；在栅极开口内形成栅极结构，所述栅极结构环绕所述改性纳米线，所述第一侧墙位于所述栅极结构侧壁表面。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，形成改性纳米线之后，在所述源漏开口内形成源漏掺杂层之前，还包括：对所述源漏开口、改性纳米线侧壁表面和第一侧墙侧壁表面进行清洁处理；所述清洁工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010118794.7A CN113314606A (zh) | 2020-02-26 | 2020-02-26 | 半导体结构及半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010118794.7A CN113314606A (zh) | 2020-02-26 | 2020-02-26 | 半导体结构及半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113314606A true CN113314606A (zh) | 2021-08-27 |
Family
ID=77370168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010118794.7A Pending CN113314606A (zh) | 2020-02-26 | 2020-02-26 | 半导体结构及半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113314606A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113889436A (zh) * | 2021-09-13 | 2022-01-04 | 上海集成电路制造创新中心有限公司 | 环栅结构源漏的外延制备方法以及环栅结构 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101276843A (zh) * | 2007-01-24 | 2008-10-01 | 株式会社东芝 | 半导体存储装置及其制造方法 |
| CN102110669A (zh) * | 2009-12-25 | 2011-06-29 | 中芯国际集成电路制造(上海)有限公司 | 复合介电层及其制作方法 |
| CN103985637A (zh) * | 2014-04-30 | 2014-08-13 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
| CN104064521A (zh) * | 2014-07-03 | 2014-09-24 | 上海华力微电子有限公司 | 半导体工艺方法以及半导体结构 |
| CN104124170A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN104157614A (zh) * | 2013-05-14 | 2014-11-19 | 中芯国际集成电路制造(上海)有限公司 | 分离栅式快闪存储器的制造方法 |
| CN105990234A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US20170271477A1 (en) * | 2016-03-15 | 2017-09-21 | Samsung Electronics Co., Ltd. | Nanosheet and nanowire devices having doped internal spacers and methods of manufacturing the same |
| CN109216454A (zh) * | 2017-07-07 | 2019-01-15 | 中芯国际集成电路制造(北京)有限公司 | 纳米线晶体管及其形成方法 |
| CN109742027A (zh) * | 2018-12-25 | 2019-05-10 | 惠科股份有限公司 | 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板 |
| US20190172755A1 (en) * | 2017-12-04 | 2019-06-06 | Tokyo Electron Limited | Method for incorporating multiple channel materials in a complimentary field effective transistor (cfet) device |
| CN110265301A (zh) * | 2018-03-12 | 2019-09-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110783174A (zh) * | 2019-10-22 | 2020-02-11 | 中国电子科技集团公司第五十五研究所 | 一种在碳化硅材料上制造栅极氧化层的方法 |
| CN110783173A (zh) * | 2019-10-22 | 2020-02-11 | 中国电子科技集团公司第五十五研究所 | 一种在碳化硅材料上制造栅氧化层的方法 |
| CN110808246A (zh) * | 2018-08-06 | 2020-02-18 | 英特尔公司 | 用于全环栅晶体管器件的子鳍隔离方案 |
| CN112582265A (zh) * | 2019-09-27 | 2021-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2020
- 2020-02-26 CN CN202010118794.7A patent/CN113314606A/zh active Pending
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101276843A (zh) * | 2007-01-24 | 2008-10-01 | 株式会社东芝 | 半导体存储装置及其制造方法 |
| CN102110669A (zh) * | 2009-12-25 | 2011-06-29 | 中芯国际集成电路制造(上海)有限公司 | 复合介电层及其制作方法 |
| CN104124170A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN104157614A (zh) * | 2013-05-14 | 2014-11-19 | 中芯国际集成电路制造(上海)有限公司 | 分离栅式快闪存储器的制造方法 |
| CN103985637A (zh) * | 2014-04-30 | 2014-08-13 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
| CN104064521A (zh) * | 2014-07-03 | 2014-09-24 | 上海华力微电子有限公司 | 半导体工艺方法以及半导体结构 |
| CN105990234A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US20170271477A1 (en) * | 2016-03-15 | 2017-09-21 | Samsung Electronics Co., Ltd. | Nanosheet and nanowire devices having doped internal spacers and methods of manufacturing the same |
| CN109216454A (zh) * | 2017-07-07 | 2019-01-15 | 中芯国际集成电路制造(北京)有限公司 | 纳米线晶体管及其形成方法 |
| US20190172755A1 (en) * | 2017-12-04 | 2019-06-06 | Tokyo Electron Limited | Method for incorporating multiple channel materials in a complimentary field effective transistor (cfet) device |
| CN110265301A (zh) * | 2018-03-12 | 2019-09-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110808246A (zh) * | 2018-08-06 | 2020-02-18 | 英特尔公司 | 用于全环栅晶体管器件的子鳍隔离方案 |
| CN109742027A (zh) * | 2018-12-25 | 2019-05-10 | 惠科股份有限公司 | 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板 |
| CN112582265A (zh) * | 2019-09-27 | 2021-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110783174A (zh) * | 2019-10-22 | 2020-02-11 | 中国电子科技集团公司第五十五研究所 | 一种在碳化硅材料上制造栅极氧化层的方法 |
| CN110783173A (zh) * | 2019-10-22 | 2020-02-11 | 中国电子科技集团公司第五十五研究所 | 一种在碳化硅材料上制造栅氧化层的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113889436A (zh) * | 2021-09-13 | 2022-01-04 | 上海集成电路制造创新中心有限公司 | 环栅结构源漏的外延制备方法以及环栅结构 |
| CN113889436B (zh) * | 2021-09-13 | 2023-09-08 | 上海集成电路制造创新中心有限公司 | 环栅结构源漏的外延制备方法以及环栅结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100481514C (zh) | 具有变细的下本体部分的非平面器件及制造方法 | |
| JP5475972B2 (ja) | ピン電界効果トランジスタ及びその製造方法 | |
| US6599803B2 (en) | Method for fabricating semiconductor device | |
| CN105428304B (zh) | 半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法 | |
| CN105470132B (zh) | 鳍式场效应管的形成方法 | |
| US20090045456A1 (en) | Semiconductor device and method of fabricating the same | |
| US20060131648A1 (en) | Ultra thin film SOI MOSFET having recessed source/drain structure and method of fabricating the same | |
| US20190259671A1 (en) | Fin field-effect transistor | |
| CN110265301B (zh) | 半导体结构及其形成方法 | |
| JP2007281280A (ja) | 半導体装置およびその製造方法 | |
| CN110364483B (zh) | 半导体结构及其形成方法 | |
| US7569480B2 (en) | Semiconductor devices and methods of fabricating the same | |
| US10658512B2 (en) | Fin field effect transistor and fabrication method thereof | |
| CN104425282A (zh) | 一种半导体器件的制造方法 | |
| CN103545185A (zh) | 一种采用伪栅极制造半导体器件的方法 | |
| CN113314606A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN109285811B (zh) | 半导体结构及其形成方法 | |
| CN108022881B (zh) | 晶体管及其形成方法 | |
| CN109003976B (zh) | 半导体结构及其形成方法 | |
| CN113097301A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN112151449A (zh) | 半导体结构及其形成方法 | |
| CN113327979B (zh) | 半导体结构的形成方法 | |
| CN113314601B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN111697052B (zh) | 半导体结构及其形成方法 | |
| CN110010683A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |