CN109742027A - 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板 - Google Patents
一种薄膜晶体管的制作方法、薄膜晶体管和显示面板 Download PDFInfo
- Publication number
- CN109742027A CN109742027A CN201811587017.6A CN201811587017A CN109742027A CN 109742027 A CN109742027 A CN 109742027A CN 201811587017 A CN201811587017 A CN 201811587017A CN 109742027 A CN109742027 A CN 109742027A
- Authority
- CN
- China
- Prior art keywords
- layer
- film
- doped layer
- nitrogen
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 106
- 239000010408 film Substances 0.000 claims abstract description 106
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 24
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 239000004615 ingredient Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 238000000151 deposition Methods 0.000 abstract description 12
- 229910007991 Si-N Inorganic materials 0.000 abstract description 8
- 229910006294 Si—N Inorganic materials 0.000 abstract description 8
- 229920006395 saturated elastomer Polymers 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000007789 gas Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 12
- 210000002381 plasma Anatomy 0.000 description 12
- 229910004205 SiNX Inorganic materials 0.000 description 7
- 239000000725 suspension Substances 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 125000001309 chloro group Chemical group Cl* 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 206010020466 Hunger Diseases 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001755 vocal effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管的制作方法、薄膜晶体管和显示面板。薄膜晶体管的制作方法步骤包括在第一金属层上沉积第一绝缘层；在第一绝缘层上沉积有源层；在有源层上沉积掺杂层；在掺杂层的表面通入氮气形成第一薄膜。掺杂层与有源层都是半导体，掺杂层体内的每个硅原子周围都有四对共价键，而处于掺杂层表面处的硅原子上方没有其他原子与该硅原子形成共价键，掺杂层表面就形成了一些悬挂键，悬挂键会破坏电子流动，而在掺杂层的表面通入氮气，氮气可以与悬挂键结合，令掺杂层的表面形成Si‑N键，形成的Si‑N键要更稳定，使悬挂键饱和，减少掺杂层表面处的缺陷态，降低漏电流，减小薄膜晶体管开关阈值电压的漂移。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管的制作方法、薄膜晶体管和显示面板。
背景技术
薄膜晶体管(TFT)可包括使用形成在绝缘支撑基底上的半导体薄膜制造的场效应晶体管。像其它场效应晶体管一样，TFT具有三个端：栅极、漏极和源极，通过调节施加到栅极的电压以导通或截止在源极和漏极之间流动的电流来使用TFT以执行开关操作。TFT可用在传感器、存储器件、光学器件中，作为平板显示装置的开关单元和作为平板显示装置的驱动单元。
TFT会产生较大的漏电流，影响显示效果。
发明内容
本发明的目的是提供一种降低漏电流的薄膜晶体管的制作方法、薄膜晶体管和显示面板。
本发明公开了一种薄膜晶体管的制作方法,步骤包括：
在第一金属层上沉积第一绝缘层；
在第一绝缘层上沉积有源层；
在有源层上沉积掺杂层；
在掺杂层的表面通入氮气形成第一薄膜。
可选的，在掺杂层的表面通入氮气形成第一薄膜的步骤包括：
在掺杂层成膜工艺后通入氮气形成所述第一薄膜。
可选的，所述在掺杂层的表面通入氮气形成所述第一薄膜的步骤包括：
在所述掺杂层的表面通入氮气的时间不超过20秒，形成所述第一薄膜。
可选的，在掺杂层的表面通入氮气形成第一薄膜的步骤包括：
在掺杂层蚀刻工艺后通入氮气形成所述第一薄膜和第二薄膜。
可选的，所述在掺杂层蚀刻工艺后通入氮气形成所述第一薄膜和第二薄膜的步骤包括：
在所述第一薄膜上沉积形成第二金属层；
蚀刻所述第二金属层形成源极和漏极；
蚀刻所述掺杂层形成沟道；
在所述沟道的表面通入氮气形成所述第一薄膜和第二薄膜。
可选的，所述蚀刻第二金属层形成源极和漏极的步骤包括：
在所述第二金属层上涂布光刻胶；
通过曝光显影形成源极和漏极的图案；
使用剥离液将图案以外的光刻胶去除；
使用蚀刻液将图案以外的第二金属层去除形成源极和漏极。
可选的，所述蚀刻掺杂层形成沟道的步骤包括：
在源极和漏极之间通入刻蚀气体蚀刻形成沟道。
可选的，在源极和漏极之间通入刻蚀气体蚀刻形成沟道的步骤包括：
将蚀刻气体高温处理成等离子体；
将等离子体通入源极和漏极之间形成沟道。
可选的，在掺杂层成膜工艺后通入氮气形成第一薄膜的步骤包括：
在有源层的表面沉积形成掺杂层；
高温加热氮气形成氮原子等离子体；
在所述掺杂层的表面通入氮原子等离子体形成所述第一薄膜。
本发明还公开了一种薄膜晶体管，包括第一金属层、第一绝缘层、有源层、掺杂层和第一薄膜；所述第一绝缘层覆盖在所述第一金属层上；所述有源层设置在所述第一绝缘层上；所述掺杂层设置在所述有源层上；所述第一薄膜覆盖所述掺杂层表面，所述第一薄膜通过在所述掺杂层的表面通入氮气形成。
可选的，所述第一薄膜的成分为氮化硅SiNX，膜厚在
可选的，所述薄膜晶体管包括沟道、源极、漏极和第二薄膜，所述源极和漏极设置在所述第一薄膜上，所述沟道将源极和漏极分开，所述沟道将所述第一薄膜和所述掺杂层各分为两个部分，所述沟道的底部为有源层，所述第二薄膜位于沟道底部的有源层表面。
本发明还公开了一种显示面板，包括上述任意所述的薄膜晶体管。
相对于未在掺杂层表面通入氮气的方案来说，本发明掺杂层与有源层都是半导体，掺杂层体内的每个硅原子周围都有四对共价键，而处于掺杂层表面处的硅原子上方没有其他原子与该硅原子形成共价键，所以掺杂层表面就形成了一些不饱和的悬挂键，悬挂键会破坏电子流动，而在掺杂层的表面通入氮气，氮气可以与悬挂键结合，令掺杂层的表面形成Si-N键，形成的Si-N键比氢气形成的Si-H要更稳定，使悬挂键饱和，减少掺杂层表面处的缺陷态，降低漏电流，减小薄膜晶体管开关阈值电压的漂移。
附图说明
所包括的附图用来提供对本发明实施例的进一步的理解，其构成了说明书的一部分，用于例示本发明的实施方式，并与文字描述一起来阐释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本发明的一实施例的一种显示面板的示意图；
图2是本发明的一实施例的显示面板图像残留老化后的示意图；
图3是本发明的一实施例的显示面板的示意图；
图4是本发明的另一实施例的图像残留亮点的示意图；
图5是本发明的另一实施例的背沟道蚀刻的薄膜晶体管示意图；
图6是本发明的另一实施例的薄膜晶体管的制作方法的示意图；
图7是本发明的另一实施例的在掺杂层成膜工艺后通入氮气形成第一薄膜的步骤的示意图；
图8是本发明的另一实施例的在掺杂层蚀刻工艺后通入氮气形成第一薄膜的步骤的示意图；
图9是本发明的另一实施例的蚀刻第二金属层形成源极和漏极的步骤的示意图；
图10是本发明的另一实施例的一种薄膜晶体管的制作方法的示意图；
图11是本发明的另一实施例的一种薄膜晶体管未蚀刻的示意图；
图12是本发明的另一实施例的一种薄膜晶体管蚀刻后的示意图；
图13是本发明的另一实施例的一种TFT电流与阈值电压特性曲线的示意图；
图14是本发明的另一实施例的一种显示面板的示意图。
其中，100、显示面板；110、薄膜晶体管；111、第一金属层；112、第二金属层；1121、源极；1122、漏极；113、第一绝缘层；114、第二绝缘层；115、有源层；116、掺杂层；117、第一薄膜；118、第二薄膜；119、沟道。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本发明可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本发明的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
如图1至图5所示，非晶硅薄膜晶体管110(TFT)制程通常采用背沟道蚀刻(BackChannel Etching，BCE)型结构如图5所示，该结构成本低且工艺简单；但是由于背沟道蚀刻的界面状态较差，TFT漏电较大。而4道光罩因为特殊的蚀刻工艺,容易产生较大的尾部,更易造成显示面板图像残留。
下面参考附图和可选的实施例对本发明作进一步说明。
如图6至图11所示，本发明实施例公开了一种薄膜晶体管的制作方法，步骤包括：
S61、在第一金属层上沉积第一绝缘层；
S62、在第一绝缘层上沉积有源层；
S63、在有源层上沉积掺杂层；
S64、在掺杂层的表面通入氮气形成第一薄膜。
掺杂层与有源层都是半导体，掺杂层体内的每个硅原子周围都有四对共价键，而处于掺杂层表面处的硅原子上方没有其他原子与该硅原子形成共价键，所以掺杂层表面就形成了一些不饱和的悬挂键，悬挂键会破坏电子流动，而在掺杂层的表面通入氮气，氮气可以与悬挂键结合，令掺杂层的表面形成Si-N键，形成的Si-N键比氢气形成的Si-H要更稳定，使悬挂键饱和稳定，减少掺杂层表面处的缺陷态，降低漏电流，减小薄膜晶体管开关阈值电压的漂移。
在一实施例中，在掺杂层的表面通入氮气形成第一薄膜的步骤包括：
在掺杂层成膜工艺后通入氮气形成第一薄膜。
在制作薄膜晶体管的过程中需要在掺杂层的表面沉积第二金属层，以便在之后的制程中形成电极，因为沉积后的第二金属层覆盖在掺杂层的表面，但第二金属层无法饱和悬挂键，所以在沉积第二金属层之前就要对掺杂层的表面进行处理，通入氮气而修复悬挂键形成第一薄膜，然后再在被修复的掺杂层表面沉积第二金属层。
在一实施例中，如图7所示，在掺杂层成膜工艺后通入氮气形成第一薄膜的步骤包括：
S71、高温加热氮气形成氮原子等离子体；
S72、在掺杂层的表面通入氮原子等离子体形成第一薄膜。
使用磷化氢(PH3)和硅烷(SiH4)气体沉积后会在有源层的表面形成掺杂磷原子的掺杂层，该掺杂层为半导体膜，可以减小有源层与第二金属层之间的接触电阻，将氮气高温加热形成等离子体，可以提高成膜质量。
在一实施例中，在掺杂层的表面通入氮气形成第一薄膜的步骤包括：
在掺杂层蚀刻工艺后通入氮气形成第一薄膜和第二薄膜；
掺杂层蚀刻工艺后，掺杂层被蚀刻掉的表面会形成悬挂键，由于有源层与掺杂层都是半导体材料，掺杂层是沉积在有源层上的，在掺杂层蚀刻过程中难免会蚀刻掉部分的有源层，所以有源层表面也会新形成悬挂键，在掺杂层蚀刻工艺后再通入氮气，可以进一步的修复悬挂键。
在一实施例中，如图8所示，在掺杂层蚀刻工艺后通入氮气形成第一薄膜和第二薄膜的步骤包括：
S81、在第一薄膜上沉积形成第二金属层；
S82、蚀刻第二金属层形成源极和漏极；
S83、蚀刻掺杂层形成沟道；
S84、在沟道的表面通入氮气形成第一薄膜和第二薄膜。
蚀刻第二金属层可以将第二金属层分为两个部分，以形成源极和漏极，由于沉积掺杂层是为了减少有源层与第二金属层之间的接触电阻，源极和漏极都位于掺杂层上，蚀刻掺杂层能将掺杂层分为两个部分，避免短路。
在一实施例中，如图9所示，蚀刻第二金属层形成源极和漏极的步骤包括：
S91、在第二金属层上涂布光刻胶；
S92、通过曝光显影形成源极和漏极的图案；
S93、使用剥离液将图案以外的光刻胶去除；
S94、使用蚀刻液将图案以外的第二金属层去除形成源极和漏极。
涂布光刻胶，通过曝光显影形成需要保留的图案，使用剥离液可以将图案外的光刻胶去除，而不影响图案内的光刻胶，再使用蚀刻液将图案以外的第二金属层蚀刻掉形成源极和漏极。
蚀刻掺杂层形成沟道的步骤包括：
在源极和漏极之间通入刻蚀气体蚀刻形成沟道；通入刻蚀气体以便进一步蚀刻掺杂层，避免源极和漏极短路。
如图10所示，在源极和漏极之间通入刻蚀气体蚀刻形成沟道的步骤包括：
S109、将蚀刻气体高温处理成等离子体；
S1010、将等离子体通入源极和漏极之间形成沟道。
蚀刻气体为含有氯基或氟基的气体，如Cl2(氯气)或CF4(四氟化碳)，高温处理成等离子体加快反应速率。
在一实施例中，如图10所示，在掺杂层的表面通入氮气形成第一薄膜的步骤包括：
S104、在掺杂层的表面通入氮气的时间不超过20秒，形成第一薄膜；
为了使掺杂层表面的悬挂键充分的与氮气结合形成Si-N键，就要保证充入氮气的时间，充入氮气的时间为20秒的话，悬挂键基本全被修复。
作为本发明的另一实施例，如图10所示，公开了一种薄膜晶体管的制作方法，步骤包括：
S101、在第一金属层上沉积形成第一绝缘层；
S102、在第一绝缘层上沉积形成有源层；
S103、在有源层的表面沉积形成掺杂层；
S104、在掺杂层表面通入氮气的时间不超过20秒形成第一薄膜；
S105、在第一薄膜上沉积形成第二金属层；
S106、在第二金属层上涂布光刻胶；
S107、通过曝光显影形成源极和漏极的图案；
S108、使用剥离液将图案以外的光刻胶去除；
S109、使用蚀刻液将图案以外的第二金属层去除形成源极和漏极；
S1010、将蚀刻气体高温处理成等离子体；
S1011、将等离子体通入源极和漏极之间形成沟道；
S1012、在沟道内通入氮气的时间不超过20秒形成第一薄膜和第二薄膜。
有源层为非晶硅，掺杂层为N型掺杂，用湿法刻蚀第二金属层，用干法刻蚀第一薄膜和掺杂层，干法刻蚀的气体含有氯基或氟基的气体，如Cl2或CF4，将这些气体高温等离子处理后更容易反应。由于掺杂层体内的每个硅原子周围都有四对共价键，而处于掺杂层表面处的硅原子上方没有其他原子与该硅原子形成共价键，掺杂层的表面就会形成一些不饱和的悬挂键，悬挂键会破坏电子流动，而在掺杂层的表面通入氮气，氮气可以与悬挂键结合，令掺杂层的表面形成Si-N键，使悬挂键饱和，之后还需要对掺杂层和第二金属层蚀刻形成源漏两极，由于掺杂层是对有源层掺杂含五价P原子所形成的，掺杂层与有源层都是半导体材料，所以刻蚀掺杂层后还会继续刻蚀小部分的有源层，被刻蚀掉的掺杂层和有源层沟道处的表面又会形成新的悬挂键，悬挂键会影响有源层的电学性能，所以在蚀刻后形成的沟道处也通入氮气，在掺杂层沟道处表面形成第一薄膜，以及有源层沟道处表面形成第二薄膜，以进一步修复悬挂键。
如图11和图13所示，作为本发明的另一实施例，公开了一种薄膜晶体管110，包括第一金属层111、第一绝缘层113、有源层115、掺杂层116和第一薄膜117。其中，第一绝缘层113覆盖第一金属层111上，有源层115设置在第一绝缘层113上，掺杂层116设置在有源层115上，第一薄膜117覆盖掺杂层116表面，所述第一薄膜117通过在所述掺杂层116的表面通入氮气形成。
第一薄膜117与掺杂层116表面通过共价键连接，修复了掺杂层116表面上的悬挂键，使悬挂键饱和，减少掺杂层116表面处的缺陷态，从而降低漏电流，减小薄膜晶体管110开关阈值电压的漂移。
第一薄膜117的成分为SiNX，膜厚在掺杂层116和有源层115材料都是半导体，含有硅，而掺杂层116表面的悬挂键主要就是硅原子产生的，通过充入氮气修复悬挂键形成第一薄膜117，第一薄膜117成分为SiNX，SiNX覆盖在掺杂层116表面，SiNX膜厚范围在
在一实施例中，如图13所示，薄膜晶体管110包括沟道119、源极1121、漏极1122和第二薄膜118，源极1121和漏极1122设置在第一薄膜117上，沟道119将源极1121和漏极1122分开，沟道119将第一薄膜117和掺杂层116各分为两个部分，沟道119的底部为有源层115，第二薄膜118位于沟道119底部的有源层115表面。
沟道119的形成需要对第一薄膜117和掺杂层116蚀刻，将第一薄膜117和掺杂层116各分为两个部分避免源极1121和漏极1122短路，由于掺杂层116和有源层115都是半导体，在蚀刻掺杂层116时有源层115难免也会被蚀刻小部分，在蚀刻后形成的掺杂层116和有源层115表面会形成悬挂键，破坏电子的流动，所以需要在沟道119内通入氮气以饱和悬挂键，在沟道119掺杂层116的表面上新形成第一薄膜117，在沟道119有源层115的表面上形成第二薄膜118，饱和了悬挂键，降低漏电流。
如图12所示，作为本发明的另一实施例，公开了一种薄膜晶体管110，包括第一金属层111、第一绝缘层113、有源层115、掺杂层116、第一薄膜117、第二金属层112、第二绝缘层114、沟道119和第二薄膜118。其中，第一绝缘层113覆盖在第一金属层111上，有源层115设置在第一绝缘层113上，掺杂层116设置在有源层115上，第一薄膜117覆盖掺杂层116表面，第二金属层112设置在第一薄膜117上，第二绝缘层114覆盖在第一金属层111、第一绝缘层113、有源层115、掺杂层116、第一薄膜117、源极1121和漏极1122上，沟道119位于掺杂层116和第二金属层112中间，分别将掺杂层116和第二金属层112分成左右两部分，第二薄膜118位于沟道119内的有源层115表面，所述第一薄膜117通过在所述掺杂层116的表面通入氮气形成。
第一金属层111为栅极线，第一绝缘层113为栅极绝缘膜，有源层115为非晶硅层，掺杂层116为对有源层115掺杂有五价磷原子后形成的欧姆接触层，第一薄膜117为对掺杂层116通入氮气所形成的SiNX薄膜，第二金属层112通过蚀刻形成左右两部分，分别为源极1121和漏极1122，由于掺杂层116能导电，所以还需要进一步蚀刻将掺杂层116分成两部分，但在蚀刻掺杂层116的过程中有源层115也会被部分蚀刻形成沟道119，而掺杂层116和有源层115沟道119处的表面会新形成悬挂键，破坏电子流动性，所以在蚀刻后也需要通入氮气饱和悬挂键，掺杂层116沟道119处的表面又会形成第一薄膜117，有源层115沟道119的表面会形成第二薄膜118，第一薄膜117和第二薄膜118的成分都是SiNX，第二绝缘层114为钝化层，覆盖在第一金属层111、第一绝缘层113、有源层115、掺杂层116、第一薄膜117、源极1121和漏极1122上形成保护。
如图13所示，图中横坐标为阈值电压，纵坐标为TFT中电流大小，a为无背光源下的掺杂层不通氮气的TFT电流曲线，b为有背光源下的掺杂层不通氮气的TFT电流曲线，c为无背光源下的掺杂层通氮气的TFT电流曲线，d为有背光源下的掺杂层通氮气的TFT电流曲线；TFT电流大小都为i0的情况下通过对比，a的阈值电压大于c的阈值电压，b的阈值电压大于d的阈值电压，在掺杂层通入氮气减小了阈值电压，从不开背光到开背光阈值电压会产生漂移，在电流为i0时，a与c的阈值电压差别不明显，但b与d的阈值电压差别就很明显，b明显大于d，a到b的阈值电压变化比c到d的阈值电压变化要大，所以掺杂层不通氮气的阈值电压的变化要大于掺杂层通氮气的阈值电压变化，得出掺杂层通入氮气能减小TFT阈值电压漂移。
如图14所示，作为本发明的另一实施例，公开了一种显示面板100，包括如上述实施例中任意薄膜晶体管110。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本发明的保护范围。
本发明的技术方案可以广泛用于各种显示面板，如扭曲向列型(TwistedNematic，TN)显示面板、平面转换型(In-Plane Switching，IPS)显示面板、垂直配向型(Vertical Alignment，VA)显示面板、多象限垂直配向型(Multi-Domain VerticalAlignment，MVA)显示面板，当然，也可以是其他类型的显示面板，如有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板，均可适用上述方案。
以上内容是结合具体的可选的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种薄膜晶体管的制作方法，其特征在于，包括步骤：
在第一金属层上沉积第一绝缘层；
在第一绝缘层上沉积有源层；
在有源层上沉积掺杂层；
在掺杂层的表面通入氮气形成第一薄膜。
2.如权利要求1所述的一种薄膜晶体管的制作方法，其特征在于，所述在掺杂层的表面通入氮气形成第一薄膜的步骤包括：
在掺杂层成膜工艺后通入氮气形成所述第一薄膜。
3.如权利要求1所述的一种薄膜晶体管的制作方法，其特征在于，所述在掺杂层的表面通入氮气形成第一薄膜的步骤包括：
在掺杂层蚀刻工艺后通入氮气形成所述第一薄膜和第二薄膜。
4.如权利要求3所述的一种薄膜晶体管的制作方法，其特征在于，所述在掺杂层蚀刻工艺后通入氮气形成所述第一薄膜和第二薄膜的步骤包括：
在所述第一薄膜上沉积形成第二金属层；
蚀刻所述第二金属层形成源极和漏极；
蚀刻所述掺杂层形成沟道；
在所述沟道的表面通入氮气形成所述第一薄膜和第二薄膜。
5.如权利要求4所述的一种薄膜晶体管的制作方法，其特征在于，所述蚀刻所述第二金属层形成源极和漏极的步骤包括：
在第二金属层上涂布光刻胶；
通过曝光显影形成源极和漏极的图案；
使用剥离液将图案以外的光刻胶去除；
使用蚀刻液将图案以外的第二金属层去除形成所述源极和漏极。
6.如权利要求1所述的一种薄膜晶体管的制作方法，其特征在于，所述在掺杂层的表面通入氮气形成所述第一薄膜的步骤包括：
在所述掺杂层的表面通入氮气的时间不超过20秒，形成所述第一薄膜。
7.一种薄膜晶体管，其特征在于，包括：
第一金属层；
第一绝缘层，覆盖所述第一金属层；
有源层，设置在所述第一绝缘层上；
掺杂层，设置在所述有源层上；以及
第一薄膜，覆盖所述掺杂层表面，所述第一薄膜通过在所述掺杂层的表面通入氮气形成。
8.如权利要求7所述的一种薄膜晶体管，其特征在于，所述第一薄膜的成分为氮化硅。
9.如权利要求7所述的一种薄膜晶体管，其特征在于，所述薄膜晶体管包括沟道、源极、漏极和第二薄膜，所述源极和漏极设置在所述第一薄膜上，所述沟道将源极和漏极隔开，所述沟道将所述第一薄膜和所述掺杂层各分为两个部分，所述沟道的底部为有源层，所述第二薄膜位于沟道底部的有源层表面。
10.一种显示面板，其特征在于，包括如权利要求7至9任意一项所述的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811587017.6A CN109742027A (zh) | 2018-12-25 | 2018-12-25 | 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811587017.6A CN109742027A (zh) | 2018-12-25 | 2018-12-25 | 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109742027A true CN109742027A (zh) | 2019-05-10 |
Family
ID=66359724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811587017.6A Pending CN109742027A (zh) | 2018-12-25 | 2018-12-25 | 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109742027A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416228A (zh) * | 2019-07-31 | 2019-11-05 | 云谷（固安）科技有限公司 | 显示面板及显示装置 |
| CN113314606A (zh) * | 2020-02-26 | 2021-08-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188452B1 (en) * | 1996-07-09 | 2001-02-13 | Lg Electronics, Inc | Active matrix liquid crystal display and method of manufacturing same |
| CN1917219A (zh) * | 2005-08-17 | 2007-02-21 | 株式会社神户制钢所 | 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件 |
| CN1992350A (zh) * | 2005-12-28 | 2007-07-04 | 三星电子株式会社 | 用于显示面板的薄膜晶体管基板 |
| CN103824779A (zh) * | 2014-02-18 | 2014-05-28 | 北京京东方显示技术有限公司 | 一种薄膜晶体管及其制作方法、tft阵列基板、显示装置 |
| CN108987279A (zh) * | 2018-07-16 | 2018-12-11 | 惠科股份有限公司 | 薄膜晶体管的制造方法 |
-
2018
- 2018-12-25 CN CN201811587017.6A patent/CN109742027A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188452B1 (en) * | 1996-07-09 | 2001-02-13 | Lg Electronics, Inc | Active matrix liquid crystal display and method of manufacturing same |
| CN1917219A (zh) * | 2005-08-17 | 2007-02-21 | 株式会社神户制钢所 | 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件 |
| CN1992350A (zh) * | 2005-12-28 | 2007-07-04 | 三星电子株式会社 | 用于显示面板的薄膜晶体管基板 |
| CN103824779A (zh) * | 2014-02-18 | 2014-05-28 | 北京京东方显示技术有限公司 | 一种薄膜晶体管及其制作方法、tft阵列基板、显示装置 |
| CN108987279A (zh) * | 2018-07-16 | 2018-12-11 | 惠科股份有限公司 | 薄膜晶体管的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416228A (zh) * | 2019-07-31 | 2019-11-05 | 云谷（固安）科技有限公司 | 显示面板及显示装置 |
| CN113314606A (zh) * | 2020-02-26 | 2021-08-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| US7727824B2 (en) | Liquid crystal display device and fabricating method thereof | |
| CN104681627B (zh) | 阵列基板、薄膜晶体管及制作方法、显示装置 | |
| CN105470262A (zh) | 薄膜晶体管基板及使用薄膜晶体管基板的显示设备 | |
| CN104752343A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN102842601B (zh) | 一种阵列基板及其制作方法 | |
| CN103151388A (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN103354206B (zh) | 过孔制作方法、显示面板制作方法及显示面板 | |
| CN109065551A (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| CN106298957A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN108550625A (zh) | 一种薄膜晶体管及其制作方法 | |
| CN110993610A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN109742027A (zh) | 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板 | |
| CN105336746A (zh) | 一种双栅极薄膜晶体管及其制作方法、以及阵列基板 | |
| CN106887379A (zh) | 一种半透掩膜构图方法及阵列基板、显示装置 | |
| CN103700709B (zh) | 一种薄膜晶体管及其制备方法、阵列基板和显示器 | |
| CN106129063A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| US10062791B2 (en) | Self-aligned metal oxide thin film transistor and method of making same | |
| CN106952963B (zh) | 一种薄膜晶体管及制作方法、阵列基板、显示装置 | |
| CN103700668A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN203480181U (zh) | 阵列基板及显示装置 | |
| CN103943509B (zh) | 薄膜晶体管的制程方法 | |
| CN108122759A (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN102709329A (zh) | 薄膜晶体管及其制造方法 | |
| KR100687341B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190510 |