KR100687341B1 - 박막 트랜지스터 액정표시장치의 제조방법 - Google Patents
박막 트랜지스터 액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR100687341B1 KR100687341B1 KR1020030098754A KR20030098754A KR100687341B1 KR 100687341 B1 KR100687341 B1 KR 100687341B1 KR 1020030098754 A KR1020030098754 A KR 1020030098754A KR 20030098754 A KR20030098754 A KR 20030098754A KR 100687341 B1 KR100687341 B1 KR 100687341B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- electrode
- ohmic contact
- drain electrode
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000010408 film Substances 0.000 claims abstract description 36
- 239000010409 thin film Substances 0.000 claims abstract description 30
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 10
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 10
- 230000001681 protective effect Effects 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 239000012495 reaction gas Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 69
- 239000004065 semiconductor Substances 0.000 description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 description 18
- 238000005530 etching Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 BCE(Back Channel Etch)타입 박막 트랜지스터 액정표시장치에 있어서, 채널영역에 해당되는 오믹콘택층 부위에 BCE공정 대신 산화 공정을 진행시켜 절연체화하여 소오스전극과 드레인전극을 분리시키는 박막 트랜지스터 액정표시장치의 제조방법에 관해 개시한 것으로서, 절연 기판에 게이트전극을 형성하는 단계와, 상기 절연 기판 상에 상기 게이트전극을 덮는 게이트절연막을 형성하는 단계와, 게이트절연막 위에 상기 게이트전극과 대응되는 부위에 잔류되도록 동일 형상의 패턴을 가지는 활성층 및 오믹콘택층을 형성하는 단계와, 상기 오믹콘택층에 각각 연결되는 소오스전극 및 드레인전극을 형성하는 단계와, 소오스전극 및 드레인전극 사이에 노출된 오믹콘택층 부위에 산화 공정을 진행하여 절연막을 형성하는 단계와, 상기 드레인전극을 노출시키는 콘택홀을 가진 보호막을 형성하는 단계와, 보호막 상에 상기 콘택홀을 덮어 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함한다.
Description
도 1a 내지 도 1c는 종래기술에 따른 BCE 타입 박막 트랜지스터 액정표시장치의 제조방법을 설명하기 위한 공정단면도.
도 2a 내지 도 2d는 본 발명에 따른 BCE 타입 박막 트랜지스터 액정표시장치의 제조방법을 설명하기 위한 공정단면도.
본 발명은 박막 트랜지스터 액정표시장치의 제조방법에 관한 것으로, 보다 구체적으로는 BCE(Back Channel Etch)타입 박막 트랜지스터 액정표시장치에 있어서, 채널영역에 해당되는 오믹콘택층 부위에 BCE공정 대신 산화 공정을 진행시켜 절연체화하여 소오스전극과 드레인전극을 분리시키는 박막 트랜지스터 액정표시장치의 제조방법에 관한 것이다.
액정표시소자는 CRT(Cathod-ray tube)를 대신하여 개발되었다. 특히, 각 화소마다 스위칭 소자로서 박막 트랜지스터가 구비되는 박막 트랜지스터 액정표시장치는 CRT에 필적할만한 화면의 고화질화, 대형화 및 컬러화 등을 실현하였으며, 최근에 들어서는, 노트북 PC 및 모니터 시장에서 크게 각광받고 있다.
이와 같은 박막 트랜지스터 액정표시장치는 개략적으로 박막 트랜지스터 및 화소전극이 구비된 어레이 기판과, 컬러필터 및 상대전극이 구비된 컬러필터 기판이 액정층의 개재하에 합착된 구조를 갖는다.
한편, 이와 같은 박막 트랜지스터 액정표시장치를 제조함에 있어서, 그 제조 공정 수, 특히, 상기 어레이 기판의 제조 공정수를 감소시키는 것은 매우 중요하다. 왜냐하면, 제조 공정 수를 감소시킬수록 박막 트랜지스터 액정표시장치의 제조 비용 및 시간을 감소시킬 수 있고, 그래서, 더 저렴한 값에 보다 많은 양의 박막 트랜지스터 액정표시장치를 보급할 수 있기 때문이다.
액정표시소자는 CRT(Cathod-ray tube)를 대신하여 개발되었다. 특히, 각 화소마다 스위칭 소자로서 박막 트랜지스터가 구비되는 박막 트랜지스터 액정표시장치는 CRT에 필적할만한 화면의 고화질화, 대형화 및 컬러화 등을 실현하였으며, 최근에 들어서는, 노트북 PC 및 모니터 시장에서 크게 각광받고 있다.
이와 같은 박막 트랜지스터 액정표시장치는 개략적으로 박막 트랜지스터 및 화소전극이 구비된 어레이 기판과, 컬러필터 및 상대전극이 구비된 컬러필터 기판이 액정층의 개재하에 합착된 구조를 갖는다.
한편, 이와 같은 박막 트랜지스터 액정표시장치를 제조함에 있어서, 그 제조 공정 수, 특히, 상기 어레이 기판의 제조 공정수를 감소시키는 것은 매우 중요하다. 왜냐하면, 제조 공정 수를 감소시킬수록 박막 트랜지스터 액정표시장치의 제조 비용 및 시간을 감소시킬 수 있고, 그래서, 더 저렴한 값에 보다 많은 양의 박막 트랜지스터 액정표시장치를 보급할 수 있기 때문이다.
삭제
삭제
삭제
여기서, 제조 공정수의 감소는 마스크 수의 감소에 의해 실현되며, 통상의 어레이 기판은 7-마스크 공정을 통해 양산되어 왔으나, 최근에는 BCE(Back Channel Etch)기술을 적용한 5-마스크 공정을 통해 양산되고 있다.
도 1a 내지 도 1c는 종래기술에 따른 BCE 타입 박막 트랜지스터 액정표시장치의 제조방법을 설명하기 위한 공정단면도이다.
종래기술에 따른 BCE타입 박막 트랜지스터 액정표시장치의 제조방법은, 도 1a에 도시된 바와 같이, 투명성 절연 기판인 유리기판(1)의 적소에 게이트전극(3)을 형성하고, 그 위에 게이트 절연막(5)과 반도체층(a-Si)(미도시)과 도핑된 반도체층(n+a-Si)(미도시)을 연속적으로 형성한다. 이때, 상기 반도체층(a-Si)은 1700∼2000Å 두께로 형성한다. 또한, 상기 도핑된 반도체층(n+a-Si)은 PECVD(Plasma Enhanced Chemical Vapor Deposition)방법으로 증착하며, 양호한 오믹(ohmic) 특성을 얻기 위해 증착 시에 인(phosphorus)을 도핑한다. 여기서, 상기 도핑된 반도체층(n+a-Si)은 이후의 공정을 거쳐 오믹콘택층이 되며, 상기 오믹콘택층이 양호한 오믹접촉을 해야 박막 트랜지스터 구동 시 전류가 누설되지 않으며, 박막 트랜지스터의 동작 특성이 향상된다.
그 다음, 도핑된 반도체층(n+ a-Si) 및 반도체층(a-Si)을 사진식각 공정에 의하여 동시에 패터닝하여 오믹콘택층(9) 및 활성층(7)을 형성한다.
이후, 도 1b에 도시된 바와 같이, 상기 활성층(7)을 포함한 기판 전면에 소오스/드레인 전극을 형성하기 위한 도전층(미도시)을 형성하고 나서, 상기 도전층 위에 소오스전극 및 드레인전극 영역을 덮는 감광막패턴(17)을 형성한다. 이어, 상기 감광막패턴(17)을 마스크로 하여 상기 도전층을 식각하여 소오스전극(11S)과 드레인전극(11D)을 형성한다. 다시, 상기 감광막패턴(17)을 마스크로하여 그 하단에 있는 오믹콘택층을 RIE(Reactive Ion Etch) 또는 PE(Plasma Etch) 등의 건식식각방법으로 소오스전극(11S)과 드레인전극(11D)의 사이의 활성층(7)의 채널영역에 해당되는 오믹콘택층 부분을 제거한다. 여기서, 상기 채널영역에 해당되는 오믹콘택층을 식각하는 것을 BCE 라 한다.
한편, 이 과정에서 활성층(7)의 채널영역이 노출되며, 상기 식각공정에서 오믹콘택층(9)뿐만 아니라 오믹콘택층(9) 하부의 활성층(7)도 일부 식각되어 최종적으로 식각 후 잔류되는 활성층(7) 두께는 1200Å이 된다.
이후, 도 1b에 도시된 바와 같이, 상기 활성층(7)을 포함한 기판 전면에 소오스/드레인 전극을 형성하기 위한 도전층(미도시)을 형성하고 나서, 상기 도전층 위에 소오스전극 및 드레인전극 영역을 덮는 감광막패턴(17)을 형성한다. 이어, 상기 감광막패턴(17)을 마스크로 하여 상기 도전층을 식각하여 소오스전극(11S)과 드레인전극(11D)을 형성한다. 다시, 상기 감광막패턴(17)을 마스크로하여 그 하단에 있는 오믹콘택층을 RIE(Reactive Ion Etch) 또는 PE(Plasma Etch) 등의 건식식각방법으로 소오스전극(11S)과 드레인전극(11D)의 사이의 활성층(7)의 채널영역에 해당되는 오믹콘택층 부분을 제거한다. 여기서, 상기 채널영역에 해당되는 오믹콘택층을 식각하는 것을 BCE 라 한다.
한편, 이 과정에서 활성층(7)의 채널영역이 노출되며, 상기 식각공정에서 오믹콘택층(9)뿐만 아니라 오믹콘택층(9) 하부의 활성층(7)도 일부 식각되어 최종적으로 식각 후 잔류되는 활성층(7) 두께는 1200Å이 된다.
삭제
삭제
그 다음, 감광막패턴을 제거하고 나서, 도 1c에 도시된 바와 같이, 상기 노출된 기판 전면에 PECVD에 의한 증착기술에 의하여 절연물질을 증착하여 보호막(13)을 형성한다. 이후, 상기 보호막(13)을 선택식각하여 드레인전극(11D)의 일부를 노출시키는 콘택홀(13a)을 형성한다. 이어, 상기 결과물 전면에 ITO 등의 투명도전층(미도시)을 형성한 후, 투명도전층을 사진식각공정에 의하여 패터닝하여 콘택홀(13a)을 매립시켜 드레인전극(11D)과 연결되는 화소전극(15)을 형성한다.
그러나, 종래의 기술에서는, 활성층의 채널영역을 노출시키도록 오믹콘택층 을 건식식각 시에 발생하는 강한 전계에 의해 이온이 가속되며, 이러한 가속된 이온충격(ion bambardment)에 의해 도핑된 반도체층 및 반도체층에 2000Å 두께로 데미지(damage)를 주게된다. 이러한 데미지에 의해 오프특성을 향상시키기가 어려운 문제점이 있다.
또한, 종래의 7-마스크 공정에서는 반도체층(a-Si)을 500Å 두께로 형성하여 양호한 박막 트랜지스터 특성을 구현하였으나, BCE타입의 5-마스크공정에서는 이후의 오믹콘택층 식각공정에서 반도체층도 소정두께가 식각되므로, 반도체층(a-Si)을 500Å보다 두꺼운 1700∼2000Å로 형성해야 한다. 이때, 상기 BCE타입의 5-마스크공정에서는 고가의 건식식각장비를 이용하여 채널영역의 오믹콘택층을 식각해야 하는 공정을 수행한다. 따라서, 공정이 복잡해지고, 박막 트랜지스터 특성 저하 및 반도체층(a-Si)두께 증가에 의한 장비 가동률이 저하되는 문제점도 있다.
상기 문제점을 해결하고자, 본 발명의 목적은 BCE(Back Channel Etch) 타입 박막 트랜지스터 액정표시장치에 있어서, 채널영역에 해당되는 오믹콘택층 부위를 산화시켜 절연체화하여 소오스전극과 드레인전극을 분리시킴으로써, BCE공정을 생략할 수 있어 공정을 단순화시키고, 뿐만 아니라 BCE공정에 따른 식각 데미지를 최소화시켜 박막 트랜지스터 특성을 향상시킬 수 있는 박막 트랜지스터 액정표시장치의 제조방법을 제공하는 것이다.
또한, 종래의 7-마스크 공정에서는 반도체층(a-Si)을 500Å 두께로 형성하여 양호한 박막 트랜지스터 특성을 구현하였으나, BCE타입의 5-마스크공정에서는 이후의 오믹콘택층 식각공정에서 반도체층도 소정두께가 식각되므로, 반도체층(a-Si)을 500Å보다 두꺼운 1700∼2000Å로 형성해야 한다. 이때, 상기 BCE타입의 5-마스크공정에서는 고가의 건식식각장비를 이용하여 채널영역의 오믹콘택층을 식각해야 하는 공정을 수행한다. 따라서, 공정이 복잡해지고, 박막 트랜지스터 특성 저하 및 반도체층(a-Si)두께 증가에 의한 장비 가동률이 저하되는 문제점도 있다.
상기 문제점을 해결하고자, 본 발명의 목적은 BCE(Back Channel Etch) 타입 박막 트랜지스터 액정표시장치에 있어서, 채널영역에 해당되는 오믹콘택층 부위를 산화시켜 절연체화하여 소오스전극과 드레인전극을 분리시킴으로써, BCE공정을 생략할 수 있어 공정을 단순화시키고, 뿐만 아니라 BCE공정에 따른 식각 데미지를 최소화시켜 박막 트랜지스터 특성을 향상시킬 수 있는 박막 트랜지스터 액정표시장치의 제조방법을 제공하는 것이다.
삭제
삭제
상기 목적을 달성하고자, 본 발명의 박막 트랜지스터 액정표시장치의 제조방법은 절연 기판에 게이트전극을 형성하는 단계와, 상기 절연 기판 상에 상기 게이트전극을 덮는 게이트절연막을 형성하는 단계와, 게이트절연막 위에 상기 게이트전극과 대응되는 부위에 잔류되도록 동일 형상의 패턴을 가지는 활성층 및 오믹콘택층을 형성하는 단계와, 상기 오믹콘택층에 각각 연결되는 소오스전극 및 드레인전극을 형성하는 단계와, 소오스전극 및 드레인전극 사이에 노출된 오믹콘택층 부위에 산화 공정을 진행하여 절연막을 형성하는 단계와, 상기 드레인전극을 노출시키는 콘택홀을 가진 보호막을 형성하는 단계와, 보호막 상에 상기 콘택홀을 덮어 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 활성층은 500Å 두께로 형성한다.
상기 절연막은 산화막 및 질화막 중 어느 하나를 이용한다.
상기 산화막은 반응가스로 O2, O2/N2 혼합 가스, O2/N2O 혼합 가스, O2/NH2 혼합 가스 및 N2O 중 어느 하나를 공급하여 형성한다.
상기 질화막은 반응가스로 NH3/N2 가스를 공급하여 형성한다.
(실시예)
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 박막 트랜지스터 액정표시장치의 제조방법을 설명하기로 한다.
도 2a 내지 도 2d는 본 발명에 따른 박막 트랜지스터 액정표시장치의 제조방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 박막 트랜지스터 액정표시장치의 제조방법은, 도 2a에 도시된 바와 같이, 투명성 절연 기판인 유리기판(21)의 적소에 게이트전극(23)을 형성하고, 그 위에 게이트 절연막(25)과 반도체층(a-Si)(미도시)과 도핑된 반도체층(n+a-Si)(미도시)을 연속적으로 형성한다. 본 발명에서는 별도의 오믹콘택층 식각공정이 진행되지 않으므로, 상기 반도체층(a-Si)을 5-마스크 공정과 동일하게 500Å 두께로 형성한다. 또한, 상기 도핑된 반도체층(n+a-Si)은 PECVD 방법으로 증착하며, 증착 시 양호한 오믹(ohmic) 특성을 얻기 위해 인을 도핑한다. 여기서, 상기 도핑된 반도체층(n+a-Si)은 이후의 공정을 거쳐 오믹콘택층이 되며, 상기 오믹콘택층이 양호한 오믹 접촉을 해야 박막 트랜지스터 구동 시에 전류가 누설되지 않으며, 박막 트랜지스터의 동작 특성이 향상되기 때문에 인 등의 불순물을 도핑하는 것이다.
이어, 도핑된 반도체층(n+ a-Si) 및 반도체층(n+ a-Si)을 사진식각공정에 의하여 동시에 패터닝하여 오믹콘택층(29) 및 활성층(27)을 형성한다.
이후, 도 2b에 도시된 바와 같이, 상기 활성층(27)을 포함한 기판 전면에 소오스/드레인 전극을 형성하기 위한 도전층(미도시)을 형성하고 나서, 상기 도전층위에 감광막을 도포하고 노광 및 현상하여 소오스전극 및 드레인전극 영역을 덮는 감광막패턴(37)을 형성한다. 그 다음, 상기 감광막패턴(37)을 마스크로 하여 도전층을 식각하여 소오스전극(31S)과 드레인전극(31D)을 형성한다.
그 다음, 상기 감광막패턴(37)을 제거하고 나서, 도 2c에 도시된 바와 같이, 소오스전극(31S)과 드레인전극(31D) 사이에 노출된 오믹콘택층(29)에 산화 공정(40)을 진행하여 절연막(30)을 형성한다. 이때, 상기 산화 공정(40)은 PECVD, RIE 또는 PE 장비를 이용하며, 절연막(30)으로는 산화막(SiON) 또는 질화막(SiN)을 이용한다.
상기 산화막(SiON)의 형성공정을 알아보면, 반응가스로 O2, O2/N2 혼합 가스, O2/N2O 혼합 가스, O2/NH2 혼합 가스 및 N2O 중 어느 하나를 공급하면서, 상기 산화 공정을 진행하기 위한 장비 내의 파워, 온도 및 반응시간을 적절히 조절하면서 진행한다. 상기 질화막(SiN) 형성 공정은 반응가스로 NH3/N2 가스를 공급하며, 마찬가지로, 장비 내의 파워, 온도 및 반응시간을 적절히 조절하면서 진행한다.
이외에도, 상기 절연막(30)으로 열산화(thermal oxidation) 공정에 의한 열산화막을 이용할 수도 있다.
한편, 상기 산화 공정(40) 결과, 오믹콘택층(29)뿐만 아니라 그 하부의 활성층(27)도 일부 산화되며, 이때, 최종적으로 잔류되는 활성층(27) 두께는 500Å이 된다.
이후, 도 2d에 도시된 바와 같이, 상기 노출된 기판 전면에 PECVD에 의한 증착기술에 의하여 절연물질을 증착하여 보호막(23)을 형성한 다음, 상기 보호막(23)을 식식각하여 드레인전극(31D)의 일부를 노출시키는 콘택홀(33a)을 형성한다. 이어, 상기 결과물 전면에 ITO 등의 투명도전층(미도시)을 형성한 후, 투명도전층을 사진식각공정에 의하여 패터닝하여 콘택홀(33a)을 덮어 드레인전극(31D)과 연결되는 화소전극(35)을 형성한다.
상기 활성층은 500Å 두께로 형성한다.
상기 절연막은 산화막 및 질화막 중 어느 하나를 이용한다.
상기 산화막은 반응가스로 O2, O2/N2 혼합 가스, O2/N2O 혼합 가스, O2/NH2 혼합 가스 및 N2O 중 어느 하나를 공급하여 형성한다.
상기 질화막은 반응가스로 NH3/N2 가스를 공급하여 형성한다.
(실시예)
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 박막 트랜지스터 액정표시장치의 제조방법을 설명하기로 한다.
도 2a 내지 도 2d는 본 발명에 따른 박막 트랜지스터 액정표시장치의 제조방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 박막 트랜지스터 액정표시장치의 제조방법은, 도 2a에 도시된 바와 같이, 투명성 절연 기판인 유리기판(21)의 적소에 게이트전극(23)을 형성하고, 그 위에 게이트 절연막(25)과 반도체층(a-Si)(미도시)과 도핑된 반도체층(n+a-Si)(미도시)을 연속적으로 형성한다. 본 발명에서는 별도의 오믹콘택층 식각공정이 진행되지 않으므로, 상기 반도체층(a-Si)을 5-마스크 공정과 동일하게 500Å 두께로 형성한다. 또한, 상기 도핑된 반도체층(n+a-Si)은 PECVD 방법으로 증착하며, 증착 시 양호한 오믹(ohmic) 특성을 얻기 위해 인을 도핑한다. 여기서, 상기 도핑된 반도체층(n+a-Si)은 이후의 공정을 거쳐 오믹콘택층이 되며, 상기 오믹콘택층이 양호한 오믹 접촉을 해야 박막 트랜지스터 구동 시에 전류가 누설되지 않으며, 박막 트랜지스터의 동작 특성이 향상되기 때문에 인 등의 불순물을 도핑하는 것이다.
이어, 도핑된 반도체층(n+ a-Si) 및 반도체층(n+ a-Si)을 사진식각공정에 의하여 동시에 패터닝하여 오믹콘택층(29) 및 활성층(27)을 형성한다.
이후, 도 2b에 도시된 바와 같이, 상기 활성층(27)을 포함한 기판 전면에 소오스/드레인 전극을 형성하기 위한 도전층(미도시)을 형성하고 나서, 상기 도전층위에 감광막을 도포하고 노광 및 현상하여 소오스전극 및 드레인전극 영역을 덮는 감광막패턴(37)을 형성한다. 그 다음, 상기 감광막패턴(37)을 마스크로 하여 도전층을 식각하여 소오스전극(31S)과 드레인전극(31D)을 형성한다.
그 다음, 상기 감광막패턴(37)을 제거하고 나서, 도 2c에 도시된 바와 같이, 소오스전극(31S)과 드레인전극(31D) 사이에 노출된 오믹콘택층(29)에 산화 공정(40)을 진행하여 절연막(30)을 형성한다. 이때, 상기 산화 공정(40)은 PECVD, RIE 또는 PE 장비를 이용하며, 절연막(30)으로는 산화막(SiON) 또는 질화막(SiN)을 이용한다.
상기 산화막(SiON)의 형성공정을 알아보면, 반응가스로 O2, O2/N2 혼합 가스, O2/N2O 혼합 가스, O2/NH2 혼합 가스 및 N2O 중 어느 하나를 공급하면서, 상기 산화 공정을 진행하기 위한 장비 내의 파워, 온도 및 반응시간을 적절히 조절하면서 진행한다. 상기 질화막(SiN) 형성 공정은 반응가스로 NH3/N2 가스를 공급하며, 마찬가지로, 장비 내의 파워, 온도 및 반응시간을 적절히 조절하면서 진행한다.
이외에도, 상기 절연막(30)으로 열산화(thermal oxidation) 공정에 의한 열산화막을 이용할 수도 있다.
한편, 상기 산화 공정(40) 결과, 오믹콘택층(29)뿐만 아니라 그 하부의 활성층(27)도 일부 산화되며, 이때, 최종적으로 잔류되는 활성층(27) 두께는 500Å이 된다.
이후, 도 2d에 도시된 바와 같이, 상기 노출된 기판 전면에 PECVD에 의한 증착기술에 의하여 절연물질을 증착하여 보호막(23)을 형성한 다음, 상기 보호막(23)을 식식각하여 드레인전극(31D)의 일부를 노출시키는 콘택홀(33a)을 형성한다. 이어, 상기 결과물 전면에 ITO 등의 투명도전층(미도시)을 형성한 후, 투명도전층을 사진식각공정에 의하여 패터닝하여 콘택홀(33a)을 덮어 드레인전극(31D)과 연결되는 화소전극(35)을 형성한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이상에서와 같이, 본 발명은 BCE타입 박막 트랜지스터 액정표시장치에 있어서, 채널영역에 해당되는 오믹콘택층 부위를 산화시켜 절연체화하여 소오스전극과 드레인전극을 분리시킴으로써, 기존의 BCE공정을 생략할 수 있어 제조 공정이 단순화되며, 뿐만 아니라 BCE공정에 따른 식각 데미지를 최소화시켜 박막 트랜지스터 특성을 향상시킬 수 있다.
또한, 본 발명은 기존의 BCE 공정을 생략할 수 있으므로, 반도체층(a-Si)의 두께를 최소화할 수 있으며, 고가의 건식식각 장비가 불필요한 이점이 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
또한, 본 발명은 기존의 BCE 공정을 생략할 수 있으므로, 반도체층(a-Si)의 두께를 최소화할 수 있으며, 고가의 건식식각 장비가 불필요한 이점이 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
삭제
삭제
Claims (5)
- 절연 기판에 게이트전극을 형성하는 단계와,상기 절연 기판 상에 상기 게이트전극을 덮는 게이트절연막을 형성하는 단계와,상기 게이트절연막 위에 상기 게이트전극과 대응되는 부위에 잔류되도록 동일 형상의 패턴을 가지는 활성층 및 오믹콘택층을 형성하는 단계와,상기 오믹콘택층에 각각 연결되는 소오스전극 및 드레인전극을 형성하는 단계와,상기 소오스전극 및 드레인전극 사이에 노출된 오믹콘택층 부위에 산화 공정을 진행하여 절연막을 형성하는 단계와,상기 드레인전극을 노출시키는 콘택홀을 가진 보호막을 형성하는 단계와,상기 보호막 상에 상기 콘택홀을 덮어 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법.
- 제 1항에 있어서, 상기 활성층은 500Å 두께로 형성하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법.
- 제 1항에 있어서, 상기 절연막은 산화막 및 질화막 중 어느 하나를 이용하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법.
- 제 3항에 있어서, 상기 산화막은 반응가스로 O2, O2/N2 혼합 가스, O2/N2O 혼합 가스, O2/NH2 혼합 가스 및 N2O 중 어느 하나를 공급하여 형성하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법.
- 제 3항에 있어서, 상기 질화막은 반응가스로 NH3/N2 가스를 공급하여 형성하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098754A KR100687341B1 (ko) | 2003-12-29 | 2003-12-29 | 박막 트랜지스터 액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098754A KR100687341B1 (ko) | 2003-12-29 | 2003-12-29 | 박막 트랜지스터 액정표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050067740A KR20050067740A (ko) | 2005-07-05 |
| KR100687341B1 true KR100687341B1 (ko) | 2007-02-27 |
Family
ID=37258366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030098754A KR100687341B1 (ko) | 2003-12-29 | 2003-12-29 | 박막 트랜지스터 액정표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100687341B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013104226A1 (zh) * | 2012-01-13 | 2013-07-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板和显示器件 |
| CN105097944A (zh) * | 2015-06-25 | 2015-11-25 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100759086B1 (ko) * | 2007-02-23 | 2007-09-19 | 실리콘 디스플레이 (주) | 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터 |
| US9391099B2 (en) | 2008-02-15 | 2016-07-12 | Lg Display Co., Ltd. | Array substrate and liquid crystal display module including TFT having improved mobility and method of fabricating the same |
| KR101294235B1 (ko) * | 2008-02-15 | 2013-08-07 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| CN114709251A (zh) * | 2022-03-17 | 2022-07-05 | Tcl华星光电技术有限公司 | 一种薄膜晶体管及其制备方法 |
| CN117995909B (zh) * | 2024-04-07 | 2024-06-21 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管器件及其制备方法、显示面板 |
-
2003
- 2003-12-29 KR KR1020030098754A patent/KR100687341B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013104226A1 (zh) * | 2012-01-13 | 2013-07-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板和显示器件 |
| CN105097944A (zh) * | 2015-06-25 | 2015-11-25 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050067740A (ko) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537843B2 (en) | Thin film transistor and method of manufacturing the same | |
| CN100385671C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| KR100292922B1 (ko) | 박막트랜지스터,박막트랜지스터의제조방법및액정표시장치 | |
| KR950008261B1 (ko) | 반도체장치의 제조방법 | |
| KR100640211B1 (ko) | 액정표시장치의 제조방법 | |
| US6767694B2 (en) | Process for forming pattern and method for producing liquid crystal apparatus employing process for forming pattern | |
| KR20080041426A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| US8093113B2 (en) | Array substrate for LCD and method of fabrication thereof | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| KR100687341B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100606449B1 (ko) | 액정표시소자 제조방법 | |
| CN111627933A (zh) | 主动元件基板及其制造方法 | |
| JP5042662B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR100707024B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| US6713328B2 (en) | Manufacturing method of thin film transistor panel | |
| KR20040022289A (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| KR970005952B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR0172880B1 (ko) | 액정표시장치의 제조방법 | |
| CN117766464A (zh) | 阵列基板及其制作方法和显示装置 | |
| KR100852831B1 (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| CN115274711A (zh) | 阵列基板及其制备方法、显示面板 | |
| KR100850050B1 (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| KR20000021735A (ko) | 박막트랜지스터의 제조방법 | |
| KR100658064B1 (ko) | 박막 트랜지스터의 액정표시소자 제조방법 | |
| KR20000003114A (ko) | 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130107 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180118 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20200128 Year of fee payment: 14 |