CN117766464A - 阵列基板及其制作方法和显示装置 - Google Patents
阵列基板及其制作方法和显示装置 Download PDFInfo
- Publication number
- CN117766464A CN117766464A CN202410056521.2A CN202410056521A CN117766464A CN 117766464 A CN117766464 A CN 117766464A CN 202410056521 A CN202410056521 A CN 202410056521A CN 117766464 A CN117766464 A CN 117766464A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate insulating
- metal layer
- insulating layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 160
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 234
- 239000002184 metal Substances 0.000 claims abstract description 234
- 238000005530 etching Methods 0.000 claims abstract description 97
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims description 53
- 238000000151 deposition Methods 0.000 claims description 18
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 238000005240 physical vapour deposition Methods 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims 3
- 239000010409 thin film Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000005060 rubber Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
本申请提供了阵列基板及其制作方法和显示装置,制作方法包括:衬底基板之上一侧自下而上依次形成第一金属层和第一栅极绝缘层;在第一栅极绝缘层之上及第一金属层覆盖之外的衬底基板之上自下而上依次形成第二栅极绝缘层、半导体层、掺杂层及第二金属层;自上而下依次刻蚀第一金属层覆盖之外的衬底基板之上的第二金属层、掺杂层及半导体层;自上而下依次刻蚀第一金属层之上对应位置的部分第二金属层和部分掺杂层,并同步刻蚀第一金属层覆盖之外的衬底基板之上的第二栅极绝缘层至衬底基板,故像素开口区对应的第一金属层覆盖之外的衬底基板之上不再存在残余的栅极绝缘层,避免了厚度不均匀的栅极绝缘层对光线发生的干涉现象,提高了颜色一致性。
Description
技术领域
本申请属于显示技术领域,尤其涉及一种阵列基板及其制作方法和显示装置。
背景技术
目前薄膜晶体管显示装置中阵列基板的薄膜晶体管的制作方法中,衬底基板之上第一金属层之上和像素开口区对应的衬底基板之上设置的栅极绝缘层是一次沉积形成,像素开口区对应的衬底基板之上的栅极绝缘层在经过一次化学气相沉积成膜和2次等离子体刻蚀后,造成像素开口区对应的衬底基板之上的栅极绝缘层的厚度均一性比较差,厚度不均匀的栅极绝缘层对光线发生干涉现象,导致显示装置呈现颜色不一致的现象,严重影响了显示装置的品质,降低了用户的体验感。
现有技术的显示装置存在衬底基板之上的厚度不均匀的栅极绝缘层造成显示颜色不均匀的问题。
发明内容
本申请实施例提供了一种阵列基板及其制作方法和显示装置,可以解决显示装置存在衬底基板之上的厚度不均匀的栅极绝缘层造成显示颜色不均匀的问题。
第一方面,本申请实施例提供了一种阵列基板的制作方法,包括:
衬底基板之上一侧自下而上依次形成第一金属层和第一栅极绝缘层;
在所述第一栅极绝缘层之上及所述第一金属层覆盖之外的所述衬底基板之上自下而上依次形成第二栅极绝缘层、半导体层、掺杂层及第二金属层;
自上而下依次刻蚀所述第一金属层覆盖之外的所述衬底基板之上的所述第二金属层、所述掺杂层及所述半导体层;
自上而下依次刻蚀所述第一金属层之上对应位置的部分所述第二金属层和部分所述掺杂层,并同步刻蚀所述第一金属层覆盖之外的所述衬底基板之上的所述第二栅极绝缘层至所述衬底基板。
在其中一个实施例中,所述衬底基板之上一侧自下而上依次形成第一金属层和第一栅极绝缘层的步骤,包括:
在所述衬底基板之上通过物理气相沉积法沉积所述第一金属层;
在所述第一金属层之上通过化学气相沉淀法沉积所述第一栅极绝缘层;
在所述第一栅极绝缘层之上一侧形成图案化的第一掩膜层;
采用干法刻蚀所述第一掩膜层覆盖之外的所述第一栅极绝缘层;
采用湿法刻蚀所述第一栅极绝缘层覆盖之外的所述第一金属层。
在其中一个实施例中,所述在所述第一栅极绝缘层之上及覆盖所述第一金属层之外的所述衬底基板之上自下而上依次形成第二栅极绝缘层、半导体层、掺杂层及第二金属层的步骤,包括:
在所述第一栅极绝缘层之上及覆盖所述第一金属层之外的所述衬底基板之上通过化学气相沉积法沉积所述第二栅极绝缘层;
在所述第二栅极绝缘层之上自下而上依次通过化学气相沉积法沉积所述半导体层和所述掺杂层;
在所述掺杂层之上通过物理气相沉积法沉积所述第二金属层。
在其中一个实施例中,所述自上而下依次刻蚀所述第一金属层覆盖之外的所述衬底基板之上的所述第二金属层、所述掺杂层及所述半导体层的步骤,包括:
在所述第一金属层之上对应位置的所述第二金属层之上形成图案化的第二掩膜层;
采用湿法刻蚀所述第二掩膜层覆盖之外的所述第二金属层;
自上而下依次采用第一干法刻蚀所述第二掩膜层覆盖之外的所述掺杂层和所述半导体层,刻蚀至第一部分第二栅极绝缘层的上表面以下的第一过量刻蚀深度,其中,第一部分第二栅极绝缘层为所述第一金属层覆盖之外的所述衬底基板之上的所述第二栅极绝缘层。
在其中一个实施例中,所述第二掩膜层包括沟道掩膜层,所述沟道掩膜层为所述第一金属层之上对应位置的部分所述第二掩膜层,所述沟道掩膜层的厚度小于所述沟道掩膜层之外的所述第二掩膜层的厚度;
所述自上而下依次刻蚀所述第一金属层之上对应位置的部分所述第二金属层和部分所述掺杂层,并同步刻蚀所述第一金属层覆盖之外的所述衬底基板之上的所述第二栅极绝缘层至所述衬底基板的步骤,包括:
通过预设气体刻蚀所述沟道掩膜层直至露出部分所述第二金属层的上表面;
采用湿法刻蚀所述第二掩膜层覆盖之外的所述沟道掩膜层对应的部分所述第二金属层,直至露出部分所述掺杂层的上表面;
采用第二干法刻蚀所述第二掩膜层覆盖之外的部分所述掺杂层,刻蚀至第二部分第二栅极绝缘层的上表面以下的第二过量刻蚀深度,并同步刻蚀所述第一金属层覆盖之外的所述衬底基板之上的所述第二栅极绝缘层至露出所述衬底基板的上表面,其中,第二部分第二栅极绝缘层为所述第一金属层之上的所述第二栅极绝缘层。
在其中一个实施例中,所述第二栅极绝缘层的厚度小于或者等于所述第一过量刻蚀深度与所述第二过量刻蚀深度之和。
在其中一个实施例中,所述第一栅极绝缘层的厚度大于所述第二栅极绝缘层的厚度。
在其中一个实施例中,所述第一金属层的厚度的取值范围为
所述第一栅极绝缘层的厚度的取值范围为
所述第二栅极绝缘层的厚度的取值范围为
所述半导体层的厚度的取值范围为
所述掺杂层的厚度的取值范围为
所述第二金属层的厚度的取值范围均为
第二方面,本申请实施例提供了一种采用第一方面内容中任一项所述制作方法制成的阵列基板,包括:
衬底基板之上一侧设置的第一金属层;
在所述第一金属层之上设置的第一栅极绝缘层;
在所述第一栅极绝缘层之上及覆盖所述第一金属层之外的所述衬底基板之上设置的第二栅极绝缘层;
在所述第二栅极绝缘层之上设置的半导体层;
在所述半导体的两侧上表面分别设置的第一掺杂层和第二掺杂层,所述第一掺杂层和所述第二掺杂层不接触;
分别在所述第一掺杂层和所述第二掺杂层之上设置的源极和漏极。
第三方面,本申请实施例提供了一种显示装置,包括如第二方面内容的阵列基板。
可以理解的是,上述第二方面至第三方面的有益效果可以参见上述第一方面内容中的相关描述,在此不再赘述。
本申请实施例与现有技术相比存在的有益效果是:
本申请通过衬底基板之上一侧自下而上依次形成第一金属层和第一栅极绝缘层;在第一栅极绝缘层之上及第一金属层覆盖之外的衬底基板之上自下而上依次形成第二栅极绝缘层、半导体层、掺杂层及第二金属层;自上而下依次刻蚀第一金属层覆盖之外的衬底基板之上的第二金属层、掺杂层及半导体层;自上而下依次刻蚀第一金属层之上对应位置的部分第二金属层和部分掺杂层,并同步刻蚀第一金属层覆盖之外的衬底基板之上的第二栅极绝缘层至衬底基板,与现有技术的栅极绝缘层是一次形成在在第一金属层之上及像素开口区对应的第一金属层覆盖之外的衬底基板之上,多次刻蚀后造成栅极绝缘层的厚度不均匀相比,本申请由于第一次只形成在第一金属层之上的第一栅极绝缘层,第二次再形成像素开口区对应的第一金属层覆盖之外的衬底基板之上的第二栅极绝缘层,并在刻蚀第一金属层覆盖之外的衬底基板之上的掺杂层及半导体层和刻蚀第一金属层之上对应位置的部分掺杂层的时候,同步刻蚀了第一金属层覆盖之外的衬底基板之上的第二栅极绝缘层至衬底基板,故像素开口区对应的第一金属层覆盖之外的衬底基板之上不再存在残余的栅极绝缘层,避免了厚度不均匀的栅极绝缘层对光线发生的干涉现象,提高了显示装置的颜色一致性,提高了显示装置的品质,从而提高了用户的观看体验感。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术提供的阵列基板的制作方法的流程示意图;
图2是现有技术提供的自上而下依次刻蚀第一金属层覆盖之外的衬底基板之上的第二金属层、掺杂层及半导体层,同步第一次刻蚀第一金属层覆盖之外的衬底基板之上的栅极绝缘层的步骤的剖面结构示意图;
图3是现有技术提供的自上而下依次刻蚀第一金属层之上对应位置的部分第二金属层和部分掺杂层,同步第二次刻蚀第一金属层覆盖之外的衬底基板之上的栅极绝缘层的步骤的剖面结构示意图;
图4是本申请实施例提供的一种阵列基板的制作方法的流程示意图;
图5是本申请实施例提供的衬底基板之上一侧自下而上依次形成第一金属层和第一栅极绝缘层的流程示意图;
图6是本申请实施例提供的第一金属层之上通过化学气相沉淀法沉积第一栅极绝缘层的剖面结构示意图;
图7是本申请实施例提供的在第一栅极绝缘层之上一侧采用黄光工艺形成图案化的第一掩膜层的剖面结构示意图;
图8是本申请实施例提供的在衬底基板之上一侧自下而上依次形成第一金属层和第一栅极绝缘层的剖面结构示意图;
图9是本申请实施例提供的在第一栅极绝缘层之上及覆盖第一金属层之外的衬底基板之上自下而上依次形成第二栅极绝缘层、半导体层、掺杂层及第二金属层的流程示意图;
图10是本申请实施例提供的在掺杂层之上通过物理气相沉积法沉积第二金属层的剖面结构示意图;
图11是本申请实施例提供的自上而下依次刻蚀第一金属层覆盖之外的衬底基板之上的第二金属层、掺杂层及半导体层的流程示意图;
图12是本申请实施例提供的在第一金属层之上对应位置的第二金属层之上形成图案化的第二掩膜层的剖面结构示意图;
图13是本申请实施例提供的自上而下依次采用第一干法刻蚀第二掩膜层覆盖之外的衬底基板之上的掺杂层和半导体层,刻蚀至第一部分第二栅极绝缘层的上表面以下的第一过量刻蚀深度的剖面结构示意图;
图14是本申请实施例提供的自上而下依次刻蚀第一金属层之上对应位置的部分第二金属层和部分掺杂层,并同步刻蚀第一金属层覆盖之外的衬底基板之上的第二栅极绝缘层至衬底基板的流程示意图;
图15是本申请实施例提供的通过预设气体刻蚀沟道掩膜层直至露出部分第二金属层的上表面的剖面结构示意图;
图16是本申请实施例提供的采用第二干法刻蚀第二掩膜层覆盖之外的部分掺杂层,刻蚀至第二部分第二栅极绝缘层的上表面以下的第二过量刻蚀深度,并同步刻蚀第一金属层覆盖之外的衬底基板之上的第二栅极绝缘层至露出衬底基板的上表面的剖面结构示意图;
图17是本申请实施例提供的采用第一方面内容的制作方法制作的阵列基板的剖面结构示意图。
各附图标记:
1、衬底基板;2、第一金属层;3、栅极绝缘层;31、第一栅极绝缘层;32、第二栅极绝缘层;4、半导体层;5、掺杂层;51、第一掺杂层;52、第二掺杂层;6、第二金属层;61、源极;62、漏极;7、第一掩膜层;8、第二掩膜层;81、沟道掩膜层。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请的描述。
应当理解,当在本申请说明书和所附权利要求书中使用时,术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解,在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
另外,在本申请说明书和所附权利要求书的描述中,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此,在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例,而是意味着“一个或多个但不是所有的实施例”,除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”,除非是以其他方式另外特别强调。
薄膜晶体管液晶显示屏(TFT-LCD)由阵列玻璃基板(Array)和彩膜玻璃基板(Color Filter-CF)以及两者成盒(Cell)而成。阵列基板包括薄膜晶体管和像素电极,用于控制液晶显示屏像素的开关。
如图1、图2和图3所示,目前薄膜晶体管显示装置中阵列基板的制作方法包括:在衬底基板1之上通过物理气相沉积法沉积并刻蚀形成第一金属层2;在第一金属层2之上和第一金属层2覆盖之外的衬底基板1之上自下而上形成栅极绝缘层3、半导体层4及掺杂层5;在掺杂层5之上通过物理气相沉积法沉积并刻蚀形成第二金属层6;自上而下依次刻蚀第一金属层2覆盖之外的衬底基板1之上的第二金属层6、掺杂层5及半导体层4,同步第一次刻蚀第一金属层2覆盖之外的衬底基板1之上的栅极绝缘层3;自上而下依次刻蚀第一金属层2之上对应位置的部分第二金属层6和部分掺杂层5,同步第二次刻蚀第一金属层2覆盖之外的衬底基板1之上的栅极绝缘层3。由于衬底基板1之上第一金属层2之上和像素开口区对应的衬底基板1之上设置的栅极绝缘层3是一次沉积形成,且像素开口区对应的衬底基板1之上的栅极绝缘层3在经过一次化学气相沉积成膜和2次等离子体刻蚀后,造成像素开口区对应的衬底基板1之上的残余栅极绝缘层3的厚度均一性比较差,厚度不均匀的栅极绝缘层3对光线发生干涉现象,导致显示装置呈现颜色不一致的现象,严重影响了显示装置的品质,降低了用户的体验感。
针对上述问题,本申请通过衬底基板之上一侧自下而上依次形成第一金属层和第一栅极绝缘层;在第一栅极绝缘层之上及第一金属层覆盖之外的衬底基板之上自下而上依次形成第二栅极绝缘层、半导体层、掺杂层及第二金属层;自上而下依次刻蚀第一金属层覆盖之外的衬底基板之上的第二金属层、掺杂层及半导体层;自上而下依次刻蚀第一金属层之上对应位置的部分第二金属层和部分掺杂层,并同步刻蚀第一金属层覆盖之外的衬底基板之上的第二栅极绝缘层至衬底基板,与现有技术的栅极绝缘层是一次形成在在第一金属层之上及像素开口区对应的第一金属层覆盖之外的衬底基板之上,多次刻蚀后造成栅极绝缘层的厚度不均匀相比,本申请由于第一次只形成在第一金属层之上的第一栅极绝缘层,第二次再形成像素开口区对应的第一金属层覆盖之外的衬底基板之上的第二栅极绝缘层,并在刻蚀第一金属层覆盖之外的衬底基板之上的掺杂层及半导体层和刻蚀第一金属层之上对应位置的部分掺杂层的时候,同步刻蚀了第一金属层覆盖之外的衬底基板之上的第二栅极绝缘层至衬底基板,故像素开口区对应的第一金属层覆盖之外的衬底基板之上不再存在残余的栅极绝缘层,避免了厚度不均匀的栅极绝缘层对光线发生的干涉现象,提高了显示装置的颜色一致性,提高了显示装置的品质,从而提高了用户的观看体验感。
下面通过具体的实施例来说明本申请的技术方案。
第一方面,如图4所示,本实施例提供了一种阵列基板的制作方法,包括:
S100,衬底基板1之上一侧自下而上依次形成第一金属层2和第一栅极绝缘层31。
在一个实施例中,衬底基板1之上一侧自下而上依次形成第一金属层2和第一栅极绝缘层31,将栅极绝缘层3分成2层进行制作,后续刻蚀的时候保留第一栅极绝缘层31,不影响产品的性能。
在一个实施例中,衬底基板1为透光(如玻璃、石英或类似物)或不透光(如芯片、陶瓷或类似物)的刚性无机材质,或者为硅、塑胶、橡胶、聚酯或聚碳酸酯等可挠性有机材质。
在一个实施例中,如图5所示,衬底基板1之上一侧自下而上依次形成第一金属层2和第一栅极绝缘层31的步骤,包括:
S110,在衬底基板1之上通过物理气相沉积法沉积第一金属层2。
S120,在第一金属层2之上通过化学气相沉淀法沉积第一栅极绝缘层31。
S130,在第一栅极绝缘层31之上一侧形成图案化的第一掩膜层7。
S140,采用干法刻蚀第一掩膜层7覆盖之外的第一栅极绝缘层31。
S150,采用湿法刻蚀第一栅极绝缘层31覆盖之外的第一金属层2。
在一个实施例中,在衬底基板1之上通过物理气相沉积法沉积第一金属层2,再在第一金属层2之上通过化学气相沉淀法沉积第一栅极绝缘层31(如图6所示),在第一栅极绝缘层31之上一侧采用黄光工艺形成图案化的第一掩膜层7(掩膜层为光刻胶层),用于遮挡要保留的部分第一栅极绝缘层31和部分第一金属层2(如图7所示),采用等离子体干法刻蚀第一掩膜层7覆盖之外的第一栅极绝缘层31至露出第一金属层2的上表面,保留第一掩膜层7下方的部分第一栅极绝缘层31,再采用湿法刻蚀第一栅极绝缘层31覆盖之外的第一金属层2至露出衬底基板1的上表面,保留第一掩膜层7和部分第一栅极绝缘层31下方的部分第一金属层2,再将图案化的第一掩膜层7剥离,从而在衬底基板1之上一侧自下而上依次形成第一金属层2和第一栅极绝缘层31(如图8所示)。
在一个实施例中,第一金属层2的厚度的取值范围为第一栅极绝缘层31的厚度的取值范围为/>本实施例不限制第一金属层2和第一栅极绝缘层31的厚度的具体数值,根据显示装置产品的具体需求进行设置。
在一个实施例中,第一栅极绝缘层31的材质包括二氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、或与上述各材质的材料特性相同或相近的其他无机绝缘材料中至少一种。第一金属层2的材质包括铜(Cu)、钼(Mo)、铝(Al)或钛(Ti)中至少一种金属及其合金,具体材质根据显示装置的需求进行设置。
需要说明的是,第一金属层2能图案化制作形成栅极信号线和/或公共电极信号线,栅极信号线用作薄膜晶体管的栅极,用于接收扫描信号,根据扫描信号的周期的开启薄膜晶体管。公共电极信号线用作公共电极,用于接收公共电压。
S200,在第一栅极绝缘层31之上及第一金属层2覆盖之外的衬底基板1之上自下而上依次形成第二栅极绝缘层32、半导体层4、掺杂层5及第二金属层6。
在一个实施例中,在第一栅极绝缘层31之上及第一金属层2覆盖之外的衬底基板1之上自下而上依次形成第二栅极绝缘层32、半导体层4、掺杂层5及第二金属层6,由于第一栅极绝缘层31没有覆盖在第一金属层2覆盖之外的衬底基板1之上,故后续在刻蚀的时候,只是刻蚀第一金属层2覆盖之外的衬底基板1之上的第二栅极绝缘层32,保护了第一栅极绝缘层31,不影响产品的绝缘性能。
在一个实施例中,如图9所示,在第一栅极绝缘层31之上及覆盖第一金属层2之外的衬底基板1之上自下而上依次形成第二栅极绝缘层32、半导体层4、掺杂层5及第二金属层6的步骤,包括:
S210,在第一栅极绝缘层31之上及覆盖第一金属层2之外的衬底基板1之上通过化学气相沉积法沉积第二栅极绝缘层32。
S220,在第二栅极绝缘层32之上自下而上依次通过化学气相沉积法沉积半导体层4和掺杂层5。
S230,在掺杂层5之上通过物理气相沉积法沉积第二金属层6。
在一个实施例中,在第一栅极绝缘层31之上及覆盖第一金属层2之外的衬底基板1之上通过化学气相沉积法沉积第二栅极绝缘层32;在第二栅极绝缘层32之上自下而上依次通过化学气相沉积法沉积半导体层4和掺杂层5;在掺杂层5之上通过物理气相沉积法沉积第二金属层6(如图10所示),其中,第一栅极绝缘层31的厚度大于第二栅极绝缘层32的厚度,在后续的刻蚀过程中先刻蚀掉第二栅极绝缘层32,从而保护第一栅极绝缘层31,半导体层4为多晶硅层,掺杂层5为采用N型离子掺杂多晶硅层而形成。
在一个实施例中,第二栅极绝缘层32的厚度的取值范围为半导体层4的厚度的取值范围为/>掺杂层5的厚度的取值范围为/>第二金属层6的厚度的取值范围均为/>本实施例不限制第一栅极绝缘层31、半导体层4、掺杂层5及第一金属层2的厚度的具体数值,根据显示装置产品的具体需求进行设置。
S300,自上而下依次刻蚀第一金属层2覆盖之外的衬底基板1之上的第二金属层6、掺杂层5及半导体层4。
在一个实施例中,自上而下依次刻蚀第一金属层2覆盖之外的衬底基板1之上的第二金属层6、掺杂层5及半导体层4,从而刻蚀掉像素开口区对应的衬底基板1之上的第二金属层6、掺杂层5及半导体层4。
在一个实施例中,如图11所示,自上而下依次刻蚀第一金属层2覆盖之外的衬底基板1之上的第二金属层6、掺杂层5及半导体层4的步骤,包括:
S310,在第一金属层2之上对应位置的第二金属层6之上形成图案化的第二掩膜层8。
S320,采用湿法刻蚀第二掩膜层8覆盖之外的第二金属层6。
S330,自上而下依次采用第一干法刻蚀第二掩膜层8覆盖之外的掺杂层5和半导体层4,刻蚀至第一部分第二栅极绝缘层32的上表面以下的第一过量刻蚀深度,其中,第一部分第二栅极绝缘层32为第一金属层2覆盖之外的衬底基板1之上的第二栅极绝缘层32。
在一个实施例中,在第一金属层2之上对应位置的第二金属层6之上形成图案化的第二掩膜层8(如图12所示);采用湿法刻蚀第二掩膜层8覆盖之外的第二金属层6;自上而下依次采用第一干法刻蚀第二掩膜层8覆盖之外的衬底基板1之上的掺杂层5和半导体层4,刻蚀至第一部分第二栅极绝缘层32的上表面以下的第一过量刻蚀深度(如图13所示),其中,第一部分第二栅极绝缘层32为第一金属层2覆盖之外的衬底基板1之上的第二栅极绝缘层32,进行第一次过量刻蚀以将第二掩膜层8覆盖之外的衬底基板1之上的掺杂层5和半导体层4刻蚀完全。
S400,自上而下依次刻蚀第一金属层2之上对应位置的部分第二金属层6和部分掺杂层5,并同步刻蚀第一金属层2覆盖之外的衬底基板1之上的第二栅极绝缘层32至衬底基板1。
在一个实施例中,自上而下依次刻蚀第一金属层2之上对应位置的部分第二金属层6和部分掺杂层5,并同步刻蚀第一金属层2覆盖之外的衬底基板1之上的第二栅极绝缘层32至衬底基板1,从而在半导体的两侧上表面分别形成第一掺杂层51和第二掺杂层52,第一掺杂层51和第二掺杂层52不接触,并在第一掺杂层51和第二掺杂层52之上形成源极61和漏极62,进而将第一金属层2覆盖之外的衬底基板1之上的第二栅极绝缘层32全部刻蚀完全,故在像素开口区对应的第一金属层2覆盖之外的衬底基板1之上没有残留的第二栅极绝缘层32,避免了厚度不均匀的栅极绝缘层对光线发生的干涉现象,提高了显示装置的颜色一致性,提高了显示装置的品质,从而提高了用户的观看体验感。
在一个实施例中,第二掩膜层8包括沟道掩膜层81,沟道掩膜层81为第一金属层2之上对应位置的部分第二掩膜层8,沟道掩膜层81的厚度小于沟道掩膜层81之外的第二掩膜层8的厚度,沟道掩膜层81为采用半透过掩膜板形成的光刻胶层,而第二掩膜层8采用正常掩膜版图案化形成的光刻胶层,故沟道掩膜层81的厚度小于沟道掩膜层81之外的第二掩膜层8的厚度,沟道掩膜层81采用半透过掩膜板降低光刻胶层的厚度,能在依次刻蚀第一金属层2之上对应位置的部分第二金属层6和部分掺杂层5时降低刻蚀的时间,提高生产效率,降低生产成本。
在一个实施例中,如图14所示,自上而下依次刻蚀第一金属层2之上对应位置的部分第二金属层6和部分掺杂层5,并同步刻蚀第一金属层2覆盖之外的衬底基板1之上的第二栅极绝缘层32至衬底基板1的步骤,包括:
S410,通过预设气体刻蚀沟道掩膜层81直至露出部分第二金属层6的上表面。
S420,采用湿法刻蚀第二掩膜层8覆盖之外的沟道掩膜层81对应的部分第二金属层6,直至露出部分掺杂层5的上表面。
S430,采用第二干法刻蚀第二掩膜层8覆盖之外的部分掺杂层5,刻蚀至第二部分第二栅极绝缘层32的上表面以下的第二过量刻蚀深度,并同步刻蚀第一金属层2覆盖之外的衬底基板1之上的第二栅极绝缘层32至露出衬底基板1的上表面,其中,第二部分第二栅极绝缘层32为第一金属层2之上的第二栅极绝缘层32。
在一个实施例中,通过预设气体刻蚀沟道掩膜层81直至露出部分第二金属层6的上表面(如图15所示);采用湿法刻蚀第二掩膜层8覆盖之外的沟道掩膜层81对应的部分第二金属层6,直至露出部分掺杂层5的上表面;采用第二干法刻蚀第二掩膜层8覆盖之外的部分掺杂层5,刻蚀至第二部分第二栅极绝缘层32的上表面以下的第二过量刻蚀深度,并同步刻蚀第一金属层2覆盖之外的衬底基板1之上的第二栅极绝缘层32至露出衬底基板1的上表面(如图16所示),再将第二掩膜层8剥离,从而在半导体的两侧上表面分别形成第一掺杂层51和第二掺杂层52,并在第一掺杂层51和第二掺杂层52之上分别形成源极61和漏极62,其中,第二部分第二栅极绝缘层32为第一金属层2之上的第二栅极绝缘层32,第二栅极绝缘层32的厚度小于或者等于第一过量刻蚀深度与第二过量刻蚀深度之和,因此在经过第一次过量刻蚀和第二次过量刻蚀之后,第一金属层2覆盖之外的衬底基板1之上的第二栅极绝缘层32已经被全部刻蚀完,故在像素开口区对应的第一金属层2覆盖之外的衬底基板1之上没有残留的第二栅极绝缘层32,避免了厚度不均匀的栅极绝缘层对光线发生的干涉现象,提高了显示装置的颜色一致性,提高了显示装置的品质,从而提高了用户的观看体验感。
在一个实施例中,第二栅极绝缘层32的厚度的取值范围为半导体层4的厚度的取值范围为/>掺杂层5的厚度的取值范围为/>其中,第一过量刻蚀深度与第二过量刻蚀深度之和小于或者等于/>从而在刻蚀的时候能将像素开口区对应的第一金属层2覆盖之外的衬底基板1之上的第二栅极绝缘层32全部刻蚀完全,又能避免过多刻蚀第一金属层2之上对应位置的半导体层4。
需要说明的是,半导体层4、第一掺杂层51和第二掺杂层52形成有源层,第二金属层6用做数据信号线(Data Line)和源漏极信号线(Source&Drain Line)。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。
本申请实施例与现有技术相比存在的有益效果是:
本申请通过衬底基板之上一侧自下而上依次形成第一金属层和第一栅极绝缘层;在第一栅极绝缘层之上及第一金属层覆盖之外的衬底基板之上自下而上依次形成第二栅极绝缘层、半导体层、掺杂层及第二金属层;自上而下依次刻蚀第一金属层覆盖之外的衬底基板之上的第二金属层、掺杂层及半导体层;自上而下依次刻蚀第一金属层之上对应位置的部分第二金属层和部分掺杂层,并同步刻蚀第一金属层覆盖之外的衬底基板之上的第二栅极绝缘层至衬底基板,与现有技术的栅极绝缘层是一次形成在在第一金属层之上及像素开口区对应的第一金属层覆盖之外的衬底基板之上,多次刻蚀后造成栅极绝缘层的厚度不均匀相比,本申请由于第一次只形成在第一金属层之上的第一栅极绝缘层,第二次再形成像素开口区对应的第一金属层覆盖之外的衬底基板之上的第二栅极绝缘层,并在刻蚀第一金属层覆盖之外的衬底基板之上的掺杂层及半导体层和刻蚀第一金属层之上对应位置的部分掺杂层的时候,同步刻蚀了第一金属层覆盖之外的衬底基板之上的第二栅极绝缘层至衬底基板,故像素开口区对应的第一金属层覆盖之外的衬底基板之上不再存在残余的栅极绝缘层,避免了厚度不均匀的栅极绝缘层对光线发生的干涉现象,提高了显示装置的颜色一致性,提高了显示装置的品质,从而提高了用户的观看体验感。
第二方面,如图17所示本实施例提供了一种采用第一方面内容中任一项制作方法制成的阵列基板,包括:衬底基板1之上一侧设置的第一金属层2;在第一金属层2之上设置的第一栅极绝缘层31;在第一栅极绝缘层31之上及覆盖第一金属层2之外的衬底基板1之上设置的第二栅极绝缘层32;在第二栅极绝缘层32之上设置的半导体层4;在半导体的两侧上表面分别设置的第一掺杂层51和第二掺杂层52,第一掺杂层51和第二掺杂层52不接触;分别在第一掺杂层51和第二掺杂层52之上设置的源极61和漏极62。
第三方面,本申请实施例提供了一种显示装置,包括如第二方面内容的阵列基板。
可以理解的是,上述第二方面至第三方面的有益效果可以参见上述第一方面内容中的相关描述,在此不再赘述。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (10)
1.一种阵列基板的制作方法,其特征在于,包括:
衬底基板之上一侧自下而上依次形成第一金属层和第一栅极绝缘层;
在所述第一栅极绝缘层之上及所述第一金属层覆盖之外的所述衬底基板之上自下而上依次形成第二栅极绝缘层、半导体层、掺杂层及第二金属层;
自上而下依次刻蚀所述第一金属层覆盖之外的所述衬底基板之上的所述第二金属层、所述掺杂层及所述半导体层;
自上而下依次刻蚀所述第一金属层之上对应位置的部分所述第二金属层和部分所述掺杂层,并同步刻蚀所述第一金属层覆盖之外的所述衬底基板之上的所述第二栅极绝缘层至所述衬底基板。
2.如权利要求1所述的方法,其特征在于,所述衬底基板之上一侧自下而上依次形成第一金属层和第一栅极绝缘层的步骤,包括:
在所述衬底基板之上通过物理气相沉积法沉积所述第一金属层;
在所述第一金属层之上通过化学气相沉淀法沉积所述第一栅极绝缘层;
在所述第一栅极绝缘层之上一侧形成图案化的第一掩膜层;
采用干法刻蚀所述第一掩膜层覆盖之外的所述第一栅极绝缘层;
采用湿法刻蚀所述第一栅极绝缘层覆盖之外的所述第一金属层。
3.如权利要求1所述的方法,其特征在于,所述在所述第一栅极绝缘层之上及覆盖所述第一金属层之外的所述衬底基板之上自下而上依次形成第二栅极绝缘层、半导体层、掺杂层及第二金属层的步骤,包括:
在所述第一栅极绝缘层之上及覆盖所述第一金属层之外的所述衬底基板之上通过化学气相沉积法沉积所述第二栅极绝缘层;
在所述第二栅极绝缘层之上自下而上依次通过化学气相沉积法沉积所述半导体层和所述掺杂层;
在所述掺杂层之上通过物理气相沉积法沉积所述第二金属层。
4.如权利要求1所述的方法,其特征在于,所述自上而下依次刻蚀所述第一金属层覆盖之外的所述衬底基板之上的所述第二金属层、所述掺杂层及所述半导体层的步骤,包括:
在所述第一金属层之上对应位置的所述第二金属层之上形成图案化的第二掩膜层;
采用湿法刻蚀所述第二掩膜层覆盖之外的所述第二金属层;
自上而下依次采用第一干法刻蚀所述第二掩膜层覆盖之外的所述掺杂层和所述半导体层,刻蚀至第一部分第二栅极绝缘层的上表面以下的第一过量刻蚀深度,其中,第一部分第二栅极绝缘层为所述第一金属层覆盖之外的所述衬底基板之上的所述第二栅极绝缘层。
5.如权利要求4所述的方法,其特征在于,所述第二掩膜层包括沟道掩膜层,所述沟道掩膜层为所述第一金属层之上对应位置的部分所述第二掩膜层,所述沟道掩膜层的厚度小于所述沟道掩膜层之外的所述第二掩膜层的厚度;
所述自上而下依次刻蚀所述第一金属层之上对应位置的部分所述第二金属层和部分所述掺杂层,并同步刻蚀所述第一金属层覆盖之外的所述衬底基板之上的所述第二栅极绝缘层至所述衬底基板的步骤,包括:
通过预设气体刻蚀所述沟道掩膜层直至露出部分所述第二金属层的上表面;
采用湿法刻蚀所述第二掩膜层覆盖之外的所述沟道掩膜层对应的部分所述第二金属层,直至露出部分所述掺杂层的上表面;
采用第二干法刻蚀所述第二掩膜层覆盖之外的部分所述掺杂层,刻蚀至第二部分第二栅极绝缘层的上表面以下的第二过量刻蚀深度,并同步刻蚀所述第一金属层覆盖之外的所述衬底基板之上的所述第二栅极绝缘层至露出所述衬底基板的上表面,其中,第二部分第二栅极绝缘层为所述第一金属层之上的所述第二栅极绝缘层。
6.如权利要求5所述的方法,其特征在于,所述第二栅极绝缘层的厚度小于或者等于所述第一过量刻蚀深度与所述第二过量刻蚀深度之和。
7.如权利要求1所述的方法,其特征在于,所述第一栅极绝缘层的厚度大于所述第二栅极绝缘层的厚度。
8.如权利要求1所述的方法,其特征在于,所述第一金属层的厚度的取值范围为
所述第一栅极绝缘层的厚度的取值范围为
所述第二栅极绝缘层的厚度的取值范围为
所述半导体层的厚度的取值范围为
所述掺杂层的厚度的取值范围为
所述第二金属层的厚度的取值范围均为
9.一种采用权利要求1至8中任一项所述制作方法制成的阵列基板,其特征在于,包括:
衬底基板之上一侧设置的第一金属层;
在所述第一金属层之上设置的第一栅极绝缘层;
在所述第一栅极绝缘层之上及覆盖所述第一金属层之外的所述衬底基板之上设置的第二栅极绝缘层;
在所述第二栅极绝缘层之上设置的半导体层;
在所述半导体的两侧上表面分别设置的第一掺杂层和第二掺杂层,所述第一掺杂层和所述第二掺杂层不接触;
分别在所述第一掺杂层和所述第二掺杂层之上设置的源极和漏极。
10.一种显示装置,其特征在于,包括如权利要求9的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410056521.2A CN117766464A (zh) | 2024-01-15 | 2024-01-15 | 阵列基板及其制作方法和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410056521.2A CN117766464A (zh) | 2024-01-15 | 2024-01-15 | 阵列基板及其制作方法和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117766464A true CN117766464A (zh) | 2024-03-26 |
Family
ID=90325989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410056521.2A Pending CN117766464A (zh) | 2024-01-15 | 2024-01-15 | 阵列基板及其制作方法和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117766464A (zh) |
-
2024
- 2024-01-15 CN CN202410056521.2A patent/CN117766464A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6362028B1 (en) | Method for fabricating TFT array and devices formed | |
US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
US20090206346A1 (en) | Tft lcd array substrate and manufacturing method thereof | |
US6757031B2 (en) | Metal contact structure and method for thin film transistor array in liquid crystal display | |
US7709841B2 (en) | Thin film transistor having an island like semiconductor layer on an insulator | |
US7755708B2 (en) | Pixel structure for flat panel display | |
US20150171224A1 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
KR20050112031A (ko) | 반도체 소자 및 그 형성 방법 | |
CN111341849B (zh) | 显示基板及其制备方法、显示面板 | |
US7678619B2 (en) | Method of manufacturing a thin film transistor matrix substrate | |
US11804496B2 (en) | Transistor device, manufacturing method thereof, display substrate and display device | |
US8093113B2 (en) | Array substrate for LCD and method of fabrication thereof | |
US9905592B2 (en) | Method for manufacturing TFT, array substrate and display device | |
US7125756B2 (en) | Method for fabricating liquid crystal display device | |
US11424337B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
TW201351659A (zh) | 薄膜電晶體及其製造方法 | |
CN107134497B (zh) | 薄膜晶体管及其制造方法、显示基板 | |
US6291279B1 (en) | Method for forming different types of MOS transistors on a semiconductor wafer | |
CN117766464A (zh) | 阵列基板及其制作方法和显示装置 | |
KR100687341B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
US11088287B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
KR100809750B1 (ko) | 박막 트랜지스터의 제조방법 | |
US20060079036A1 (en) | Method of manufacturing gate, thin film transistor and pixel | |
JP3197723B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |