CN115274711A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN115274711A
CN115274711A CN202210974998.XA CN202210974998A CN115274711A CN 115274711 A CN115274711 A CN 115274711A CN 202210974998 A CN202210974998 A CN 202210974998A CN 115274711 A CN115274711 A CN 115274711A
Authority
CN
China
Prior art keywords
active layer
layer
substrate
equal
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210974998.XA
Other languages
English (en)
Inventor
卓恩宗
杨凤云
康报虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202210974998.XA priority Critical patent/CN115274711A/zh
Publication of CN115274711A publication Critical patent/CN115274711A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本申请提供一种阵列基板及其制备方法、显示面板。阵列基板包括基板和薄膜晶体管，薄膜晶体管设于基板的表面。薄膜晶体管包括栅极、栅极绝缘层、第一有源层、第二有源层和欧姆接触层。第一有源层位于栅极绝缘层远离基板一侧。第二有源层位于第一有源层远离基板一侧。欧姆接触层位于第二有源层远离基板一侧。第一有源层和第二有源层的材质均为非晶硅。这样，薄膜晶体管漏电量低，阵列基板的信赖性好。

Description

阵列基板及其制备方法、显示面板
技术领域
本申请涉及显示设备技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
显示面板的阵列基板上设置的薄膜晶体管，影响到显示面板的性能优劣。而薄膜晶体管漏电，导致阵列基板故障，信赖性差，显示面板寿命短是目前需要解决的问题之一。
发明内容
本申请实施例提供一种漏电量低，信赖性好的阵列基板及其制备方法、显示面板。
第一方面，本申请提供一种阵列基板。阵列基板包括基板和薄膜晶体管。薄膜晶体管设于基板的表面。薄膜晶体管包括栅极、栅极绝缘层、第一有源层、第二有源层和欧姆接触层。第一有源层位于栅极绝缘层远离基板一侧。第二有源层位于第一有源层远离基板一侧。欧姆接触层位于第二有源层远离基板一侧。第一有源层和第二有源层的材质均为非晶硅。
在一种可能实现的方式中，第一有源层的厚度大于或等于100埃，小于或等于1000埃。第二有源层的厚度大于或等于200埃，小于或等于1200埃。
在一种可能实现的方式中，阵列基板还包括第一走线和像素电极。第一走线和像素电极设于薄膜晶体管远离基板一侧。第一走线电连接像素电极和薄膜晶体管。
在一种可能实现的方式中，第一走线的材质为钼。
在一种可能实现的方式中，阵列基板用于驱动电子纸显示面板的电泳层。
第二方面，本申请提供一种阵列基板的制备方法。阵列基板的制备方法包括：
在基板上形成栅极。
在基板上形成栅极绝缘层，栅极绝缘层覆盖栅极。
在栅极绝缘层上依次形成第一有源层和第二有源层。第二有源层位于第一有源层远离基板的表面。欧姆接触层位于第二有源层远离基板的表面。
第一有源层和第二有源层的材质为非晶硅。
在一种可能实现的方式中，形成第一有源层的制备工艺条件包括：
第一有源层的沉积功率为大于或等于800瓦，小于或等于5000瓦。
第一有源层的厚度沉积速率大于等于2埃每秒，小于等于10埃每秒。
在一种可能实现的方式中，形成第二有源层的制备工艺条件包括：
第二有源层的沉积功率为大于或等于8000瓦，小于或等于15000瓦。
第二有源层的厚度沉积速率大于等于15埃每秒，小于等于40埃每秒。
在一种可能实现的方式中，在“在栅极绝缘层上依次形成第一有源层、第二有源层和欧姆接触层，第二有源层位于第一有源层远离基板的表面，欧姆接触层位于第二有源层远离基板的表面”的步骤之后还包括：
在栅极绝缘层和欧姆接触层上形成源极和漏极。
在源极和漏极远离基板一侧形成第一走线和像素电极。
像素电极通过第一走线电连接漏极，第一走线的材质为钼。
第三方面，本申请提供一种显示面板。显示面板包括阵列基板。
可以理解的是，阵列基板的薄膜晶体管包括第一有源层和第二有源层，第一有源层和第二有源层的材质均为非晶硅。这样，薄膜晶体管的漏电量低，阵列基板的信赖性好。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的显示面板的分解结构示意图；
图2是本申请提供的显示面板一种实施方式的部分剖面示意图；
图3是本申请提供的阵列基板一种实施方式的部分剖面示意图；
图4是本申请提供的阵列基板一种实施方式的制备方法流程图；
图5是本申请提供的阵列基板另一种实施方式的部分剖面结构图；
图6是本申请提供的阵列基板另一种实施方式的制备方法流程图。
附图标记说明
显示面板1000；电泳层300；上基板200；盖板220；平坦层219；钝化保护层218；漏极217；源极216；欧姆接触层215；第二有源层214；第一有源层213；栅极绝缘层212；栅极211；公共电极210；阵列基板100；平坦层50；像素电极40；第二部分32；第一部分31；第一走线30；薄膜晶体管21；器件阵列层20；基板10；第二通孔2191；第一通孔2181。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
下面结合附图，对本申请的具体实施方式进行详细描述。
图1是本申请提供的显示面板1000的分解结构示意图。
如图1所示，显示面板1000可以是有机发光二极管(Organic Light-EmittingDiode，OLED)显示面板，也可以是液晶显示面板(Liquid Crystal Display，LCD)，还可以是次毫米发光二极管(Mini LED)显示面板、或者微发光二极管(Micro LED)显示面板、电子纸显示面板(Electronic Paper Display，EPD)或者其他类型的显示面板。本实施例的显示面板1000以电子纸显示面板为例。
显示面板1000包括阵列基板100、上基板200以及电泳层300。其中，电泳层300位于阵列基板100和上基板200之间。上基板200位于靠近用户的一侧。
图2是本申请提供的显示面板1000一种实施方式的部分剖面示意图。
如图2所示，阵列基板100包括基板10、器件阵列层20、第一走线30、像素电极40。上基板200包括公共电极210和盖板220。器件阵列层20设于基板10上，像素电极40位于器件阵列层20远离基板10一侧。电泳层300位于像素电极40和公共电极210之间。盖板220位于公共电极210远离电泳层300一侧。
图3是本申请提供的阵列基板100一种实施方式的部分剖面示意图。
如图3所示，器件阵列层20包括薄膜晶体管21(Thin Film Transistor，TFT)。第一走线30用于电连接薄膜晶体管21和像素电极40。在一种实施方式中，阵列基板100还包括平坦层50，平坦层50连接器件阵列层20，且覆盖第一走线30和像素电极40。平坦层50可以用于为后续铺设电泳层提供一个平坦的表面。电泳层300位于平坦层50远离基板一侧。
电泳层300设有多个电泳粒子。在一种实施方式中，电泳粒子包括黑色颗粒和白色颗粒，黑色颗粒和白色颗粒的电荷极性相反(分别为+和-)，黑色颗粒和白色颗粒根据施加于其上的电场在阵列基板100和上基板200之间发生上下移动。因此，通过薄膜晶体管21控制对像素电极40的输入电压，在像素电极40与公共电极210之间产生电场，控制电泳层300的电泳粒子运动，从而产生白色与黑色的不同组合，最终实现面板的图文的显示。
可以理解的是，阵列基板100可以用于驱动电子纸显示面板的电泳层300，从而使得电子纸显示面板可以显示图文。在其他实施方式中，当显示面板1000为液晶显示面板时，显示面板1000包括液晶层，阵列基板100可以用于控制液晶层中的液晶进行偏转。
如图3所示，薄膜晶体管21包括栅极211、栅极绝缘层212、第一有源层213、第二有源层214、欧姆接触层215、源极216、漏极217、钝化保护层218以及平坦层219。
在一种实施方式中，薄膜晶体管21的结构：
栅极211设于基板10上。
栅极绝缘层212设于基板10上，且覆盖栅极211。
第一有源层213设于栅极绝缘层212远离基板10的表面。
第二有源层214设于第一有源层213远离基板10的表面。
欧姆接触层215设于第二有源层214远离基板10的表面，且电连接第二有源层214。
源极216和漏极217设于欧姆接触层215远离基板10的表面，且电连接欧姆接触层215。
钝化保护层218设于栅极绝缘层212远离基板10的表面，且覆盖源极216、漏极217。钝化保护层218设有第一通孔2181。
平坦层219设于钝化保护层218远离基板10的表面。平坦层219设有第二通孔2191。第一通孔2181正对漏极217。第二通孔2191正对第一通孔2181，且连通第一通孔2181。
第一有源层213和第二有源层214的材质均为非晶硅。可以理解的是，与微晶硅的方案相比，本申请使用非晶硅制备第一有源层213和第二有源层214，形成的薄膜晶体管21漏电量低，信赖性好，产品的品质得到提升。并且，非晶硅的沉积工艺更简单，连续沉积，可以节省时间。形成的第一有源层213和第二有源层214的厚度较小，有利于电子纸显示器的轻薄化。
第一有源层213和第二有源层214的制备方法可以是等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)，也可以是原子层沉积(atomiclayer deposition，ALD)。
在一种实施方式中，第一有源层213的沉积功率可以大于或等于800瓦，小于或等于5000瓦。第一有源层213的厚度沉积速率可以大于等于2埃每秒，小于等于10埃每秒。在其他实施方式中，第一有源层213的沉积功率也可以小于800瓦，或者大于5000瓦。第一有源层213的厚度沉积速率也可以小于2埃每秒，或者大于10埃每秒。
在一种实施方式中，第二有源层214的沉积功率可以大于或等于8000瓦，小于或等于15000瓦。第二有源层214的厚度沉积速率可以大于等于15埃每秒，小于等于40埃每秒。在其他实施方式中，第二有源层214的沉积功率也可以小于8000瓦，或者大于15000瓦。第二有源层214的厚度沉积速率也可以小于15埃每秒，或者大于40埃每秒。
可以理解的是，通过比较小的沉积功率沉积第一有源层213，使第一有源层213与栅极绝缘层212的界面形成良好的接触，第一有源层213具有良好的电子传输能力。然后再使用大功率沉积第二有源层214，使得第二有源层214可以快速沉积。可以加快制备进程，提高生产效率。
在本实施方式中，在垂直于基板10的方向上，第一有源层213的厚度大于或等于100埃，小于或等于1000埃。在其他实施方式中，第一有源层213的厚度也可以小于100埃，或者大于1000埃。
在本实施方式中，在垂直于基板10的方向上，第二有源层214的厚度大于或等于200埃，小于或等于1200埃。在其他实施方式中，第二有源层214的厚度也可以小于200埃，或者大于1200埃。
在一种实施方式中，第二有源层214的厚度大于第一有源层213的厚度。
在一种实施方式中，第一有源层213的电子迁移率可以大于或等于0.3平方厘米每伏每秒cm2/(VⅹS)，小于等于1.0平方厘米每伏每秒cm2/(VⅹS)。第二有源层214的电子迁移率小于第一有源层213的电子迁移率。在其他实施方式中，第一有源层213的电子迁移率也可以大于1.0平方厘米每伏每秒cm2/(VⅹS)。
第一走线30包括第一部分31和第二部分32。第一部分31设于钝化保护层218远离基板10的表面，像素电极40连接第一部分31远离基板10的表面。第二部分32位于第一通孔2181和第二通孔2191内，连接漏极217。
像素电极40设于钝化保护层218和第一走线30远离基板10的表面，且电连接第一走线30。像素电极40通过第一走线30穿过平坦层219和钝化保护层218电连接器件阵列层20的漏极217，从而电连接薄膜晶体管21。
在一种实施方式中，第一走线30的材质可以为金属。
在本实施方式中，第一走线30的材质为钼(Mo)。可以理解的是，与一般的金属材料(例如铝)相比，钼的电阻率较低。薄膜晶体管21对像素电极40充电，第一走线30传递电信号所产生的功耗较少。当阵列基板100应用于显示面板1000时，显示面板1000的能耗低，使用具有该显示面板1000的电子产品，单次充电后的使用时间更长。
在一种实施方式中，器件阵列层20还可以包括信号走线。信号走线用于传递驱动信号等。
上文结合相关附图具体介绍了阵列基板100一种实施方式，下文将结合相关附图具体介绍一种的阵列基板100的制备方法。图4是本申请提供的阵列基板100一种实施方式的制备方法流程图。如图4所示，本申请公开了一种阵列基板100的制作方法，包括如下步骤：
S101：在基板10上形成栅极211。
在一种实施方式中，在基板10上形成待处理第一金属层。在待处理第一金属层上形成待处理第一光阻层，并经过曝光和显影形成第一光阻层。刻蚀待处理第一金属层，形成第一金属层，第一金属层作为薄膜晶体管21的栅极211。去除该步骤中形成的第一光阻层。
S102：在基板10上形成栅极绝缘层212，栅极绝缘层212覆盖栅极211。
栅极绝缘层212的材质可以为氮化硅、氧化硅以及氮氧化硅中的一种或多种。
S103：在栅极绝缘层212上形成第一有源层213、第二有源层214和欧姆接触层215。其中，第二有源层214位于第一有源层213远离基板10的表面。欧姆接触层215位于第二有源层214远离基板10的表面。第一有源层213和第二有源层214的材质为非晶硅。
在一种实施方式中，在栅极绝缘层212上形成待处理第一有源层、待处理第二有源层和待处理欧姆接触层。在待处理欧姆接触层远离基板10的表面形成待处理第二光阻层，并经过曝光和显影形成第二光阻层。刻蚀待处理第一有源层、待处理第二有源层和待处理欧姆接触层，形成第一有源层213、第二有源层214和欧姆接触层215。去除该步骤中形成的第二光阻层。
在一种实施方式中，形成第一有源层213和第二有源层214的方法可以是等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)，还可以是原子层沉积(atomic layer deposition，ALD)。
示例性地，形成第一有源层213和第二有源层214的原料为氢气(H2)和硅烷(SiH4)，以形成非晶硅材质的第一有源层213和第二有源层214。
形成所述第一有源层213的制备工艺条件包括：第一有源层213的沉积功率为大于或等于800瓦，小于或等于5000瓦。氢气和硅烷的流量体积比大于或等于3，小于或等于20。第一有源层213的厚度沉积速率大于等于2埃每秒，小于等于10埃每秒。形成第一有源层213的厚度大于或等于100埃，小于或等于1000埃。
形成所述第二有源层214的制备工艺条件包括：第二有源层214的沉积功率为大于或等于8000瓦，小于或等于15000瓦。氢气和硅烷的流量体积比大于或等于1，小于或等于4。第二有源层214的厚度沉积速率大于等于15埃每秒，小于等于40埃每秒。形成第二有源层214的厚度大于或等于200埃，小于或等于1200埃。
其中，第一有源层213的电子迁移率大于或等于0.3平方厘米每伏每秒cm2/(VⅹS)，小于等于1.0平方厘米每伏每秒cm2/(VⅹS)。第二有源层214的电子迁移率小于第一有源层213的电子迁移率。
可以理解的是，在形成薄膜晶体管21的过程中，先低速沉积第一有源层213，使第一有源层213与栅极绝缘层212的界面形成良好的接触，形成良好的电子传输层。然后再高速沉积第二有源层214，使得第二有源层214可以快速沉积。
与仅设置一层有源层的薄膜晶体管相比，本申请的薄膜晶体管21包括第一有源层213和第二有源层214。将有源层分为第一有源层213和第二有源层214，使用不同的沉积速率制备第一有源层213和第二有源层214，既可以保证薄膜晶体管21性能，同时还能加快制备进程，提高生产产能。
可以理解的是，与薄膜晶体管有源层材料为微晶硅的方案相比，本申请第一有源层213和第二有源层214的材质为非晶硅。这样，形成的薄膜晶体管21漏电量低，信赖性好，产品的品质得到提升。并且，非晶硅的沉积工艺较微晶硅而言更简单。可以实现连续沉积，节省了更换工艺的时间。形成的第一有源层213和第二有源层214的厚度较小，有利于显示面板1000的轻薄化。
在一种实施方式中，欧姆接触层215的材质为离子掺杂非晶硅(N+；a-Si)。
在一种实施方式中，在步骤S103之后还包括步骤S104至步骤S106，具体如下所述：
S104：在栅极绝缘层212和欧姆接触层215上形成源极216和漏极217。
在一种实施方式中，在栅极绝缘层212和欧姆接触层215上形成待处理第二金属层。在待处理第二金属层上形成待处理第三光阻层，并经过曝光和显影形成第三光阻层。刻蚀待处理第二金属层，形成第二金属层。第二金属层作为薄膜晶体管21的源极216和漏极217。去除该步骤中形成的第三光阻层。
在一种实施方式中，源极216和漏极217为钼铝钼(MoAlMo)三层结构。
S105：在栅极绝缘层212、源极216和漏极217上形成钝化保护层218和平坦层219。平坦层219连接钝化保护层218远离基板10的表面。钝化保护层218设有第一通孔2181。平坦层219设有第二通孔2191。第一通孔2181正对漏极217。第二通孔2191正对第一通孔2181，且连通第一通孔2181。
在一种实施方式中，在栅极绝缘层212、源极216和漏极217上依次形成待处理钝化保护层和待处理平坦层。在待处理平坦层上形成待处理第四光阻层，并经过曝光和显影形成第四光阻层。刻蚀待处理钝化保护层和待处理平坦层，形成钝化保护层218和平坦层219。其中，在钝化保护层218形成第一通孔2181，在平坦层219形成第二通孔2191。去除该步骤中形成的第四光阻层。
S106：在平坦层219上形成第一走线30和像素电极40。第一走线30包括第一部分31和第二部分32。第一部分31设于钝化保护层218远离基板10的表面，像素电极40连接第一部分31远离基板10的表面。第二部分32位于第一通孔2181和第二通孔2191内，连接漏极217。
在一种实施方式中，在平坦层219上依次形成待处理第三金属层和待处理像素电极。在待处理像素电极上形成待处理第五光阻层，并经过曝光和显影形成第五光阻层。刻蚀待处理第三金属层和待处理像素电极，形成第三金属层和像素电极40。第三金属层作为第一走线30。去除该步骤中形成的第五光阻层。
在一种实施方式中，第一走线30的材质为钼(Mo)。
在一种实施方式中，像素电极40的材质可以选用导电玻璃。
上述步骤通过五道光罩工艺，即五次沉积光阻层，五次对光阻进行曝光和显影在基板10上形成薄膜晶体管21、第一走线30和像素电极40，最后形成如图3所示的阵列基板100。其中，薄膜晶体管21设有两层有源层，分别是第一有源层213和第二有源层214。第一有源层213和第二有源层214均为非晶硅材料。第一走线30穿过平坦层219和钝化保护层218与薄膜晶体管21的漏极217连接，因此像素电极40可以通过第一走线30电连接薄膜晶体管21的源/漏极217。
图5是本申请提供的阵列基板100另一种实施方式的部分剖面结构图。图6是本申请提供的阵列基板100另一种实施方式的制备方法流程图。
如图5所示，第一有源层213、第二有源层214、欧姆接触层215、源极216和漏极217在基板10上的投影重合。如图5所示的阵列基板100可以通过使用四道光罩工艺形成在基板10上形成薄膜晶体管21、第一走线30和像素电极40，具体如图6所示。
四道光罩工艺与五道光罩工艺的区别在于：步骤S203是将步骤S103和步骤S104进行合并。第一有源层213、第二有源层214、欧姆接触层215、源极216和漏极217制备过程中可以共用同一个光罩。可以理解的是，使用四道光罩工艺制备阵列基板100，可以减少一次光阻的曝光、显影，有利于加快制备进程，提升产能。
S203：在栅极绝缘层212上形成第一有源层213、第二有源层214、欧姆接触层215和源极216和漏极217。其中，第二有源层214位于第一有源层213远离基板10的表面。欧姆接触层215位于第二有源层214远离基板10的表面。源极216和漏极217位于欧姆接触层215远离基板10的表面。第一有源层213和第二有源层214的材质为非晶硅。
具体地，在栅极绝缘层212上形成待处理第一有源层、待处理第二有源层、待处理欧姆接触层和待处理第二金属层。在待处理第二金属层远离基板10的表面形成待处理第二光阻层，并经过曝光和显影形成第二光阻层。刻蚀待处理第一有源层、待处理第二有源层、待处理欧姆接触层和待处理第二金属层，形成第一有源层213、第二有源层214、欧姆接触层215和第二金属层。第二金属层作为薄膜晶体管21的源极216和漏极217。去除该步骤中形成的第二光阻层。
在一种实施方式中，形成光阻的过程中，使用的掩膜版为半色掉掩膜版。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内；在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括基板和薄膜晶体管，所述薄膜晶体管设于所述基板的表面；
所述薄膜晶体管包括栅极、栅极绝缘层、第一有源层、第二有源层和欧姆接触层，所述第一有源层位于所述栅极绝缘层远离所述基板一侧，所述第二有源层位于所述第一有源层远离所述基板一侧，所述欧姆接触层位于所述第二有源层远离所述基板一侧；
所述第一有源层和所述第二有源层的材质均为非晶硅。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一有源层的厚度大于或等于100埃，小于或等于1000埃；
所述第二有源层的厚度大于或等于200埃，小于或等于1200埃。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述阵列基板还包括第一走线和像素电极，所述第一走线和所述像素电极设于所述薄膜晶体管远离所述基板一侧；
所述第一走线电连接所述像素电极和所述薄膜晶体管。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一走线的材质为钼。
5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板用于驱动电子纸显示面板的电泳层。
6.一种阵列基板的制备方法，其特征在于，所述方法包括：
在基板上形成栅极；
在所述基板上形成栅极绝缘层，所述栅极绝缘层覆盖所述栅极；
在所述栅极绝缘层上依次形成第一有源层、第二有源层和欧姆接触层，所述第二有源层位于所述第一有源层远离所述基板的表面，所述欧姆接触层位于所述第二有源层远离所述基板的表面；
所述第一有源层和所述第二有源层的材质为非晶硅。
7.根据权利要求6所述的阵列基板的制备方法，其特征在于，形成所述第一有源层的制备工艺条件包括：
所述第一有源层的沉积功率为大于或等于800瓦，小于或等于5000瓦；
所述第一有源层的厚度沉积速率大于等于2埃每秒，小于等于10埃每秒。
8.根据权利要求6或7所述的阵列基板的制备方法，其特征在于，形成所述第二有源层的制备工艺条件包括：
所述第二有源层的沉积功率为大于或等于8000瓦，小于或等于15000瓦；
所述第二有源层的厚度沉积速率大于等于15埃每秒，小于等于40埃每秒。
9.根据权利要求8中所述的阵列基板的制备方法，其特征在于，在所述“在栅极绝缘层上依次形成第一有源层、第二有源层和欧姆接触层，所述第二有源层位于所述第一有源层远离所述基板的表面，所述欧姆接触层位于所述第二有源层远离所述基板的表面”的步骤之后还包括：
在所述栅极绝缘层和所述欧姆接触层上形成源极和漏极；
在所述源极和所述漏极远离所述基板一侧形成第一走线和像素电极；
所述像素电极通过所述第一走线电连接所述漏极，所述第一走线的材质为钼。
10.一种显示面板，其特征在于，所述显示面板包括如权利要求1至5中任一项所述的阵列基板。
CN202210974998.XA 2022-08-15 2022-08-15 阵列基板及其制备方法、显示面板 Pending CN115274711A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210974998.XA CN115274711A (zh) 2022-08-15 2022-08-15 阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210974998.XA CN115274711A (zh) 2022-08-15 2022-08-15 阵列基板及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN115274711A true CN115274711A (zh) 2022-11-01

Family

ID=83750138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210974998.XA Pending CN115274711A (zh) 2022-08-15 2022-08-15 阵列基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN115274711A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080095739A (ko) * 2007-04-24 2008-10-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN109817575A (zh) * 2018-12-24 2019-05-28 惠科股份有限公司 阵列基板的制备方法、装置及阵列基板
CN113161292A (zh) * 2021-04-12 2021-07-23 北海惠科光电技术有限公司 阵列基板的制作方法、阵列基板及显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080095739A (ko) * 2007-04-24 2008-10-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN109817575A (zh) * 2018-12-24 2019-05-28 惠科股份有限公司 阵列基板的制备方法、装置及阵列基板
CN113161292A (zh) * 2021-04-12 2021-07-23 北海惠科光电技术有限公司 阵列基板的制作方法、阵列基板及显示面板

Similar Documents

Publication Publication Date Title
US10312268B2 (en) Display device
CN101819363B (zh) Tft-lcd阵列基板及其制造方法
CN107482064B (zh) 薄膜晶体管及其制作方法以及阵列基板
CN101807583B (zh) Tft-lcd阵列基板及其制造方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN107424957A (zh) 柔性tft基板的制作方法
US10347660B2 (en) Array substrate and manufacturing method thereof
CN102842601B (zh) 一种阵列基板及其制作方法
CN102651343B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN102890378B (zh) 一种阵列基板及其制造方法
CN102709234B (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN102629584B (zh) 一种阵列基板及其制造方法和显示器件
CN108598089A (zh) Tft基板的制作方法及tft基板
US11374033B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
WO2019205333A1 (zh) 阵列基板及其制作方法
CN106847830A (zh) 阵列基板及其制作方法、显示面板
CN103325792A (zh) 一种阵列基板及制备方法、显示装置
US9142653B2 (en) Method for manufacturing thin-film transistor array substrate
CN212517205U (zh) 低温多晶氧化物阵列基板
WO2018196289A1 (zh) 薄膜晶体管及其制备方法
CN101261962B (zh) 有源元件阵列基板及其制造方法
CN115274711A (zh) 阵列基板及其制备方法、显示面板
CN106940507B (zh) 阵列基板及其制备方法、显示面板
CN113433747B (zh) 阵列基板及制作方法、移动终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination