CN101276843A - 半导体存储装置及其制造方法 - Google Patents

半导体存储装置及其制造方法 Download PDF

Info

Publication number
CN101276843A
CN101276843A CNA2008100966878A CN200810096687A CN101276843A CN 101276843 A CN101276843 A CN 101276843A CN A2008100966878 A CNA2008100966878 A CN A2008100966878A CN 200810096687 A CN200810096687 A CN 200810096687A CN 101276843 A CN101276843 A CN 101276843A
Authority
CN
China
Prior art keywords
film
layer
silicon
silicon oxynitride
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100966878A
Other languages
English (en)
Other versions
CN101276843B (zh
Inventor
渡边浩志
松下大介
村冈浩一
中崎靖
加藤弘一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101276843A publication Critical patent/CN101276843A/zh
Application granted granted Critical
Publication of CN101276843B publication Critical patent/CN101276843B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

本发明提供一种具有隧道绝缘膜的半导体存储装置及其制造方法，即使薄膜化也不会使重复进行写入/擦除时的耐性(耐久特性)恶化。该半导体存储装置包括：半导体衬底(2)；在半导体衬底上形成的第一绝缘膜(6)，该第一绝缘膜包括具有第一氮氧化硅层(8b)、氮化硅层(8a)以及第二氮氧化硅层(8c)的叠层结构的氮氧化硅膜(8)、以及形成在所述氮氧化硅膜上的富硅氧化硅膜(10)；形成在第一绝缘膜上的电荷蓄积层(12)；形成在电荷蓄积层上的第二绝缘膜(14)；和形成在第二绝缘膜上的控制栅极(16)。

Description

半导体存储装置及其制造方法
技术领域
本发明涉及半导体存储装置及其制造方法。
背景技术
在NAND型快闪存储器等的非易失性半导体存储装置中使用的存储单元其最大的特征是具有由用绝缘膜覆盖周围的多晶硅制成的浮置栅极。通过对施加在在浮置栅极上隔着电极间绝缘膜形成的控制栅极的电压(控制电压)进行控制，利用FN(Fowler-Nordheim)隧穿效应从衬底经隧道绝缘膜向浮置栅极注入(写入)电荷，或者，相反从浮置栅极经隧道绝缘膜引出(擦除)电荷而改变存储单元的阈值。
由于在对浮置栅极引出注入电子时在隧道绝缘膜上施加高电压，因此在隧道绝缘膜上施加了很大的应力。为此，担心在隧道绝缘膜中产生缺陷，并使漏电流增加。作为难以产生缺陷的隧道绝缘膜，已知有用氧化硅膜夹持氮化硅膜的三层结构，并且上述氮化硅膜具有三配位的氮键的结构(例如参照专利文献1)。
另一方面，为了降低位单价而促进微细化时，此变动宽度由于单元间干涉而变窄，因而妨碍微细化。作为难以控制变动宽度的主要原因之一，电子穿过在浮置栅极和控制栅极之间夹持的电极间绝缘膜的现象(电极间绝缘膜泄漏)增加。由于电极间绝缘膜泄漏发生在从衬底向浮置栅极注入电子时，因此会发生存储单元的阈值达不到所期望的值等不合格情况。
专利文献1：日本特开2006-13003号公报
发明内容
(发明要解决的问题)
但是，在专利文献1中记载的技术中，基于该制造方法，有在硅衬底的表面上存在大量Si-O-H键的可能性。因此，重复进行写入/擦除时，O-H键从硅衬底中脱离并在硅衬底上生成悬挂键，存储单元的阈值发生改变，存在重复进行写入/擦除时的耐性(耐久特性)恶化的问题。
此外，NAND型快闪存储器的存储单元中，如图35所示，存在在浮置栅极的侧面与存储单元的扩散层之间发生的浮置栅极边缘电容耦合(FG边缘耦合)。FG边缘的特征点在于即使微细化其大小也不会发生变化。这与随着电极间绝缘膜电容和隧道绝缘膜电容微细化，相对置的面积变窄、减小的情况构成对照。为此，随着微细化FG边缘的作用相对地变大。
由于FG边缘耦合有助于衬底与浮置栅极的电容耦合，因此FG边缘的比例变大时，浮置栅极与控制栅极之间的电容耦合相对降低，导致电容耦合的比例下降。由于电容耦合比例的降低，加在衬底与浮置栅极之间的隧道绝缘膜上的电场相对于电极间绝缘膜的比例降低，其结果电极间绝缘膜泄漏增大。
一般情况下，如图36所示，为了正常地进行写入，有必要对隧道绝缘膜施加10MV/cm以上的电场，将对电极间绝缘膜施加的电场抑制在3MV/cm以下。一旦电容耦合比降低，隧道绝缘膜与电极间绝缘膜的电场分配的关系发生变化，隧道绝缘膜的电场降低，电极间绝缘膜的电场增大。像这样，判断FG边缘对电容耦合比产生怎样的影响是重要问题。
这里，介绍FG边缘与微细化的关系。隧道绝缘膜的电容与栅极面积成比例，随着微细化，按照栅极长度平方的比例减少。这个比例远远超过FG边缘耦合的减少。因此，在线宽为55nm以下的这代产品中，不可忽视FG边缘耦合的电容耦合比的影响。
接着，介绍FG边缘以外的写入效率降低的主要原因。如图37所示，写入时浮置栅极与隧道绝缘膜的界面上产生耗尽层，这成为隧道绝缘膜的电场降低并损失写入效率的一个原因。
这里，考虑耗尽层的影响。图38示出了n+多栅极中的耗尽层。与硅衬底不同，由于费米能级存在于导带中，因此在多晶硅表面上即使能带发生弯曲，也残留有不完全失去电子的区域(不完全耗尽层)。而且，在这个不完全耗尽层与隧道绝缘膜之间存在完全耗尽化的完全耗尽层。但是，实际上，由于这个完全耗尽层宽度显著变小，因此n+多晶硅的耗尽层受到不完全耗尽层的控制(参照文献H.Watanabe，IEEE TED52，2265，2005)。这里应该注意，在通常的硅中使用的耗尽近似处理，由于假定完全耗尽化，因此会过小地评价n+多晶硅的耗尽层的宽度。因此，也过小地评价了写入时产生的浮置栅极的耗尽层。换言之，如图37所示，由浮置栅极的耗尽层引起的隧道绝缘膜的电场的降低，尽管到此为止一直都被忽略，但当由于微细化而使写入余量变小时，若不能完全地去除，则会成为危险因素。
接下来，考虑蓄积层的影响。n+多晶硅的浮置栅极(蓄积层)在以玻尔兹曼近似为基础的现有技术的方法中完全被忽视。这是因为考虑到n+多晶硅的施主浓度非常高，如果即便在n+多晶硅表面上的能带少也弯曲的话，电荷就按照指数函数蓄积，实际上几乎没有弯曲。但是，本发明的一个发明人在文献(H.Watanabe et al，Ext.Abs.SSDM，504，2005)中示出了这种方法的错误。如图39(a)和39(b)所示，n+多晶硅中蓄积层宽度变窄，由于量子排他效果而不引起指数函数的电子蓄积。能带的弯曲到此为止远远大于预期，对应能带弯曲，电子状态密度按平方根函数增大。像这样，由于不是按指数函数而是按照平方根函数蓄积电荷，能够将n+多晶硅表面的蓄积层称为弱蓄积层。图40中，写入时产生的在浮置栅极与电极间绝缘膜的界面处形成的弱蓄积层表示使电极间绝缘膜的隧道势垒降低。这就使电极间绝缘膜泄漏按照指数函数增大，大幅度降低写入效率。
像这样，不完全耗尽层使隧道绝缘膜的电场降低，FG边缘使电容耦合比降低，写入时流过隧道绝缘膜的注入电流降低。此外，在浮置栅极与电极间绝缘膜的界面处形成的弱蓄积层使电极间绝缘膜泄漏增大。由于写入是通过这个注入电流与电极间绝缘膜泄漏的差进行的，因此无论哪种情况都会使写入效率明显降低。即，在线宽为55nm以后的各代NAND型闪存中，伴随微细化的写入效率的降低是严重的问题。
彻底地解决这个问题的有力手段是使隧道绝缘膜薄膜化。隧道绝缘膜的薄膜化，虽然被认为会使电容耦合比进一步降低，但流过隧道绝缘膜的注入电流的增大效果会进一步增大，可以抑制因微细化导致的写入效率的降低。相反，由于擦除时在衬底界面附近产生的电子捕获的影响，如图41所示，耐久特性恶化。
接下来，参照图42说明耐久性的恶化的机理。擦除时，从浮置栅极经隧道绝缘膜在硅衬底上引出电子时，在(例如由纯的SiO2构成的)隧道绝缘膜和衬底的界面附近，隧道电子被加速并成为热电子。该热电子切断Si-O-H键并生成悬挂键。
以前，通过保持隧道绝缘膜的厚度直到近似为10nm来防止耐久特性的恶化。可是，如上所述，由于随着微细化FG边缘的影响导致电容耦合比降低，当写入效率降低时，要求隧道绝缘膜的薄膜化。
本发明是基于考虑上述情况而提出的，其目的是提供一种具有隧道绝缘膜的半导体存储装置及其制造方法，即使薄膜化也不会使重复写入/擦除时的耐性(耐久特性)恶化。
(用来解决问题的技术方案)
根据本发明第一实施方式的半导体存储装置，其特征在于包括：半导体衬底；第一绝缘膜，它包括在所述半导体衬底上形成的、具有第一氮氧化硅层、氮化硅层以及第二氮氧化硅层的叠层结构的氮氧化硅膜以及形成在所述氮氧化硅膜上的富硅氧化硅膜；形成在所述第一绝缘膜上的电荷蓄积层；形成在所述电荷蓄积层上的第二绝缘膜；和形成在所述第二绝缘膜上的控制栅极。
此外，根据本发明的第二实施方式的半导体存储装置，其特征在于包括：半导体衬底；第一绝缘膜，它包括在所述半导体衬底上形成的、具有第一氮氧化硅层、氮化硅层以及第二氮氧化硅层的叠层结构的氮氧化硅膜以及形成在所述氮氧化硅膜上的氧化硅膜，所述氧化硅膜和所述第二氮氧化硅层复合的膜厚等于或大于硅和氢氧根的结合能量除以加在所述第一绝缘膜上的电场和电子电荷的值；形成在所述第一绝缘膜上的电荷蓄积层；形成在所述电荷蓄积层上的第二绝缘膜；和形成在所述第二绝缘膜上的控制栅极。
此外，根据本发明第三实施方式的半导体存储装置的制造方法，其特征在于包括：在含有对半导体衬底的表面进行氮化处理的第一氮化气体和在制造中与所述半导体衬底实质上不反应的第一稀释气体、所述第一稀释气体的分压和所述第一氮化气体的分压的和与所述第一氮化气体的分压之比为5以上、且总压力为40托以下的气氛中，设置所述半导体衬底，在所述半导体衬底的表面上形成氮化层的工序；将表面上形成所述氮化层的所述半导体衬底放置在含有氧化气体以及在制造中与所述半导体衬底实质上不反应的第二稀释气体的气氛中，在所述半导体衬底和所述氮化层之间形成第一氮氧化层，同时在所述氮化层的表面上形成第二氮氧化层的工序；以及通过利用CVD法在所述第二氮氧化层上淀积氧化膜，形成所述第一氮氧化层、所述氮化层、所述第二氮氧化层、及所述氧化膜的叠层结构的隧道绝缘膜的工序。
(发明效果)
根据本发明，可以提供一种具有隧道绝缘膜的半导体存储装置及其制造方法，该隧道绝缘膜即使薄膜化也不会使重复写入/擦除时的耐性(耐久特性)恶化。
附图说明
图1是根据第一实施方式的半导体存储装置的剖面图。
图2是表示在第一实施方式的半导体存储装置的垂直于膜面的方向上的剖面中的能带和氮浓度分布的图。
图3是表示根据第一实施方式的氮氧化硅膜的原子排列的示意图。
图4是表示氮氧化硅膜中的固定电荷密度与相对Gmmax的关系的图。
图5是表示氮氧化硅膜中的固定电荷密度和界面氧化层的厚度的图。
图6是表示第一实施方式的效果的图。
图7是表示根据第一实施方式的氮氧化硅膜的氮浓度分布图。
图8是根据第二实施方式的半导体存储装置的制造方法的制造工序剖面图。
图9是根据第二实施方式的半导体存储装置的制造方法的制造工序剖面图。
图10是根据第二实施方式的半导体存储装置的制造方法的制造工序剖面图。
图11是根据第二实施方式的半导体存储装置的制造方法的制造工序剖面图。
图12是根据第二实施方式的半导体存储装置的制造方法的制造工序剖面图。
图13是根据第二实施方式的半导体存储装置的制造方法的制造工序剖面图。
图14是根据第二实施方式的半导体存储装置的制造方法的制造工序剖面图。
图15是根据第二实施方式的半导体存储装置的制造方法的制造工序剖面图。
图16是表示氮氧化硅膜的形成条件不同而导致的深度方向的氮浓度分布的图。
图17是表示氮氧化硅膜的形成条件不同而导致的J-V特性的图。
图18是表示在形成条件不同的氮氧化硅膜上形成氧化硅膜的绝缘膜的J-V特性的图。
图19是表示SILC特性的变化与存储单元的电荷保持特性的关系的图。
图20是表示阈值电压的应力电压施加时间相关性的图。
图21是表示根据第三实施方式的半导体存储装置的制造方法的制造步骤的流程图。
图22是表示根据第三到第五实施方式的半导体存储装置的制造方法的制造工序的剖面图。
图23是说明第三实施方式的效果的图。
图24是表示根据第四实施方式的半导体存储装置的制造方法的制造步骤的流程图。
图25是说明第四实施方式的效果的图。
图26是表示根据第五实施方式的半导体存储装置的制造方法的制造步骤的流程图。
图27是说明第五实施方式的效果的图。
图28是说明第五实施方式的效果的图。
图29是表示根据第六实施方式的半导体存储装置的制造方法的制造工序的剖面图。
图30是表示根据第六实施方式的半导体存储装置的制造方法的制造工序的剖面图。
图31是表示根据第六实施方式的半导体存储装置的制造方法的制造工序的剖面图。
图32是表示根据第六实施方式的半导体存储装置的制造方法的制造工序的剖面图。
图33是表示根据第六实施方式的半导体存储装置的制造方法的制造工序的剖面图。
图34是说明第六实施方式的效果的图。
图35是说明FG边缘的影响的图。
图36是表示写入方法的图。
图37是说明不完全耗尽层的影响的图。
图38是说明不完全耗尽层的图。
图39是说明弱蓄积层的图。
图40是说明弱蓄积层的影响的图。
图41是表示耐久特性的恶化的图。
图42是说明耐久特性的恶化的机理的图。
图43是说明产生悬挂键的条件的图。
图44是表示根据本发明一实施方式的半导体存储装置的剖面图。
(符号说明)
2硅衬底；4a源区；4b漏区；6隧道绝缘膜；8氮氧化硅膜；8a氮化硅层；8b氧化硅层；8c氧化硅层；10CVD氧化膜；12浮置栅极；14电极间绝缘膜；16控制栅极；32硅衬底；34氮氧化硅膜；34a氮化硅层；34b氧化硅层；34c氧化硅层；36多晶硅层；37掩模材料；38元件分离槽；39氧化硅膜；41电极间绝缘膜；42导电层；43掩模材料；44狭缝部；45氧化硅膜；47源/漏扩散层
具体实施方式
下面参照附图详细说明本发明的实施方式。而且，本发明不限于以下实施方式，而可以进行各种设计。而且，在各实施方式中，尽管说明了FG型和MONOS型的存储器件单体，但是本发明也可以适用于其它的要求耐久特性的存储器件单体。此外，混载有集成了这些存储器件的存储器电路和除存储器电路以外还混载了逻辑电路等的系统LSI等也在本发明的范围内。
(第一实施方式)
参照图1说明根据本发明的第一实施方式的半导体存储装置。本实施方式的半导体存储装置具有多个存储单元，在图1中示出各存储单元的剖面。根据本实施方式的存储单元包括：在硅衬底2上隔开地形成的源区4a和漏区4b、在源区4a和漏区4b之间的硅衬底上形成的隧道绝缘膜6、在该隧道绝缘膜6上形成的由多晶硅构成的浮置栅极12、在该浮置栅极12上形成的电极间绝缘膜14、以及在该电极间绝缘膜14上形成的控制栅极16。隧道绝缘膜6包括氮化硅层8a以及夹持氮化硅层8a形成的氮氧化硅层8b、8c的叠层结构的氮氧化硅膜8，以及利用CVD(化学汽相淀积)法形成的氧化硅膜10。此外，由于氧化硅膜10是通过CVD法形成的，如果保持原样就成为富硅氧化膜。当然地，进一步氧化而成为SiO2或者富氧的氧化硅膜也是可能的。此外，浮置栅极由多晶硅形成，并蓄积电荷。
将垂直于浮置栅极12和隧道绝缘膜6的膜面的方向的剖面中的能带示于图2(a)中，将隧道绝缘膜的氮分布示于图2(b)中。
如图2(b)所示，根据本实施方式的隧道绝缘膜6的氮化硅层8a存在于与硅衬底的界面附近，具有氮(N)的尖锐的分布。在这个氮化硅层8a中形成Si-N键，几乎不存在Si-O-H键。因此，即使重复进行写入/擦除也难以形成悬挂键，可以防止耐久性(耐久特性)恶化。此外，这个氮化硅层8a的层厚为0.3nm左右，氮浓度为55％～57％。即，氮化硅层8a实质上由Si3N4构成，硅的第一邻近原子为氮，第二邻近原子为硅。此外，氮氧化硅层8b、8c的氮浓度可以抑制为最大也在10％以下。这是由于在氮化硅层8a中形成坚固的Si-N键，氧穿过悬挂键残留的氮化硅层8a的表面(因为表面与理想的块体(bulk)的结构不同，因此容易产生缺陷)及氮化硅层8a，与硅衬底反应。由此，氮氧化硅层8b、8c实质上成为氧化硅层(SiO2层)。
将氮氧化硅膜8的原子排列的示意图示于图3(a)中，将Si3N4层的基本单元结构示于图3(b)中。由于图3(a)示出了在垂直于膜面的方向的剖面中的原子排列，因此在图3(a)中，Si的键仅示出3个。此外，也存在N的键仅示出两个的原子。但是，Si或N的剩下的一个键存在于垂直于纸面的方向上，在图3(a)中未示出。
此外，氮化硅层8a不能与氮氧化硅膜8和硅衬底2的界面相接，因此在其和硅衬底2之间必须有氮氧化硅层8b。这是因为，如果没有氮氧化硅层8b，则由于使氮氧化硅膜8中的固定电荷流过沟道(源区4a和漏区4b之间的硅衬底)的载流子发生远程库仑散射，电子的迁移率会降低。下面参照图4说明这一点。
图4示出了在氮氧化硅膜8中的界面SiO2层8b的层厚固定，而改变氮氧化硅膜8中的固定电荷密度的情况下的，上述氮氧化硅膜的Gmmax与由单一的SiO2层构成的SiO2膜的Gmmax(最大互导：反映电子的迁移率)的比(相对Gmmax)的特性。如图4所示可知，随着固定电荷密度变大，最大互导Gmmax大大降低。此外还可知，界面SiO2层8b的层厚越薄，其降低量越大。这是由于氮氧化硅膜8中的固定电荷的分布越靠近上述界面，则赋予载流子的、固定电荷的远程库仑散射(Remote Coulomb Scattering)的影响也越大。此外，如由图4所知的，为了获得与由单一的SiO2层构成的SiO2膜相同的Gmmax(即相对Gmmax为100)，在SiO2层的层厚为1nm时，固定电荷密度必须在2×1011cm-2以下。由SiO2层的层厚为1nm时的4个数据(用白色三角形表示)用最小平方法求得的直线(图中未示出)，是根据相对Gmmax为100时的固定电荷密度得到的值。
此外，基于图4的关系，可以求出某个膜中的固定电荷密度下的界面SiO2层的层厚以及此时的相对Gm的值。例如，可读出，膜中的固定电荷密度为2×1011cm-2时，界面层厚为0.7nm时为93％左右，层厚为1nm时为100％左右。此外，可读出，固定电荷密度为8×1011cm-2时，SiO2层的层厚为0.7nm时为88％左右，层厚为1nm时为95％左右。而且从这个倾向看出，为了在8×1011cm-2时使Gm为100％，SiO2层的层厚必须为1.3nm左右。
图5示出了如此求出的氮氧化硅膜8中的固定电荷密度和为了排除固定电荷的远程库仑散射的影响(为了排除互导低下)所需的上述界面SiO2层8b的层厚之间的关系。排除远程库仑散射的影响意味着得到与由单一SiO2层构成的SiO2膜相同的Gmmax(即相对Gmmax为100)。由该图可知，膜中的固定电荷密度越高，用于避免远程库仑散射的影响的界面SiO2层的层厚越厚。但是，为了排除写入电场的问题以及氮氧化膜中的固定电荷引起的远程库仑散射的影响，界面SiO2层的层厚存在上限和下限。这将在后面介绍。
如图43所示，在写入的电子通过FN隧穿效应被引出时(擦除数据时)，施加电场F，当设隧道膜的膜厚为Tox，且隧道膜中某个位置距离衬底为Y[nm]时，在位置Y上发生FN隧穿的电子具有的动能为qF(Tox-Y)。设Si-OH的结合能为△时，形成悬挂键的条件为qF(Tox-Y)≥△。求解Y，则Y≤Tox-△/(qF)。即，所以距离界面Tox-△/(qF)以内存在的Si-OH键变为悬挂键。换言之，从隧道膜和浮置栅极(或电荷蓄积层)的界面以△/(qF)的大小进入隧道膜内部之处到衬底界面，为该区域内存在的Si-OH键可变为悬挂键的重要区域。因此，用氮强化这个区域内的键即可。另一方面，△/(qF)等于或小于氧化硅膜10和氮氧化硅层8c的复合膜厚。因此，氮化硅层8a距绝缘膜6与电荷蓄积层12的界面至少隔开以下距离，即，硅与氢氧根的结合能除以施加于绝缘膜6上的电场F和电子电荷q而得到的值。而且，在氮氧化硅层8b或氮氧化硅层8c中也可以含有F(氟)或重氢等。
此外，用氮强化结合的区域，当电场(F)变弱时变窄，另一方面，电场变弱时不能开始写入，所以使用实现写入的最低电场Fmin时，用仅△和Tox的函数求Y的上限。这样，例如，设Tox为6nm，△为3.6eV，Fmin为10MV/cm2时，Ymax为1.6nm。也就是说，由于距衬底界面Ymax＝1.6nm的范围成为产生悬挂键的重要区域，因此优选这个区域的整个表面为氮化膜。可是，因固定电荷导致的远程库仑散射使Gm减少，因此必须尽可能增厚界面的SiO2层的层厚。由于氮化层的单位层厚为0.3nm左右，因此界面SiO2层的层厚的上限为1.3(＝1.6-0.3)nm。而且，为了一面抑制远程库仑散射的影响，一面实现1.3nm以下的SiO2层的层厚，从图5中看出，当然固定电荷密度的上限为8×1011cm-2以下。毫无疑问，这些值根据Fmin和Tox变化。上述的值到底是典型情况下的数值。此外，硅和氢氧根的结合能受来自存在这个结合的物质的影响而变化。在制造本实施方式的隧道膜的工艺条件下，大约为3.6eV。
接着，介绍界面SiO2层的层厚的下限。在如上所述的稀释气体的分压和氮化气体的分压的和与氮化气体的分压的比为5以上、并且总压为40托以下的气氛中形成的情况下(具体地说，在作为稀释气体的分压为30托的N2和作为氮化气体的分压为0.03托的NH3的混合气氛中，将硅衬底2的表面设定为700℃并维持100秒的情况下)，我们发现氧化后的氮氧化膜中的固定电荷密度一直下降到2.0×1011cm-2左右。反过来，意味着为了抑制远程库仑散射，界面SiO2层的层厚必须为0.85nm。因此，0.85nm为SiO2层的层厚的下限。即，氮化硅层8a从半导体衬底2隔开0.85nm以上的距离。
这里，介绍固定电荷密度的控制方法。氮氧化硅膜8中的固定电荷密度与切断Si-N键产生的悬挂键的密度成比例。而且，悬挂键的密度与Si-N键的密度和悬挂键的生成率的积成比例。特别是，如果Si-N键的数量没有太大变化，就大大依赖于悬挂键的生成率。因此，在控制氮氧化硅膜8中的固定电荷密度的情况下，控制悬挂键的生成率即可。为了控制悬挂键的生成率，如上所述地控制氮化时的温度和氮化气体的压力即可。例如，从Ymax求出的固定电荷密度的上限为8×1011cm-2时的生成率为2.0×10-4cm-2(＝8.0×1011cm-2/4.0×1015cm-2)，用于实现这一点的条件是在氮化温度为700℃、与氮化气体的分压的比为5、且总压为40托的气氛中形成氮化膜的情况。这里，值4.0×1015cm-2是氮化硅膜中的Si-N键的密度。此外，作为下限的固定电荷密度2.0×1011cm-2时的生成率为0.5×10-4cm-2(＝2.0×1011cm-2/4.0×1015cm-2)，用于实现这一点的条件是在氮化温度为700℃、与氮化气体的分压的比为1000、且总压为30托的气氛中形成氮化膜的情况。即，为了控制固定电荷密度以使本实施例中实现的生成率(＝固定电荷密度/Si-N键的密度)为0.5×10-4cm-2以上2.0×10-4cm-2以下，可以有效地控制氮化温度以及氮化气体的稀释比和总压。
而且，应当理解，氮氧化硅膜8中的固定电荷密度为2.0×1011cm-2时所需的界面SiO2层8b的层厚必须为0.85nm以上，但是从这一点来看，由于氮化硅层8a的层厚为0.3nm左右，所以从氮氧化硅膜8和硅衬底2的界面到氮化硅层8a的层厚的中心的距离h(参照图1)为1.0nm(＝0.85nm+0.15nm)～1.45nm(1.3nm+0.15nm)。即，如果氮氧化硅层8b和氮氧化硅层8c的层厚相同，则氮氧化硅膜8的膜厚为2.0nm～2.9nm。
而且，在本实施方式中，氮氧化硅膜8中的固定电荷密度x和用于排除互导的降低所需的上述界面SiO2层8b的层厚y满足下面的关系式。
y＝α·Ln(x)-β
这里，Ln是自然对数，常数α、β满足：α≤0.35，β≤8。为了满足这个关系式，必须选择氮氧化硅膜中的氮浓度、界面中的氧浓度、界面氮氧化层的层厚。
本实施方式的半导体存储装置的重复进行写入/擦除时的耐性(耐久特性)用图6的曲线g1表示，擦除时的耐久特性用图6中的曲线g2表示。虚线是表示比较例的耐久特性的曲线。这个比较例是在本实施方式的半导体存储装置中采用由单一SiO2层构成的SiO2膜作为隧道绝缘膜。从图6看出，根据本实施方式的半导体存储装置，可以防止耐久特性的恶化。
下面参照图1说明本实施方式的半导体存储装置的制造方法。
首先，制备掺杂了所期望的杂质的衬底2。然后，实施适当的表面处理之后，形成上述质量良好的氮氧化硅膜8。质量良好的氮氧化硅膜8的形成方法的细节在下面的实施方式中说明。在本实施方式中，氮氧化硅膜8的膜厚为2nm左右。接着，利用CVD法形成厚度大约为2nm～6nm的氧化硅膜10。这里，如果利用CVD形成的氧化膜10太厚，则与现有技术的隧道氧化膜(膜厚大概为10nm)相比，不能进行薄膜化。此外，如果过薄，此时数据保持特性恶化，因此在本实施方式中，为2nm～6nm。这样，在本实施方式中，采用利用CVD形成的氧化膜10，可以调整整个隧道绝缘膜6的膜厚。这个膜厚的调整在现在的半导体工艺中可以比较简单地进行。因此，在本实施方式中，隧道绝缘膜6的优选膜厚为4nm(＝2nm+2nm)～8.9nm(2.9nm+6nm)。
接着，形成浮置栅极用的多晶硅膜12。之后，采用通常的NAND型快闪存储器的制造工艺，依次形成电极间绝缘膜14、控制栅极16。而且，作为电极间绝缘膜14，也可以使用含有氧化膜和氮化膜的叠层膜、高电介质膜、和含有高电介质的叠层膜中的任何一种。此外，作为控制栅极16，也可以使用多晶硅、硅化物、金属等任何一种。之后，对隧道绝缘膜6、浮置栅极12、电极间绝缘膜14、控制栅极16按照栅极形状进行构图，之后，根据需要，通过在栅极两侧的硅衬底中注入杂质，形成源区4a和漏区4b。
根据本实施方式的氮氧化硅膜8的氮浓度的分布的测定结果在图7中用黑圆点表示。根据本实施方式，在氮氧化硅膜8的形成中，如下所述，必须进行热处理。为了比较，将未进行热处理时的氮氧化硅膜的氮浓度的分布的测定结果在图7中用白色方块表示。从图7看到，本实施方式的氮氧化硅膜8中，在从与硅衬底的界面到1nm之间，有不存在氮的界面SiO2层8b，之后，夹着氧浓度为零的区域(氮化硅层8a)，存在富氧的层，总的物理膜厚为2nm～2.9nm左右。像这样，在本实施方式中，重要的一点在于在表面侧(浮置栅极侧)也形成无氮的氧化层。这是为了与在其上利用CVD形成的氧化膜14之间不产生电子陷阱。
如上所述，根据本实施方式，可以提供一种具有即使薄膜化也不会使重复进行写入/擦除时的耐久性(耐久特性)恶化的隧道绝缘膜的半导体存储装置。
(第二实施方式)
下面介绍根据本发明的第二实施方式的半导体存储装置的制造方法。利用本实施方式的制造方法制造的半导体存储装置是FG(浮置栅极)型的非易失性存储器，其包括多个存储单元。参照图8(a)到图15(b)说明本实施方式的存储器的制造方法。图8(a)到图15(b)是本实施方式的制造方法的制造工序剖面图，各图的(a)和各图的(b)表示互相正交的剖面。
首先，如图8(a)、8(b)所示，用稀HF处理掺杂了所希望的杂质的硅衬底32，用氢终止硅衬底32的表面。之后，将这个硅衬底32放置在成膜装置的反应室中。接着，使反应室内的气氛仅为在制造工艺中不与硅反应或不蚀刻硅的气体(例如氮气)之后，将硅衬底的温度升高到700℃，使氢从硅衬底中完全脱离。
接着，使反应室内的气氛为例如分压为30托的N2、分压为0.03托的NH3，将硅衬底表面在700℃维持100秒。由此，如图9(a)、图9(b)所示，在硅衬底32上形成氮化硅层34a。即，在本实施方式的制造方法中，在氮化硅层34a的形成中，可使用用N2气体稀释的氮化气体NH3。这样，通过用稀释气体N2稀释氮化气体NH3，可以形成无缺陷的、品质优良且在氧化后基本上不存在可成为Si-O-H键的起源的Si-N-H键的氮化硅层34a。这种形成方法是由本发明人发明并已经提出了专利申请(日本专利申请第2006-176863号)。
接着，将硅衬底32的温度升高到850℃并保持不变。随后，将硅衬底32的温度保持在850℃不变，使反应室内的气氛为例如分压为30托的N2、分压为3托的O2，维持300秒。由此，如图10(a)和图10(b)所示，在硅衬底32和氮化硅层34a之间形成含有氧的氮氧化硅层34b，在氮化硅层34a的表面上形成含有氧的氮氧化硅层34c，并形成由氮氧化硅层34b、氮化硅层34a和氮氧化硅层34c构成的隧道绝缘膜34。而且，可以利用与该隧道绝缘膜34相同的制造方法，制造第一实施方式的氮氧化硅膜8。
之后，利用CVD(化学汽相淀积)法依次淀积成为浮置栅电极的厚度60nm的掺磷的多晶硅层36、用于元件分离加工的掩模材料37。之后，通过使用抗蚀剂掩模(图中未示出)的RIE(反应离子蚀刻)法，依次蚀刻处理掩模材料37、多晶硅层36、隧道绝缘膜34，并进一步蚀刻硅衬底1的露出区域，形成深度100nm的元件分离槽38(参照图11(a)、11(b))。
接下来，在整个表面上淀积元件分离用氧化硅膜39，将元件分离槽38完全埋入，之后，用CMP(化学机械抛光)法去除表面部分的氧化硅膜39，使表面平坦化。此时，露出掩模材料37(参照图12(a)、12(b))。
接着，选择地蚀刻去除露出的掩模材料37之后，用稀释的氢氟酸溶液蚀刻去除氧化硅膜39的露出表面，露出多晶硅层36的侧面40的一部分。随后，用ALD(原子层淀积)法在整个表面上淀积成为电极间绝缘膜的厚度为15nm的氧化铝膜。此时，借助于用ALD法成膜时的氧化剂，在氧化铝膜和多晶硅层36的界面处形成极薄的氧化硅层，形成由氧化铝膜/氧化硅层构成的两层结构的厚度为16nm的电极间绝缘膜41(参照图13(a)、13(b))。
接着，用CVD法依次淀积由成为控制栅极的硅化钨层/多晶硅层构成的两层结构的厚度100nm的导电层42，然后，用CVD法淀积RIE的掩模材料43。之后，通过使用抗蚀剂掩模(图中未示出)的RIE法，依次蚀刻加工掩模材料43、导电层42、电极间绝缘膜41、多晶硅层36、隧道绝缘膜34，并形成字线方向的狭缝部44。由此，确定成为浮置栅极的多晶硅层36以及成为控制栅极的导电层42的形状(参照图14(a)、14(b))。
最后，在露出面上用热氧化法形成被称为电极侧壁氧化膜的氧化硅膜45之后，用离子注入法形成源/漏扩散层47，然后，用CVD法形成覆盖整个表面的层间绝缘膜49。之后，用公知的方法形成布线层等，由此完成非易失性存储单元(参照图15(a)、15(b))。
此外，在如此形成的隧道绝缘膜的氮化硅层34a中，Si-N键变得牢固。按照本实施方式的制造方法，通过采用加强Si-N键的工艺，如下所示，还可以期待电荷保持特性的改善。例如，在图16、图17中，示出了由于氮氧化硅膜的形成条件不同而导致的SILC(应力诱生漏电流)特性的差异。图16表示制作膜厚为2nm的氮氧化硅膜(SiON膜)时的膜中的氮分布，所谓的“缺陷多的氮化层基底”就是在室温下对硅衬底进行等离子体氮化后形成的缺陷多的氮化硅层再进行氧化形成的SiON膜。所谓的“缺陷少的氮化层基底”就是，如本实施方式中所示，在700℃下、在分压为30托的N2、分压为0.03托的NH3中将衬底上形成缺陷少的氮化硅层后进行氧化形成的SiON膜。并且，此时的SiON膜的J-V特性示于图17中。图17的横轴是栅极电压Vg，纵轴是漏电流Jg。从图17看出，通过形成缺陷少的氮化硅层，总体上减小了漏电流。
图18示出了在图16、图17中所示的膜厚2nm的SiON膜上淀积了3nm的SiO2膜后的绝缘膜的J-V特性。从图18看出，与将硅衬底在室温下进行等离子体氮化形成的缺陷多的氮化硅层作为基底而形成的SiON膜相比，如本实施方式那样，通过形成缺陷少的氮化硅层，并将以其为基底形成的SiON膜配置在衬底界面侧上，急剧减小了在低电压区域中的漏电流。而且，图18中，横轴表示栅极电压VG和平带电压VFB的差除以晶体管的电气有效膜厚Teff得到的值，纵轴表示漏电流Jg。横轴(VG-VFB)/Teff表示施加于绝缘膜的电场。这样，是为了排除隧道绝缘膜中的固定电荷的影响，纯粹用施加于隧道绝缘膜上的电场强度来比较绝缘性。这是因为，由于VFB与隧道绝缘膜中的固定电荷量相应地偏移，所以在只用栅极电压VG比较的情况下，就会错误估计施加于隧道绝缘膜的电场。
图19中示出了SILC特性的变化与存储单元的电荷保持特性的关系。从图19看出，通过形成缺陷少的高品质的氮化层，减小了低电压应力下的漏电流，并大幅度地提高了电荷保持特性。它们的结果是由于通过牢固地形成Si和N的网络，抑制了写入/擦除时的缺陷的产生，并减小了块体中泄漏路径的产生频率。
即，通过采用本实施方式的制造方法，可以形成缺陷少且可靠性高的氮氧化硅膜(SiON膜)。
此外，参照图20说明表示通过本实施方式的制造方法制造的SiON膜具有非常牢固的Si-N键的一个例子。图20表示在具有第一到第三SiON膜作为隧道绝缘膜的pMOS晶体管中，向上述第一到第三SiON膜分别施加应力电压时观察阈值电压与应力电压施加时间的相关性得到的曲线，即表示NBTI(负偏置温度不稳定性)特性的曲线。这里，与本实施方式相同，第一SiON膜是通过在分压30托的N2、分压0.03托的NH3、氮化温度700℃下形成氮化硅层，之后在850℃下进行氧化形成的SiON膜；第二SiON膜是通过在分压30托的N2、分压30托的NH3、氮化温度700℃下形成氮化硅层，之后在850℃下进行氧化形成的SiON膜，第三SiON膜是氧化在室温下对硅衬底进行等离子体氮化形成的缺陷多的氮化硅层而形成的SiON膜。因此，第一SiON膜包括缺陷少的品质优良的氮化硅层。第二SiON膜由于形成氮化硅层时的氮化气体被稀释，因此缺陷减少，但是与利用本实施方式的制造方法制造的产品相比，仍然存在较多的缺陷。第三SiON膜是例如以在室温下对硅衬底进行等离子体氮化形成的缺陷多的氮化硅层为基底形成的SiON膜。从图20看出，由于形成缺陷少的氮化硅层，并进一步越过氮化硅层膜在界面处形成SiO2层，减少膜中的缺陷，所以显著地改善了NBTI特性。它们的结果是，因为通过牢固地形成Si和N的网络，减少了SiON膜中的缺陷，可以抑制施加应力时产生新的缺陷。即，通过采用本实施方式的制造方法，可以形成缺陷少的、可靠性高的SiON膜。
如上所述，根据本实施方式，在氮化硅层34a中，形成Si-N键，基本上不存在氧化时可成为Si-O-H键的起源的Si-N-H键。因此，即使重复进行写入/擦除，也难以形成悬挂键，可以防止耐久性(耐久特性)恶化。而且，这个氮化硅层34a的层厚为0.3nm左右，氮浓度为55％～57％。即，氮化硅层34a实质上由Si3N4构成，硅的第一邻近原子为氮，第二邻近原子为硅。此外，氮氧化硅层34b、34c的氮浓度最大也为10％以下，实质上成为氧化硅层(SiO2层)。此外，根据需要，可以在氮氧化膜34c上利用CVD法形成2nm～6nm的氧化硅膜。
(第三实施方式)
接下来，参照图21、图22(a)、图22(b)、图22(c)说明根据本发明第三实施方式的半导体存储装置的制造方法。本实施方式的制造方法是在图1中说明的第一实施方式的半导体存储装置的氮氧化硅膜8的制造方法，在硅衬底上形成氮化膜时，通过混入稀释气体，形成膜中的固定电荷比现有技术少的氮氧化硅膜。图21中示出根据本实施方式的制造方法的制造步骤的流程图，图22中示出制造工序剖面图。
对硅衬底2进行稀HF处理，并用氢对硅衬底2的表面进行终止(图21的步骤S1，图22(a))。接着，向成膜用反应室中导入该硅衬底2(步骤S2)。接着，使反应室内成为例如作为稀释气体的分压30托的N2和作为氮化气体的分压0.03托的NH3的混合气氛，将硅衬底2的表面设定为700℃并维持100秒。由此，在硅衬底2上形成氮化硅层8a(步骤S4，图22(b))。
接着，使反应室内的气氛成为例如分压50托的N2，并将硅衬底2的表面设定为950℃并维持300秒(步骤S5、S6)。由此，氮化硅层8a中的悬挂键和氮原子结合，在氮化硅层8a中构成稳定的Si-N键。
接下来，使反应室内成为例如作为稀释气体的分压30托的N2和作为氧化气体的分压3托的O2的混合气氛，将硅衬底2的表面设定为850℃并维持300秒(步骤S7、S8)。由此，在硅衬底2和氮化硅层8a之间形成含有氧的氮氧化硅层8b，在氮化硅层8a的表面上形成含有氧的氮氧化硅层8c(图22(c))。
说明热处理的效果。在形成氮化硅层之后，经热处理之后进行氧化时与不进行热处理地氧化时的氮氧化硅膜中的氧分布的不同示于图7中。可知通过进行热处理，氮氧化硅膜与硅衬底的界面的氧量增加，同时氧化后的膜厚变薄。这是由于通过热处理减少了氮氧化硅膜中的缺陷，因此由缺陷引起的氧被离解的机会减少，在氮氧化硅膜中难以吸附氧。
另一方面，由于氮氧化硅膜与硅衬底的界面因结构的应力而使键变弱，离解扩散过来的氧，并进行氧化。由此，可以形成氧分布在界面侧、氮分布在表面侧的具有理想的分布的氮氧化硅膜。
图23中示出了(a)形成氮化硅层后，不进行热处理地氧化的物理膜厚为2nm的氮氧化硅膜的、和(b)形成氮化硅层后，进行热处理后氧化的物理膜厚为2nm的氮氧化硅膜的pMOS的平带电压的偏移量ΔVfb。比较(a)和(b)时，可知通过进行热处理，改善了偏移量ΔVfb。在(b)中，通过进行热处理，除了减少了膜中的缺陷之外，还抑制了表面和膜中的氧化，而且是形成氮靠近表面、即电荷分布靠近表面的氮分布的原因。
如上所述，根据本实施方式，通过在氮化后进行热处理，可以形成优先氧化界面的氮氧化硅膜(SiON膜)，可以形成可靠性优异的氮氧化硅膜(SiON膜)。而且，与第一实施方式相同，这个氮氧化硅膜的氮化硅层8a形成有Si-N键，并且几乎不存在Si-O-H键。因此，如果将本实施方式的氮氧化硅膜用在例如快闪存储器的隧道绝缘膜中，则即使重复进行写入/擦除也难以形成悬挂键，可以防止耐久性(耐久特性)恶化。此外，这个氮化硅层8a的层厚为0.3nm左右，氮浓度为55％～57％。即，氮化硅层8a实质上由Si3N4构成，硅的第一邻近原子为氮，第二邻近原子为硅。此外，氮氧化硅层8b、8c的氮浓度最大也为10％以下，实质上成为氧化硅层(SiO2层)。
(第四实施方式)
接下来，参照图24、图22(a)、图22(b)和图22(c)说明根据本发明的第四实施方式的半导体存储装置的制造方法。本实施方式的制造方法是在图1中说明的根据第一实施方式的半导体存储装置的氮氧化硅膜8的制造方法，在硅衬底上形成氮化硅层时，通过混合稀释气体，形成膜中的固定电荷比现有技术更少的氮氧化硅膜。图24示出了本实施方式的制造方法的制造步骤的流程图。
对硅衬底2进行稀HF处理，并用氢对硅衬底2的表面进行终止(步骤S11，图22(a))。接着，向成膜用反应室中导入该硅衬底2(步骤S12)。此后，使反应室内成为例如作为稀释气体的分压30托的N2和作为氮化气体的分压为0.03托的NH3的混合气氛，将硅衬底2的表面设定为700℃并维持100秒。由此，在硅衬底2中形成氮化硅层8a(步骤S13、S14、图22(b))。
接着，使反应室内的气氛成为例如分压为50托的N2，并将硅衬底2的表面设定为950℃并维持300秒(步骤S15)。由此，氮化硅层8a中的悬挂键和氮原子结合，在氮化硅层8a中构成稳定的Si-N键。
接下来，使反应室内的气氛成为例如作为稀释气体的分压为30托的N2和作为氧化气体的分压为3托的O2的混合气氛，将硅衬底2的表面设定为850℃并维持300秒(步骤S16、S17)。由此，在硅衬底2和氮化硅层8a之间形成含有氧的氮氧化硅层8b，在氮化硅层8a的表面上形成含有氧的氮氧化硅层8c(图22(c))。即，在硅衬底2上形成依次层叠有氮氧化硅层8b、氮化硅层8a、氮氧化硅层8c的氮氧化硅层8。
接着，使反应室内的气氛为例如分压为50托的N2，将硅衬底2的表面设定为950℃并维持300秒(步骤S18)。由此，氮化硅层8a、氮氧化硅层8b、8c中的悬挂键相互再结合，减少了氮氧化硅膜8中的缺陷。
说明图24的步骤S19的热处理的效果。在图25中，示出了(a)形成氧化硅膜后，未进行热处理的物理膜厚为1.5nm的氮氧化硅膜的、和(b)形成氧化硅膜后，进行热处理后的物理膜厚为1.5nm的氮氧化硅膜的平带电压的偏移量ΔVfb。比较(a)和(b)时可知，通过进行热处理，改善了偏移量ΔVfb。这就是通过进行热处理使氮氧化硅膜中的缺陷减少的原因。
如上所述，根据本实施方式，通过氮化后进行热处理，可以形成优先氧化界面的氮氧化硅膜(SiON膜)，可以形成可靠性优异的氮氧化硅膜(SiON膜)。而且，与在第一实施方式中说明的相同，这个氮氧化硅膜的氮化硅层8a形成有Si-N键，几乎不存在Si-O-H键。因此，如果将本实施方式的氮氧化硅膜用作例如快闪存储器的隧道绝缘膜，则即使重复进行写入/擦除也难以形成悬挂键，可以防止耐久性(耐久特性)恶化。此外，这个氮化硅层8a的层厚为0.3nm左右，氮浓度为55％～57％。即，氮化硅层8a实质上由Si3N4构成，硅的第一邻近原子为氮，第二邻近原子为硅。此外，氮氧化硅层8b、8c的氮浓度最大也为10％以下，实质上成为氧化性层(SiO2层)。
(第五实施方式)
接下来，参照图26、图22(a)、图22(b)和图22(c)说明根据本发明的第五实施方式的半导体存储装置的制造方法。本实施方式的制造方法是在图1中说明的根据第一实施方式的半导体存储装置的氮氧化硅膜8的制造方法，在硅衬底上形成氮化硅层时，通过混合稀释气体，形成膜中的固定电荷比现有技术更少的氮氧化硅膜。图26示出了根据本实施方式的制造方法的制造步骤的流程图。
首先。对硅衬底2进行稀HF处理，并用氢对硅衬底2的表面进行终止(步骤S21，图22(a))。接着，向成膜用反应室中导入该硅衬底2(步骤S22)。接着，使反应室内成为例如作为稀释气体的分压30托的N2和作为氮化气体的分压为0.03托的NH3的混合气氛，将硅衬底2的表面设定为700℃并维持100秒(步骤S23、S24)。由此，在硅衬底2上形成氮化膜8a(图22(b))。
接着，使反应室内的气氛成为例如分压为50托的He，并将硅衬底2的表面设定为950℃并维持300秒(步骤S25、S26)。由此，氧化硅层8a中的悬挂键和氮原子结合，在氮化硅层8a内构成稳定的Si-N键。
接下来，使反应室内成为例如作为稀释气体的分压为30托的N2和作为氧化气体的分压为3托的O2的混合气氛，将硅衬底2的表面设定为850℃并维持300秒(步骤S27、S28)。由此，在硅衬底2和氮化硅层8a之间形成含有氧的氮氧化硅层8b，在氮化硅层8a的表面上形成含有氧的氮氧化硅层8c(图22(c))。即，在硅衬底2上形成依次层叠有氮氧化硅层8b、氮化硅层8a、氮氧化硅层8c的氮氧化硅膜8。
接着，使反应室内的气氛为例如分压为50托的He，将硅衬底2的表面设定为950℃并维持300秒。由此，由氮氧化硅层8b、氮化硅层8a、氮氧化硅层8c构成的氮氧化硅膜8中的悬挂键相互再结合，减少了氮氧化硅膜8中的缺陷。
接着，参照图27和图28说明本实施方式的效果。图27中示出了针对漏电流Jg相对于栅极电压Vg的相关性，比较由在氦气气氛中热处理的氮氧化硅膜构成的栅极绝缘膜的情况(曲线g1)及由在代替氦气的氮气气氛中热处理的氮氧化硅膜构成的栅极绝缘膜的情况(曲线g2)、与由未热处理的氮氧化硅膜构成的栅极绝缘膜的情况(曲线g3)的结果。从图27中看出，关于漏电流Jg，在He和N2之间不存在差别。
此外，图28中示出了针对有效迁移率μeff相对于有效电场Eeff的相关性，以由未热处理的氮氧化硅膜构成的栅极绝缘膜的情况(曲线g3)作为基准，比较由在氦气气氛中热处理的氮氧化硅膜构成的栅极绝缘膜的情况(曲线g1)、由在用氮气代替氦气的气氛中热处理的氮氧化硅膜构成的栅极绝缘膜的情况(曲线g2)的结果。有效迁移率是流过栅极绝缘膜正下方的硅衬底的电子或空穴的有效迁移率。有效迁移率高，意味着半导体装置的信号处理速度快。从图28看出，与在氮气气氛中热处理的栅极绝缘膜相比，在氦气气氛中热处理的栅极绝缘膜更能抑制高电场侧的有效迁移率的降低。
在本实施方式中可抑制有效迁移率降低的理由如下。由于猝灭效应，氦夺取了栅极绝缘膜与硅衬底的界面的原子振动能，因此可以抑制栅极绝缘膜的SiO2与硅衬底的Si的反应。因此，可以将硅衬底侧的氧化硅层与硅衬底之间的界面的表面粗糙度尽量抑制成与热处理前相同程度地小。其结果是，在本实施方式中，可抑制有效迁移率的降低。
如上所述，根据本实施方式，通过在氮化处理后进行热处理，可以形成优先氧化界面的氮氧化硅膜，可以形成可靠性优异的氮氧化硅膜(SiON膜)。此外，与在第一实施方式中说明的相同，该氮氧化硅膜的氮化硅层8a形成有Si-N键，几乎不存在Si-O-H键。因此，如果将本实施方式的氮氧化硅膜用作例如快闪存储器的隧道绝缘膜，则即使重复进行写入/擦除也难以形成悬挂键，可以防止耐久性(耐久特性)恶化。此外，该氮化硅层8a的层厚为0.3nm左右，氮浓度为55％～57％。即，氮化硅层8a实质上由Si3N4构成，硅的第一邻近原子为氮，第二邻近原子为硅。此外，氮氧化硅层8b、8c的氮浓度最大也为10％以下，实质上为氧化硅层(SiO2层)。
此外，根据本实施方式，通过在氧化处理后使用He气进行热处理，可以高速地形成可靠性优异的SiON膜。而且，本实施方式也与第三和第四实施方式相同，毫无疑问能够改善平带电压的偏移量ΔVfb。
而且，在第二到第五实施方式中，尽管作为稀释气体的一个例子使用N2气，但是，也可以使用与Si的质量相近的、稳定的气体，如Ar。
此外，第二到第五实施方式中，尽管作为氮化气体使用了NH3，但是也可以使用能够使硅氮化的其它气体，如氮的自由基N*、N2 *。此外，尽管氮化气体NH3的分压为0.03托，但是也可以为0.03托以外的压力，并希望其压力更低。此外，尽管稀释气体N2的分压为30托，但是也可以为30托以外的压力。而且，尽管形成氮化硅层时的气氛温度为700℃，但是也可以为500℃以上850℃以下。此外，如本发明人发明并申请的前述日本专利特开2006-176863号公报中记载的，优选地，形成氮化硅层的气氛是稀释气体的分压和氮化气体的分压的和、与氮化气体的分压的比为5以上，并且总压力为40托以下。此外，更优选总压力为30托以下。而且，更优选上述比为10000以下且总压力为3托以上。
此外，在第二到第五实施方式中，尽管作为氧化气体使用O2，但是也可以使用能够氧化硅的其它气体，如N2O、NO、O*、O3。此外，尽管氧化时的稀释气体N2的分压为30托，但也可以是30托以外的压力。另外，尽管氧化时的气氛温度时850℃，但也可以为800℃以上950℃以下。
(第六实施方式)
下面说明根据本发明的第六实施方式的半导体存储装置的制造方法。通过本实施方式的制造方法制造的半导体存储装置是MONOS(金属-氧化物-氮化物-氧化物-Si的叠层结构)型的非易失性存储器，并包括多个存储单元。下面参照图29(a)到图33(b)说明本实施方式的存储器的制造方法。在图29(a)到图33(b)中，各图的(a)和(b)示出互相正交的剖面。
首先，使用与第二实施方式相同的工艺，在硅衬底32上形成具有由氧化硅层、氮化硅层、氮氧化硅层的叠层结构构成的氮氧化硅膜和在该氮氧化硅膜上形成的CVD氧化膜的隧道绝缘膜34(图29(a))。这个隧道绝缘膜具有与第一实施方式的半导体存储装置的隧道绝缘膜6相同的结构，这个隧道绝缘膜的氮氧化硅膜也成为缺陷少的氮化膜。
之后，利用CVD法淀积成为电荷蓄积层的厚度6nm的氮化膜52，并利用CVD法依次淀积用于元件分离加工的掩模材料53。然后，通过使用抗蚀剂掩模(图中未示出)的RIE法，依次蚀刻加工掩模材料53、氮化膜52、隧道绝缘膜34，进一步蚀刻硅衬底32的露出区域，如图29(b)所示，形成深100nm的元件分离槽38。
接着，在整个表面上淀积元件分离用的氧化硅膜39，将元件分离槽38完全埋入，之后，用CMP法去除表面部分的氧化硅膜39，使表面平坦化。此时，露出掩模材料53(图30(a)、图30(b))。
接下来，选择性地蚀刻去除露出的掩模材料53之后，用稀氢氟酸溶液蚀刻去除氧化硅膜39的露出表面。然后，用ALD法在整个表面上淀积成为电极间绝缘膜的厚度为15nm的氧化铝膜。此时，利用在ALD法中进行成膜时的氧化剂，在氧化铝膜与氮化膜52的界面处形成极薄的氧化硅层，且形成由氧化铝膜/氧化硅膜构成的两层结构的厚度为16nm的电极间绝缘膜54(图31(a)、31(b))。
接着，利用CVD法依次淀积由成为控制栅极的氮化钨层/多晶硅层构成的两层结构的厚度为100nm的导电层56，然后，用CVD法淀积RIE的掩模材料57。之后，通过使用抗蚀剂掩模(图中未示出)的RIE法，依次蚀刻加工掩模材料57、导电层56、电极间绝缘膜54、电荷蓄积用氮化膜52、隧道绝缘膜34，形成字线方向的狭缝部44(图32(a)、32(b))。由此，确定电荷蓄积层52和控制栅极56的形状。
最后，用热氧化法在露出表面上形成被称为电极侧壁氧化膜的氧化硅膜58之后，使用离子注入法形成源/漏扩散层59，然后，用CVD法形成覆盖整个表面的层间绝缘膜60(图33(a)、33(b))。之后，用公知的方法形成布线层来完成非易失性存储单元。
图34中示出了在本实施方式的非易失性存储器的恒定电压下的应力时间与因保持电荷量的变化而导致的阈值Vth的变化量(ΔVth)的关系，也就是存储单元的电荷保持特性。可知通过形成缺陷少的高品质的氮化膜，能够抑制了由于蓄积电荷量的减少而导致的阈值电压偏移。这就意味着大幅度地提高了电荷保持特性。上述结果是由于通过牢固地形成Si和N的网络，减少了块体中的泄漏路径，减小了漏电流。即，根据本实施方式的MONOS型非易失性存储器包括可靠性高的隧道氮浓度高的SiON膜，可以大幅度提高电荷保持特性，同时可以减小漏电流。
而且，作为电极间绝缘膜54，可以使用更高介电常数的包含La和Al的氧化物(例如LaAlO3)、包含Zr和Hf的高电介质膜等。
在根据本实施方式的制造方法制造的存储器中，与在第一实施方式中说明的相同，构成隧道绝缘膜的氮氧化硅膜的氮化硅层形成有Si-N键，几乎不存在Si-O-H键。因此，即使重复进行写入/擦除也难以形成悬挂键，可以防止耐久性(耐久特性)恶化。此外，与第一实施方式相同，该氮化硅层的层厚为0.3nm左右，氮浓度为55％～57％。即，氮化硅层实质上由Si3N4构成，硅的第一邻近原子为氮，第二邻近原子为硅。此外，氮氧化硅层8b、8c的氮浓度最大也为10％以下，实质上为氧化硅层(SiO2层)。
此外，尽管如上所述的上述实施方式的半导体存储装置的各存储单元具有源区和漏区，但是也可以是去除源区和漏区的结构。例如，如图44所示，也可以为从图1所示的第一实施方式的半导体存储装置的存储单元中去除源区和漏区的结构。
此外，可以说与上述实施方式相同的是，第一，由于隧道绝缘膜中的氮化硅层的存在位置处于离与硅衬底的界面1nm左右的地方，因此获得了抑制擦除时产生的悬挂键的产生的效果。使作为写入时的阈值电压Vth和擦除时的阈值电压Vth的差的Vth窗口变窄的结果是：擦除时产生的悬挂键是主要的，写入时产生的悬挂键是次要的。
第二，毫无疑问，在电极间绝缘膜的种类和上述实施方式的隧道绝缘膜的结构之间不存在直接关系，电极间绝缘膜的种类可以是任意的。例如，如果与硅器件的制造工艺的匹配性好的话，可以使用含N的绝缘膜、含Hf的绝缘膜、含Zr的绝缘膜、含Pr的绝缘膜、含Er的绝缘膜、含Al的绝缘膜等中的任何绝缘膜。
而且，在说明上述实施方式时讨论的绝缘膜厚，一般通过在考虑中结合周知的界面迁移层(H.Watanabe，D.Matsushita，and K.Muraoka，Determinationof tunnel mass and physical thickness of gate oxide including poly-Si/SiO2 andSi/SiO2 interfacial transition layer，IEEE Trans.ED vol.53，no.6，pp.1323-1330，June，2006.)，可以更正确地讨论。此外，这个倾向随着界面氧化层等的膜厚变薄而更加显著。

Claims (19)

1、一种半导体存储装置，其特征在于，包括：
半导体衬底；
在所述半导体衬底上形成的第一绝缘膜，该第一绝缘膜包括：具有第一氮氧化硅层、氮化硅层以及第二氮氧化硅层的叠层结构的氮氧化硅膜，以及形成在所述氮氧化硅膜上的富硅氧化硅膜；
形成在所述第一绝缘膜上的电荷蓄积层；
形成在所述电荷蓄积层上的第二绝缘膜；和
形成在所述第二绝缘膜上的控制栅极。
2、一种半导体存储装置，其特征在于，包括：
半导体衬底；
在所述半导体衬底上形成的第一绝缘膜，该第一绝缘膜包括：具有第一氮氧化硅层、氮化硅层以及第二氮氧化硅层的叠层结构的氮氧化硅膜、以及形成在所述氮氧化硅膜上的氧化硅膜，所述氧化硅膜与所述第二氮氧化硅层加起来的膜厚等于或大于硅和氢氧根的结合能除以加在所述第一绝缘膜上的电场和电子电荷得到的值；
形成在所述第一绝缘膜上的电荷蓄积层；
形成在所述电荷蓄积层上的第二绝缘膜；和
形成在所述第二绝缘膜上的控制栅极。
3、根据权利要求2记载的半导体存储装置，其特征在于，所述氮化硅层从所述第一绝缘膜和所述电荷蓄积层的界面隔开的距离至少为硅与氢氧根的结合能除以加在所述第一绝缘膜上的电场和电子电荷得到的值。
4、根据权利要求2记载的半导体存储装置，其特征在于，施加于所述第一绝缘膜的电场为10MV/cm以上，所述第一绝缘膜中的硅和氢氧根的结合能为3.6eV。
5、根据权利要求1-4中任一项记载的半导体存储装置，其特征在于，所述电荷蓄积层为由多晶硅制成的浮置栅极。
6、根据权利要求1-4中任一项记载的半导体存储装置，其特征在于，所述电荷蓄积层由绝缘膜形成。
7、根据权要求1-4中任一项记载的半导体存储装置，其特征在于，所述氮氧化硅膜的膜厚为2.0nm以上2.9nm以下。
8、根据权利要求7记载的半导体存储装置，其特征在于，所述氮化硅层从所述半导体衬底隔开0.85nm以上。
9、根据权利要求1-4中任一项记载的半导体存储装置，其特征在于，所述氮氧化硅膜中的固定电荷密度为2.0×1011cm-2以上8.0×1012cm-2以下。
10、根据权利要求1-4中任一项记载的半导体存储装置，其特征在于，所述氮氧化硅膜中的固定电荷密度与Si-N键的密度的比为0.5×10-4以上2.0×10-4以下。
11、根据权利要求1-4中任一项记载的半导体存储装置，其特征在于，所述氮化硅层中氮浓度为55％以上57％以下。
12、根据权利要求1-4中任一项记载的半导体存储装置，其特征在于，所述第一和第二氮氧化硅层中氮浓度为10％以下。
13、一种半导体存储装置的制造方法，其特征在于，包括：
在含有对半导体衬底的表面进行氮化处理的第一氮化气体和在制造中与所述半导体衬底实质上不反应的第一稀释气体、所述第一稀释气体的分压和所述第一氮化气体的分压的和与所述第一氮化气体的分压之比为5以上、且总压力为40托以下的气氛中，设置所述半导体衬底，在所述半导体衬底的表面上形成氮化层的工序；
将在表面上形成了所述氮化层的所述半导体衬底放置在含有氧化气体以及在制造中与所述半导体衬底实质上不反应的第二稀释气体的气氛中，在所述半导体衬底和所述氮化层之间形成第一氮氧化层，同时在所述氮化层的表面上形成第二氮氧化层的工序；以及
通过利用CVD法在所述第二氮氧化层上淀积氧化膜，形成所述第一氮氧化层、所述氮化层、所述第二氮氧化层、及所述氧化膜的叠层结构的隧道绝缘膜的工序。
14、根据权利要求13记载的半导体存储装置的制造方法，其特征在于，所述氮化层的形成是在500℃以上850℃以下的温度下进行的。
15、根据权利要求13或14记载的半导体存储装置的制造方法，其特征在于，所述第一氮化气体为NH3、N*、N2 *中的任意一种。
16、根据权利要求13或14记载的半导体存储装置的制造方法，其特征在于，形成所述第一和第二氮氧化层的工序是在800℃以上950℃以下的温度下进行的。
17、根据权利要求13或14记载的半导体存储装置的制造方法，其特征在于，所述氧化气体为O2、N2O、NO、O2 *中的任何一种。
18、根据权利要求13或14记载的半导体存储装置的制造方法，其特征在于，在形成所述氮化层的工序与形成所述第一氮氧化层的工序之间，还包括将在表面上形成了所述氮化层的所述半导体衬底放置在与所述半导体衬底实质上不反应的气体的气氛中，并进行热处理的工序。
19、根据权利要求18记载的半导体存储装置的制造方法，其特征在于，与所述半导体衬底实质上不反应的气体是N2气或He气中的任意一种。
CN2008100966878A 2007-01-24 2008-01-24 半导体存储装置及其制造方法 Expired - Fee Related CN101276843B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-014008 2007-01-24
JP2007014008A JP2008182035A (ja) 2007-01-24 2007-01-24 半導体記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN101276843A true CN101276843A (zh) 2008-10-01
CN101276843B CN101276843B (zh) 2010-08-04

Family

ID=39640395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100966878A Expired - Fee Related CN101276843B (zh) 2007-01-24 2008-01-24 半导体存储装置及其制造方法

Country Status (4)

Country Link
US (1) US20080173930A1 (zh)
JP (1) JP2008182035A (zh)
KR (1) KR100944583B1 (zh)
CN (1) CN101276843B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101980355A (zh) * 2009-04-28 2011-02-23 台湾积体电路制造股份有限公司 非易失性存储装置及半导体装置的制造方法
CN108630762A (zh) * 2017-03-16 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891534B1 (ko) * 2007-10-26 2009-04-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100950477B1 (ko) * 2008-03-05 2010-03-31 주식회사 하이닉스반도체 전하 트랩층을 갖는 불휘발성 메모리소자의 제조방법
JP5531296B2 (ja) * 2008-09-02 2014-06-25 株式会社東芝 不揮発性半導体記憶装置
JP2011003522A (ja) 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
JP5489449B2 (ja) * 2008-12-10 2014-05-14 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5454852B2 (ja) * 2008-12-26 2014-03-26 株式会社東芝 フラッシュメモリ
JP5355063B2 (ja) * 2008-12-16 2013-11-27 株式会社東芝 半導体装置及びその製造方法
KR101512494B1 (ko) 2009-01-09 2015-04-16 삼성전자주식회사 반도체 장치의 제조 방법
KR101624980B1 (ko) * 2009-06-19 2016-05-27 삼성전자주식회사 비휘발성 메모리 소자
JP6029343B2 (ja) 2012-06-19 2016-11-24 キヤノン株式会社 画像処理装置およびその制御方法
KR102293874B1 (ko) * 2014-12-10 2021-08-25 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9202701B1 (en) * 2014-12-17 2015-12-01 United Microelectronics Corp. Method for manufacturing silicon—oxide—nitride—oxide—silicon (SONOS) non-volatile memory cell
US9443866B1 (en) 2015-03-24 2016-09-13 Sandisk Technologies Llc Mid-tunneling dielectric band gap modification for enhanced data retention in a three-dimensional semiconductor device
JP7023109B2 (ja) * 2015-06-05 2022-02-21 ソニーグループ株式会社 固体撮像装置
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
JP2020150171A (ja) 2019-03-14 2020-09-17 キオクシア株式会社 半導体装置
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
CN111403396B (zh) * 2020-01-14 2021-11-23 长江存储科技有限责任公司 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法
US11705496B2 (en) * 2020-04-08 2023-07-18 Sunrise Memory Corporation Charge-trapping layer with optimized number of charge-trapping sites for fast program and erase of a memory cell in a 3-dimensional NOR memory string array
US11842777B2 (en) 2020-11-17 2023-12-12 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
TWI789923B (zh) * 2021-09-27 2023-01-11 旺宏電子股份有限公司 記憶體結構及其製造方法
US11895841B2 (en) * 2021-09-27 2024-02-06 Macronix International Co., Ltd. Memory structure and manufacturing method for the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298447A (en) * 1993-07-22 1994-03-29 United Microelectronics Corporation Method of fabricating a flash memory cell
JP4151229B2 (ja) 2000-10-26 2008-09-17 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
JP3887364B2 (ja) 2003-09-19 2007-02-28 株式会社東芝 半導体装置の製造方法
US8482052B2 (en) * 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
KR100695140B1 (ko) * 2005-02-12 2007-03-14 삼성전자주식회사 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법
KR100672829B1 (ko) * 2005-08-31 2007-01-22 삼성전자주식회사 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101980355A (zh) * 2009-04-28 2011-02-23 台湾积体电路制造股份有限公司 非易失性存储装置及半导体装置的制造方法
CN101980355B (zh) * 2009-04-28 2012-10-03 台湾积体电路制造股份有限公司 非易失性存储装置及半导体装置的制造方法
CN108630762A (zh) * 2017-03-16 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
KR20080069919A (ko) 2008-07-29
CN101276843B (zh) 2010-08-04
KR100944583B1 (ko) 2010-02-25
US20080173930A1 (en) 2008-07-24
JP2008182035A (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
CN101276843B (zh) 半导体存储装置及其制造方法
JP5416936B2 (ja) 半導体装置およびその製造方法
JP5032056B2 (ja) 不揮発性半導体メモリ装置の製造方法
JP5283833B2 (ja) 半導体装置の製造方法
KR100555810B1 (ko) 2층 실리콘 질화막을 갖는 반도체 장치 및 그 제조 방법
JP2007043147A (ja) 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
CN101241881A (zh) 非易失性半导体存储器件的制造方法
JP2007287859A (ja) 半導体装置の製造方法
US20100029091A1 (en) Method of Forming Tunnel Insulation Layer in Flash Memory Device
JP2002217317A (ja) 不揮発性半導体記憶装置およびその製造方法
CN101540327A (zh) 非易失性半导体存储装置
US8860118B2 (en) Semiconductor device and method for manufacturing the same
CN101388416B (zh) 非易失性半导体存储装置及其制造方法
JP2002261175A (ja) 不揮発性半導体記憶装置およびその製造方法
US20090124070A1 (en) Methods of Manufacturing Semiconductor Devices Including Metal Oxide Layers
JP2004193414A (ja) 不揮発性半導体記憶装置及びその製造方法
JPWO2006095890A1 (ja) 半導体装置およびその製造方法
US7132328B2 (en) Method of manufacturing flash memory device
Roizin et al. ONO structures and oxynitrides in modern microelectronics: material science, characterization and application
KR100722776B1 (ko) 원자층 증착 공정을 이용한 실리콘 리치 나노-크리스탈구조물의 형성 방법 및 이를 이용한 불휘발성 반도체장치의 제조 방법
US7964462B2 (en) Method of manufacturing semiconductor device
KR20070106155A (ko) 비휘발성 메모리 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100804

Termination date: 20110124