TWI789923B - 記憶體結構及其製造方法 - Google Patents

記憶體結構及其製造方法 Download PDF

Info

Publication number
TWI789923B
TWI789923B TW110135843A TW110135843A TWI789923B TW I789923 B TWI789923 B TW I789923B TW 110135843 A TW110135843 A TW 110135843A TW 110135843 A TW110135843 A TW 110135843A TW I789923 B TWI789923 B TW I789923B
Authority
TW
Taiwan
Prior art keywords
silicon oxynitride
tunneling film
concentration
memory structure
tunneling
Prior art date
Application number
TW110135843A
Other languages
English (en)
Other versions
TW202315084A (zh
Inventor
張亘亘
盧棨彬
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Priority to TW110135843A priority Critical patent/TWI789923B/zh
Application granted granted Critical
Publication of TWI789923B publication Critical patent/TWI789923B/zh
Publication of TW202315084A publication Critical patent/TW202315084A/zh

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

記憶體結構及其製造方法。記憶體結構包括電荷捕捉層、第一氮氧化矽穿隧膜以及第二氮氧化矽穿隧膜。第一氮氧化矽穿隧膜在電荷捕捉層與第二氮氧化矽穿隧膜之間。第一氮氧化矽穿隧膜的氮原子的濃度對於氧原子與氮原子的總濃度的第一原子濃度比率為10%至50%。第二氮氧化矽穿隧膜的氮原子的濃度對於氧原子與氮原子的總濃度的第二原子濃度比率為1%至15%。第二氮氧化矽穿隧膜的氮原子的濃度小於第一氮氧化矽穿隧膜的氮原子的濃度。

Description

記憶體結構及其製造方法
本發明是有關於一種記憶體結構及其製造方法。
非揮發性記憶體裝置在設計上有一個很大的特性是，當記憶體裝置失去或移除電源後仍能保存資料狀態的完整性。目前業界已經提出許多不同型態的非揮發性記憶體裝置。其中一個技術發展議題是使記憶體裝置具有更佳的記憶胞資料保存性(data retention)。
本發明係有關於一種記憶體結構及其製造方法。
根據本發明之一方面，提出一種記憶體結構，其包括電荷捕捉層、第一氮氧化矽穿隧膜以及第二氮氧化矽穿隧膜。第一氮氧化矽穿隧膜在電荷捕捉層與第二氮氧化矽穿隧膜之間。第一氮氧化矽穿隧膜的氮原子的濃度對於氧原子與氮原子的總濃度的第一原子濃度比率為10%至50%。第二氮氧化矽穿隧膜的氮原子的濃度對於氧原子與氮原子的總濃度的第二原子濃度 比率為1%至15%。第二氮氧化矽穿隧膜的氮原子的濃度小於第一氮氧化矽穿隧膜的氮原子的濃度。
根據本發明之另一方面，提出一種記憶體結構的製造方法，其包括以下步驟。形成電荷捕捉層。形成第一氮氧化矽穿隧膜在電荷捕捉層上。使用自由基對第一氮氧化矽穿隧膜進行氧化製程以形成第二氮氧化矽穿隧膜。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
102,302:記憶體結構
104:電荷捕捉層
106:通道層
108,308:穿隧層
210:第一氮氧化矽穿隧膜
220:第二氮氧化矽穿隧膜
330:氧化矽穿隧層
t1:第一厚度
t2:第二厚度
第1圖繪示一實施例中的記憶體結構及其製造方法。
第2圖繪示另一實施例中的記憶體結構及其製造方法。
以下係以一些實施例做說明。須注意的是，本揭露並非顯示出所有可能的實施例，未於本揭露提出的其他實施態樣也可能可以應用。再者，圖式上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本揭露保護範圍之用。另外，實施例中之敘述，例如細部結構、製程步驟和材料應用等等，僅為舉例說明之用，並非對本揭露欲保護之範圍做限縮。實施例之步驟和結構各自細節可在不脫離本揭露之精神和範圍內根據實際應用製程之需要而加以變化與修飾。以下是以相同/類似的符號表示相同/類似的元件做 說明。
第1圖繪示一實施例中的記憶體結構102的製造方法。形成第一氮氧化矽穿隧膜210在電荷捕捉層104上。形成第二氮氧化矽穿隧膜220在第一氮氧化矽穿隧膜210上。形成通道層106在第二氮氧化矽穿隧膜220上。穿隧層108包括氮氧化矽穿隧層，氮氧化矽穿隧層包括第一氮氧化矽穿隧膜210與第二氮氧化矽穿隧膜220。
第一氮氧化矽穿隧膜210實質上由矽原子、氧原子及氮原子構成。舉例來說，第一氮氧化矽穿隧膜210可包括氮氧化矽(SiOxNy)，例如SiON。第二氮氧化矽穿隧膜220可實質上由矽原子、氧原子及氮原子構成。
實施例中，第二氮氧化矽穿隧膜220是對第一氮氧化矽穿隧膜210進行自由基氧化製程形成。如此，第二氮氧化矽穿隧膜220的能障高度高於第一氮氧化矽穿隧膜210。實施例中，可將氫氣(H2 gas)與氧氣(O2 gas)導入反應腔室中，在例如溫度約400℃至800℃的環境下進行氧化反應，產生水蒸氣，以及氧自由基(O*)、氫氧自由基(OH*)、氫自由基(H*。產生的自由基例如氫氧自由基(OH*)能夠氧化反應腔室中的第一氮氧化矽穿隧膜210，從而形成第二氮氧化矽穿隧膜220在第一氮氧化矽穿隧膜210上。用以形成第二氮氧化矽穿隧膜220的氧化製程也可包括濕式氧化製程或乾式氧化製程。氧化製程可以批式的爐管機台，或單一晶圓式的製程機台進行。第二氮氧化矽穿隧膜220的厚度、氧原子 濃度分佈、矽原子濃度分佈、氮原子濃度分佈等性質可透過氧化製程參數做調變，例如反應氣體流量比(gas flow rate ratio)、氧化製程溫度、氧化製程時間等參數。
實施例中，第一氮氧化矽穿隧膜210的氮原子的濃度對於氧原子與氮原子的總濃度的第一原子濃度比率為10%至50%，亦即，氧原子濃度對於氧原子與氮原子的總濃度的比率為50%至90%。或者，第一氮氧化矽穿隧膜210的氮原子的濃度對於氧原子與氮原子的總濃度的第一原子濃度比率為15%至40%，亦即，氧原子濃度對於氧原子與氮原子的總濃度的比率為60%至85%。或者，第一氮氧化矽穿隧膜210的氮原子的濃度對於氧原子與氮原子的總濃度的第一原子濃度比率為20%至30%，亦即，氧原子濃度對於氧原子與氮原子的總濃度的比率為70%至80%。
實施例中，第二氮氧化矽穿隧膜220的氮原子的濃度對於氧原子與氮原子的總濃度的第二原子濃度比率為1%至15%，亦即，氧原子濃度對於氧原子與氮原子的總濃度的比率為85%至99%。或者，第二氮氧化矽穿隧膜220的氮原子的濃度對於氧原子與氮原子的總濃度的第二原子濃度比率為1%至10%，亦即，氧原子濃度對於氧原子與氮原子的總濃度的比率為90%至99%。或者，第二氮氧化矽穿隧膜220的氮原子的濃度對於氧原子與氮原子的總濃度的第二原子濃度比率為1%至5%，亦即，氧原子濃度對於氧原子與氮原子的總濃度的比率為95%至99%。
實施例中，第二氮氧化矽穿隧膜220的氮原子的濃 度小於第一氮氧化矽穿隧膜210的氮原子的濃度。也就是說，第二氮氧化矽穿隧膜220的氧原子濃度大於第一氮氧化矽穿隧膜210的氧原子濃度。
實施例中，第二氮氧化矽穿隧膜220的氮原子的濃度沿遠離電荷捕捉層104的方向D1逐漸變小。
實施例中，第二氮氧化矽穿隧膜220具有比第一氮氧化矽穿隧膜210更高的能障高度(barrier height)，因此能提升記憶體結構102的資料保存性。
第一氮氧化矽穿隧膜210具有第一厚度t1(平行於方向D1上的尺寸)，第二氮氧化矽穿隧膜220具有第二厚度t2。第一氮氧化矽穿隧膜210對於第二氮氧化矽穿隧膜220的厚度比值(亦即，t1/t2)為大於1，或者大於1.5，或者大於2。
記憶體結構102可包括閘電極層與資料儲存層。資料儲存層例如包括阻擋層、電荷捕捉層104和穿隧層108。電荷捕捉層104可配置在阻擋層(未繪示)與穿隧層108之間。阻擋層(氧化矽層，例如二氧化矽(SiO2))可配置在閘電極層(未繪示)與電荷捕捉層104之間。記憶體結構102的記憶胞可定義在閘電極層(未繪示)與通道層106(例如多晶矽等)之間的資料儲存層中。
第2圖繪示另一實施例中的記憶體結構302的製造方法，其與參照第1圖所述實施例的差異說明如下。記憶體結構302的穿隧層308更包括氧化矽穿隧層330形成在電荷捕捉層104上。氧化矽穿隧層330實質上由矽原子及氧原子構成。氧化矽穿 隧層330可包括二氧化矽(SiO2)。第一氮氧化矽穿隧膜210形成在氧化矽穿隧層330上。
比較例中，記憶體結構不具有對第一氮氧化矽穿隧膜210進行自由基氧化製程所形成的第二氮氧化矽穿隧膜220。比較例的記憶體結構(未繪示)相比，實施例的記憶體結構102及記憶體結構302具有更佳的資料保存性。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102:記憶體結構
104:電荷捕捉層
106:通道層
108:穿隧層
210:第一氮氧化矽穿隧膜
220:第二氮氧化矽穿隧膜
t1:第一厚度
t2:第二厚度

Claims (9)

  1. 一種記憶體結構，包括：一電荷捕捉層；一第一氮氧化矽穿隧膜；以及一第二氮氧化矽穿隧膜，其中該第一氮氧化矽穿隧膜在該電荷捕捉層與該第二氮氧化矽穿隧膜之間，該第一氮氧化矽穿隧膜的氮原子的濃度對於氧原子與氮原子的總濃度的第一原子濃度比率為10%至50%，該第二氮氧化矽穿隧膜的氮原子的濃度對於氧原子與氮原子的總濃度的第二原子濃度比率為1%至15%，該第二氮氧化矽穿隧膜的該氮原子的濃度小於該第一氮氧化矽穿隧膜的該氮原子的濃度，該第二氮氧化矽穿隧膜的該氮原子的濃度沿遠離該電荷捕捉層的方向逐漸變小。
  2. 如請求項1所述之記憶體結構，更包括一通道層，其中該第二氮氧化矽穿隧膜在該第一氮氧化矽穿隧膜與該通道層之間。
  3. 如請求項1所述之記憶體結構，其中該第一氮氧化矽穿隧膜對於該第二氮氧化矽穿隧膜的一厚度比值為大於1。
  4. 如請求項3所述之記憶體結構，其中該厚度比值為大於1.5。
  5. 一種記憶體結構的製造方法，包括：形成一電荷捕捉層； 形成一第一氮氧化矽穿隧膜在該電荷捕捉層上；以及對該第一氮氧化矽穿隧膜進行一氧化製程以形成一第二氮氧化矽穿隧膜，其中該第一氮氧化矽穿隧膜在該電荷捕捉層與該第二氮氧化矽穿隧膜之間，該第二氮氧化矽穿隧膜的該氮原子的濃度沿遠離該電荷捕捉層的方向逐漸變小。
  6. 如請求項5所述之記憶體結構的製造方法，其中該氧化製程包括自由基氧化製程、乾式氧化製程、或濕式氧化製程。
  7. 如請求項6所述之記憶體結構的製造方法，其中該氧化製程為該自由基氧化製程，該自由基氧化製程使用的自由基包括氫氧自由基。
  8. 如請求項5所述之記憶體結構的製造方法，其中該氧化製程包括將氫氣與氧氣導入一反應腔室中，該反應腔室的溫度為400℃至800℃。
  9. 如請求項5所述之記憶體結構的製造方法，更包括形成一通道層在該第二氮氧化矽穿隧膜上。
TW110135843A 2021-09-27 2021-09-27 記憶體結構及其製造方法 TWI789923B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110135843A TWI789923B (zh) 2021-09-27 2021-09-27 記憶體結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110135843A TWI789923B (zh) 2021-09-27 2021-09-27 記憶體結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI789923B true TWI789923B (zh) 2023-01-11
TW202315084A TW202315084A (zh) 2023-04-01

Family

ID=86670118

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110135843A TWI789923B (zh) 2021-09-27 2021-09-27 記憶體結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI789923B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080173930A1 (en) * 2007-01-24 2008-07-24 Hiroshi Watanabe Semiconductor memory device and method for manufacturing the same
US20090057752A1 (en) * 2007-08-28 2009-03-05 Macronix International Co., Ltd. Non-volatile memory and method for manufacturing the same
US20140073099A1 (en) * 2012-09-11 2014-03-13 Kwangmin Park Semiconductor device and method of manufacturing the same
US20200091179A1 (en) * 2018-09-13 2020-03-19 Toshiba Memory Corporation Semiconductor device and method of fabricating the same
US20200212206A1 (en) * 2018-12-27 2020-07-02 SK Hynix Inc. Nonvolatile memory device and method of fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080173930A1 (en) * 2007-01-24 2008-07-24 Hiroshi Watanabe Semiconductor memory device and method for manufacturing the same
US20090057752A1 (en) * 2007-08-28 2009-03-05 Macronix International Co., Ltd. Non-volatile memory and method for manufacturing the same
US20140073099A1 (en) * 2012-09-11 2014-03-13 Kwangmin Park Semiconductor device and method of manufacturing the same
US20200091179A1 (en) * 2018-09-13 2020-03-19 Toshiba Memory Corporation Semiconductor device and method of fabricating the same
US20200212206A1 (en) * 2018-12-27 2020-07-02 SK Hynix Inc. Nonvolatile memory device and method of fabricating the same

Also Published As

Publication number Publication date
TW202315084A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
US7479425B2 (en) Method for forming high-K charge storage device
CN100378963C (zh) 形成ono型记忆胞与高低压晶体管的闸介电层的方法
CN100452440C (zh) 非易失性半导体存储器件
US7060594B2 (en) Memory device and method of manufacturing including deuterated oxynitride charge trapping structure
US9196473B2 (en) Method of manufacturing an oxynitride film for a semiconductor device
KR20130118963A (ko) 실리콘 질화물 및 실리콘 산질화물의 플라즈마 처리
US11785774B2 (en) Semiconductor device and method of manufacturing the same
US20190164742A1 (en) Semiconductor device and method of manufacturing the same
JP4902716B2 (ja) 不揮発性半導体記憶装置およびその製造方法
US20070287253A1 (en) Semiconductor memory device and manufacturing method thereof
TWI789923B (zh) 記憶體結構及其製造方法
TWI245347B (en) Method of fabricating a semiconductor structure
JP2015162615A (ja) 水素拡散障壁を備える半導体デバイス及びその製作方法
CN108807377A (zh) 半导体器件及其形成方法
JP2002261175A (ja) 不揮発性半導体記憶装置およびその製造方法
TWI382529B (zh) 具有減少電荷損失之氮化物層的記憶體格結構及其製法
JP2004214608A (ja) 半導体素子の製造方法
US20050287740A1 (en) System and method of forming a split-gate flash memory cell
US11895841B2 (en) Memory structure and manufacturing method for the same
KR100685742B1 (ko) 불휘발성 메모리 장치 및 이의 제조 방법
JP2006222434A (ja) シリコンリッチ酸化ケイ素膜を備えるメモリ素子の構造及びその製造方法
KR100573482B1 (ko) 반도체 소자의 폴리 실리콘막 형성방법
CN112164655B (zh) 闪存器件的制备方法
US8748260B2 (en) Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits
CN112490119A (zh) 一种改善隧穿氧化层可靠性的方法