CN105206579B

CN105206579B - 一种制作闪存的方法

Info

Publication number: CN105206579B
Application number: CN201410276470.0A
Authority: CN
Inventors: 曹恒; 杨海玩; 刘涛; 周朝锋; 仇圣棻
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-06-19
Filing date: 2014-06-19
Publication date: 2018-07-20
Anticipated expiration: 2034-06-19
Also published as: CN105206579A

Abstract

本发明公开了一种制作闪存的方法，包括提供半导体衬底，对所述半导体衬底执行阱注入工艺；在所述半导体衬底上形成栅极堆叠结构；执行注入工艺，以在所述半导体衬底中所述栅极堆叠结构的两侧形成源区和漏区。本发明的制作方法采用存储单元源漏区(CSD)的口袋注入工艺代替传统的栅极堆叠结构的阈值电压注入工艺，同时该制作方法利用硼离子和砷离子的不同热扩散速率来形成口袋掺杂轮廓，进而调整所述器件沟道的阈值电压。根据本发明的制作方法避免了热处理工艺对器件沟道掺杂轮廓的影响，减小了沟道电容从而减少了编程电压干扰(V_pgm disturb)，最终提高了NAND闪存存储器的整体性能和良品率。

Description

一种制作闪存的方法

技术领域

本发明涉及半导体制造工艺，尤其涉及一种制作闪存的方法。

背景技术

存储器用于存储大量数字信息，最近据调查显示，在世界范围内，存储器芯片大约占了半导体交易的30％。多年来，工艺技术的进步和市场需求催生了越来越多高密度的各种类型存储器，如RAM(随机存储器)、SRAM(静态随机存储器)、DRAM(动态随机存储器)和FRAM(铁电存储器)等。其中，闪存存储器即FLASH，由于具有即使在供电电源关闭后仍能保持片内信息；在存储器电可擦除和可重复编程时不需要特殊的高电压；以及成本低、密度大等特点，使其成为非易失性半导体存储技术的主流。其独特的性能使其广泛的运用于各个领域，包括嵌入式系统，如PC及设备、电信交换机、蜂窝电话、网络互连设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储器类产品。

随着对存储器具有高密度和低成本要求的提高，NAND flash存储器的单元尺寸也随之显著的减小。为了获得稳健的NAND flash器件单元结构，制作该NAND flash器件的工艺变得更加复杂，同时，产生了一系列的问题，例如，编程效率、编程干扰、阈值电压(Vt)均一性等问题。

因此，目前急需一种制作半导体器件的方法，以解决现有技术中存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种制作闪的方法，包括：提供半导体衬底，对所述半导体衬底执行阱注入工艺；在所述半导体衬底上形成栅极堆叠结构；执行注入工艺，以在所述半导体衬底中所述栅极堆叠结构的两侧形成源区和漏区；其中，所述注入工艺包括口袋注入。

示例性地，所述口袋注入用于调整沟道的阈值电压。

示例性地，所述口袋注入的掺杂剂包括硼。

示例性地，所述口袋注入的倾斜角度范围为0°～10°。

示例性地，所述口袋注入的能量为5KeV～10KeV，离子剂量为1e¹³～5e¹⁴原子/cm²。

示例性地，所述栅极叠层结构从下而上依次包括隧穿氧化层、浮栅、栅介电层和控制栅。

示例性地，形成所述源区和所述漏区的注入掺杂剂包括砷。

示例性地，还包括在形成所述栅极堆叠结构之后执行氧化工艺的步骤。

示例性地，还包括在执行所述注入工艺之后执行退火工艺的步骤。

示例性地，在形成所述栅极堆叠结构之前，所述方法不包括用于调整所述沟道阈值电压的离子注入步骤。

综上所述，根据本发明的制作方法减小了热处理工艺对器件沟道掺杂轮廓的影响，同时也减小了沟道电容。本发明的制作方法采用存储单元源漏区(CSD)的口袋注入工艺代替传统的栅极堆叠结构的阈值电压注入工艺，同时该制作方法利用硼离子和砷离子的不同热扩散速率来形成口袋掺杂轮廓，进而调整所述器件沟道的阈值电压。根据本发明的制作方法避免了热处理工艺对器件沟道掺杂轮廓的影响，减小了沟道电容从而减少了编程电压干扰(V_pgm disturb)，最终提高了NAND闪存存储器的整体性能和良品率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A为一种制作NAND闪存存储器件的工艺流程图；

图1B为一种NAND闪存存储器件结构的剖视结构示意图；

图2A-2E为根据本发明一个实施方式制作NAND闪存器件结构的相关步骤所获得的器件的剖视结构示意图；

图3为根据本发明一个实施方式制作NAND闪存器件结构的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何解决现有技术中的问题。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。

应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

图1A为一种制作NAND闪存存储器件的工艺流程图，图1B为一种NAND闪存存储器件结构的剖视结构示意图。如图1A所示：

在步骤101中，提供半导体衬底，所述半导体衬底为P型硅衬底，采用标准的阱注入工艺在半导体衬底中形成阱。可以通过高能量注入工艺形成阱，也可以通过低能量注入，搭配高温热退火过程形成阱。接着，对所述半导体衬底进行沟道掺杂注入工艺，以在半导体衬底中形成沟道。

在步骤102中，在所述半导体衬底上依次形成氧化层、浮栅材料层和硬掩膜层。

在步骤103中，图案化有源区，执行刻蚀工艺，以在所述半导体衬底中形成浅沟槽隔离结构(STI)。

在步骤104中，采用热处理工艺在所述半导体衬底上依次形成栅介电层和控制栅极材料层，接着，图案化所述控制栅极材料层和栅介电层，以在所述半导体衬底上形成栅极堆叠结构，再执行栅极氧化工艺。

在步骤105中，采用单元源漏区(CSD)注入工艺，以在所述半导体衬底中形成源区和漏区。

在步骤106中，在所述半导体衬底上所述栅极堆叠结构的两侧形成间隙壁，接着在所述半导体衬底上形成层间介电层，执行平坦化工艺。

在步骤107中，在所述层间介电层中形成接触孔，接着，执行后端制程工艺(BEOL)。

在上述制作NAND闪存存储器的方法中存在着一个缺点，在沟道掺杂工艺之后的一系列热处理工艺将影响沟道的掺杂轮廓，从而，使所述沟道掺杂工艺的掺杂在所述器件中不均匀。并且，根据该方法制作的器件(如图1B所示)具有高浓度的沟道掺杂，高的沟道掺杂会引起高沟道电容，这将引起严重的编程干扰。

在本发明中为了解决现有技术中存在的缺陷，本发明提出了一种新的制作半导体器件的方法，通过所述方法以解决现有技术中存在的弊端。

下面将结合图2A-2E和图3对本发明所述NAND闪存存储器的制作方法进行详细描述。

首先，执行步骤301，执行阱注入工艺，同时省略沟道阈值电压注入工艺步骤。

如图2A所示，提供半导体衬底200，用标准的阱注入工艺在半导体衬底中形成阱。可以通过高能量注入工艺形成阱，也可以通过低能量注入，搭配高温热退火过程形成阱。

执行阱注入工艺在所述半导体衬底200中形成阱，当所述衬底选用N型衬底，具体地，本领域技术人员选用本领域常用的N型衬底即可，接着在所述N型衬底中形成P阱，在本发明的实施例中，首先在所述N型衬底上形成P阱窗口，在所述P阱窗口中进行离子注入，然后执行退火步骤推进以形成P阱。当所述衬底选用P型衬底，具体地，本领域技术人员选用本领域常用的P型衬底即可，接着在所述P型衬底中形成N阱，在本发明的实施例中，首先在所述P型衬底上形成N阱窗口，在所述N阱窗口中进行离子注入，然后执行退火步骤推进以形成N阱。

在本发明一具体实施例中，所述半导体衬底200为P型衬底，其具体的掺杂浓度不受本发明限制。半导体衬底具体的可以通过外延生长形成，也可以为晶圆衬底。采用标准的阱注入工艺在半导体衬底中形成阱。可以通过高能量注入工艺形成阱，也可以通过低能量注入，搭配高温热退火过程形成阱。

执行步骤302，采用标准的浅沟槽隔离工艺，定义器件的有源区，同时，在所述半导体衬底上形成栅极堆叠结构。

如图2B所示，采用浅沟槽隔离技术来实现有源器件的隔离，在半导体衬底200中形成浅沟槽隔离结构，对于本领域的技术人员而言形成浅沟槽隔离结构和定义有源区的步骤是熟知的技术手段在此就不详细赘述，可以采用任何适合的方法形成沟槽隔离结构和定义有源区。

在所述半导体衬底200上形成隧穿氧化层201，隧穿氧化层的材料可以为氧化硅，形成隧穿氧化层的方法为热氧化法，形成的隧穿氧化层的厚度在几十埃左右，在一个示例中，所述隧穿氧化层的厚度为80埃至110埃。

在所述隧穿氧化层201上形成栅极材料层，栅极材料层可以包括各个材料，所述各个材料包含但不限于：某些金属、金属合金、金属氮化物和金属硅化物，及其层压制件和其复合物。栅极材料层也可以包括掺杂的多晶硅和多晶硅-锗合金材料以及多晶硅金属硅化物材料(掺杂的多晶硅/金属硅化物叠层材料)。类似地，也可以采用数种方法中的任何一个形成前述材料。非限制性实例包括化学气相沉积方法和物理气相沉积方法，在本实施例中栅极材料层的材料为多晶硅层。

刻蚀所述栅极材料层和隧穿氧化层201，以在半导体衬底200上形成浮栅202和位于浮栅202下方的隧穿氧化层201。

接着，在所述浮栅202上形成栅介电层203，所述栅介电层203可以为ONO介电层。具体的，栅介电层203可以为氧化物-氮化物-氧化物总共三层ONO三明治结构，本领域的技术人员应当理解的是，栅介电层203也可以为一层氮化物、或者一层氧化物、或者一层氮化物上形成一层氧化物等绝缘结构。可以使用包括但不限于：低压化学气相沉积方法、化学气相沉积方法和物理气相沉积方法形成栅介电层203。因闪存存储器要求与浮置栅极接触的栅介电层须具备良好的电性，以避免在正常电压下，用来存储电荷的浮置栅极发生漏电或者过早崩溃的问题，以栅介电层203的材质是ONO为例，以低压化学气相沉积方法形成一层均匀的氧化硅层，接着，以低压化学气相沉积方法在氧化硅层上形成氮化硅层，然后，再以低压化学气相沉积方法形成另一层氧化硅层。

在栅介电层203上形成另一栅极材料层，栅极材料层可以包括各个材料，所述各个材料包含但不限于：某些金属、金属合金、金属氮化物和金属硅化物，及其层压制件和其复合物。栅极材料层也可以包括掺杂的多晶硅和多晶硅-锗合金材料以及多晶硅金属硅化物材料(掺杂的多晶硅/金属硅化物叠层材料)。类似地，也可以采用数种方法的任何一个形成前述材料。非限制性实例包括化学气相沉积方法和物理气相沉积方法，在本实施例中栅极材料层的材料为多晶硅层。

多晶硅的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅的工艺条件包括：反应气体为硅烷(SiH₄)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350毫米汞柱(mTorr)，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。

示例性的，根据工艺需要可以对栅极材料层进行预掺杂工艺，掺杂杂质可以是磷、砷、硼、BF₂等。

图案化所述栅极材料层以及位于所述栅极材料层下方的堆叠结构，其中所述栅极材料层用于形成控制栅204，以在所述半导体衬底200上形成由控制栅204、栅介电层203、浮栅202和隧穿氧化层201共同组成的栅极堆叠结构。

在本发明一具体实施例中，在所述栅极材料层上形成图案化的掩膜，所述图案化的掩膜可以为图案化的光刻胶层，所述图案化的掩膜定义了栅极堆叠结构的位置、长度以及宽度等，根据图案化的掩膜刻蚀所述栅极材料层，以形成栅极堆叠结构。

执行步骤303，执行栅极氧化工艺。

如图2C所示，采用氧化工艺处理所述栅极堆叠结构。在本发明的一具体实施例中，采用热氧化(thermal oxidation)工艺氧化处理所述栅极堆叠结构。

在一个示例中，热氧化工艺可以为湿热氧化工艺或者干热氧化工艺，可选地，可通过氧源如分子氧或/和臭氧的氛围中进行热氧化工艺。

需要说明的是，上述执行氧化工艺的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。

执行步骤304，执行单元源漏区(CSD)注入，具体的，在所述单元源漏区注入步骤中添加硼注入，所述单元源漏区注入工艺的掺杂剂包含三氧化二砷，在本发明一具体实施例中，在所述单元源漏区注入工艺步骤中添加口袋注入工艺步骤(PKT，Pocketimplantation)以调整栅极堆叠结构的阈值电压，所述口袋注入工艺的掺杂剂包含硼。

如图2D所示，在半导体衬底200上所述栅极堆叠结构的两侧分别执行单元源漏区注入，同时，执行口袋注入工艺，所述口袋注入的掺杂剂包括硼，接着执行退火工艺，以在所述半导体衬底200中形成源漏区205A、205B和口袋区206。

示例性地，口袋注入的离子束能量为5KeV～10KeV，口袋注入的离子剂量为1e¹³～5e¹⁴原子/cm²，口袋注入的倾斜角度范围为0°～10°。

示例性地，在执行单元源漏区退火工艺时，硼的扩散速度大于砷的扩散速度，由于硼和砷的不同扩散速度在半导体衬底200中形成口袋区206、源漏区205A、205B的同时对所述沟道的阈值电压进行了调整。

示例性地，所述口袋注入工艺代替了传统NAND闪存制作方法中的初始沟道注入步骤，所述口袋注入工艺可以调节栅极堆叠结构的阈值电压，所述栅极堆叠结构的阈值电压掺杂注入工艺在所述单元源漏区注入步骤中实施。

执行步骤305，在所述半导体衬底上所述栅极堆叠结构两侧形成间隙壁，接着，在所述半导体衬底上形成层间介电层，执行平坦化工艺，再在所述层间介电层中形成接触孔，然后，执行后端制程工艺(BEOL)。

如图2E所示，在所述半导体衬底200上所述栅极堆叠结构的两侧形成间隙壁207，间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。在本发明的一个具体实施例中，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、氮氧化硅层以及第二氧化硅层，然后采用刻蚀方法形成间隙壁。

接着，在所述半导体衬底200上形成层间介电层208，层间介电层可以使用例如SiO₂、碳氟化合物(CF)、掺碳氧化硅(SiOC)或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。层间介电层还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。可以采用热化学气相沉积方法、等离子体工艺沉积形成层间介电层。层间介电层208的材料为二氧化硅。

然后，刻蚀层间介电层208，并停止在半导体衬底200的表面上，以形成接触孔209。在形成接触孔209之后执行后端制程工艺，形成接触孔和后端制程工艺为本领域人员熟知的技术手段，在此就不详细赘述。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。

Claims

1.一种制作闪存的方法，包括：

提供半导体衬底，对所述半导体衬底执行阱注入工艺；

在所述半导体衬底上形成栅极堆叠结构；

执行注入工艺，以在所述半导体衬底中所述栅极堆叠结构的两侧形成源区和漏区；

其中，所述注入工艺包括口袋注入，所述口袋注入避免了热处理工艺对器件沟道掺杂轮廓的影响，减小了沟道电容从而减少了编程电压干扰。

2.如权利要求1所述的方法，其特征在于，所述口袋注入用于调整沟道的阈值电压。

3.如权利要求1所述的方法，其特征在于，所述口袋注入的掺杂剂包括硼。

4.如权利要求1所述的方法，其特征在于，所述口袋注入的倾斜角度范围为0°～10°。

5.如权利要求1所述的方法，其特征在于，所述口袋注入的能量为5KeV～10KeV，离子剂量为1e¹³～5e¹⁴原子/cm²。

6.如权利要求1所述的方法，其特征在于，所述栅极叠层结构从下而上依次包括隧穿氧化层、浮栅、栅介电层和控制栅。

7.如权利要求1所述的方法，其特征在于，形成所述源区和所述漏区的注入掺杂剂包括砷。

8.如权利要求1所述的方法，其特征在于，还包括在形成所述栅极堆叠结构之后执行氧化工艺的步骤。

9.如权利要求1所述的方法，其特征在于，还包括在执行所述注入工艺之后执行退火工艺的步骤。

10.如权利要求1所述的方法，其特征在于，在形成所述栅极堆叠结构之前，所述方法不包括用于调整所述沟道阈值电压的离子注入步骤。