KR100373855B1 - 낸드형 플래시 메모리 장치 및 그 형성방법 - Google Patents

낸드형 플래시 메모리 장치 및 그 형성방법 Download PDF

Info

Publication number
KR100373855B1
KR100373855B1 KR10-2001-0003426A KR20010003426A KR100373855B1 KR 100373855 B1 KR100373855 B1 KR 100373855B1 KR 20010003426 A KR20010003426 A KR 20010003426A KR 100373855 B1 KR100373855 B1 KR 100373855B1
Authority
KR
South Korea
Prior art keywords
string
line
select transistor
flash memory
region
Prior art date
Application number
KR10-2001-0003426A
Other languages
English (en)
Other versions
KR20020062431A (ko
Inventor
임용식
최정달
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0003426A priority Critical patent/KR100373855B1/ko
Priority to US09/965,532 priority patent/US6567308B2/en
Publication of KR20020062431A publication Critical patent/KR20020062431A/ko
Priority to US10/272,972 priority patent/US6576513B2/en
Application granted granted Critical
Publication of KR100373855B1 publication Critical patent/KR100373855B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

펀치 스루를 방지할 수 있는 낸드형 플래시 메모리 장치 및 그 형성 방법이 개시된다. 본 발명 장치는 차례로 직렬로 연결되는 스트링 선택 트랜지스터, 복수의 셀 메모리 트랜지스트, 접지 선택 트랜지스터, 스트링 선택 트랜지스터의 드레인 영역과 접속되도록 설치되는 비트라인 콘택, 접지 선택 트랜지스터의 소오스 영역에 접속되도록 설치되는 공통 소오스 라인이 구비되는 스트링을 가지는 통상의 낸드형 플래시 메모리 장치에 있어서, 스트링 선택 트랜지스터의 채널과 드레인 영역 경계부 및 상기 접지 선택 트랜지스터의 채널과 소오스 영역 경계부에 한정하여 불순물을 고농도로 도핑한 펀치 스루 방지 포켓들이 형성됨을 특징으로 한다.

Description

낸드형 플래시 메모리 장치 및 그 형성방법 {NAND TYPE FLASH MEMORY DEVICE AND METHOD OF FORMING THE SAME }
본 발명은 낸드형 플래시 메모리 장치 및 그 형성방법에 관한 것으로, 보다 상세하게는 낸드형 플래시 메모리의 셀 스트링에서 스트링 선택 트랜지스터 및 접지 선택 트랜지스터의 단채널 효과(short channel effect)에 의한 누설 전류를 억제할 수 있는 낸드형 플래시 메모리 및 그 형성 방법에 관한 것이다.
반도체 장치에서의 소자 고집적화 경향에 따라 트랜지스터 소자의 채널 길이가 줄어들게 된다. 채널의 길이가 줄어들면 트랜지스터의 소오스 및 드레인에 형성된 접합에서의 디플리션 영역이 서로 겹쳐져 채널 전류를 통제하기 어렵게 되는 펀치 스루(punchthrough) 현상이 일어나게 된다. 이런 펀치 스루 현상을 막기 위해 기판의 불순물 농도를 높여 소오스와 드레인이 디플리션 영역을 좁게 하여 겹치지 않도록 하는 방법이 사용될 수 있다.
그러나, 디플이션 영역을 좁게 하기 위해 채널이나 소오스 드레인 영역의 불순물 농도를 높이는 것은 접합 영역의 전계를 높여 고온 캐리어(hot carrier)의 문제를 생기게 할 수 있고, 도전성이 높은 영역들에서 기판으로 전류 누설(leackage)이 심해지는 문제가 발생할 수 있다. 따라서, 전체적으로 불순물 농도를 높이는 대안으로 각 트랜지스터의 드레인 영역에 혹은 드레인 영역과 소오스 영역에서 채널과 인접한 곳에 고농도로 채널에 도핑된 것과 같은 불순물을 추가 도핑한 포켓 영역을 만드는 방법을 사용할 수 있다.
한편, 낸드형 플래시 메모리도 집적도가 높은 반도체 장치이므로 펀치 스루가 문제될 수 있다. 도1은 통상의 낸드형 플래시 메모리의 셀 영역에서 형성의 단위가 되는 스트링 부분을 도시한 평면도이다. 각 활성 영역이 워드 라인(WL)과 겹치는 부분에 형성되는 다수의 셀 메모리 트랜지스터가 직렬로 연결된다. 또한, 각 스트링에서, 직렬 연결된 셀 메모리 트랜지스터들의 한 쪽에는 활성 영역과 스트링 선택 라인(SSL)이 겹치는 곳에 형성된 스트링 선택 트랜지스터와 그 외각의 비트라인 콘택(BC)이, 그 반대쪽에는 활성 영역과 접지 선택 라인(GSL)이 겹치는 곳에 형성된 접지 선택 트랜지스터와 공통 소오스 라인(CSL)이 형성된다.
이때 스트링 선택 라인(SSL)과 접지 선택 라인(GSL)은 플로팅 게이트층이 플로팅 되지 않고 라인을 따라 계속 연결되며, 셀 메모리 트랜지스터가 형성되는 워드 라인(WL)에는 플로팅 게이트층이 패터닝되어 트랜지스터마다 분리되고 플로팅되어 있다.
도2는 도1의 ⅠⅠ절단선에 따라 절개하여 얻어진 측단면도이다. 플래시 메모리의 집적도가 높아짐에 따라 a로 표시되는 워드 라인(WL) 사이의 공간 및 채널 길이는 작아지고, b로 표시되는 워드 라인(WL)의 높이는 상대적으로 증가한다. 즉, 가로세로비는 증가한다. 단, 비트라인 콘택(BC)이나 공통 소오스 라인(CSL)이 형성되는 영역 c,d는 워드 라인(WL) 사이의 공간 a에 비해 넓게 형성된다. 이때, c는 한 스트링의 스트링 선택 라인(SSL1)으로부터 마주보는 인근 스트링의 스트링 선택 라인(SSL0)까지의 거리가 되며, d는 한 스트링의 접지 선택 라인(GSL1)으로부터 마주보는 위치의 인근 스트링의 접지 선택 라인(GSL2)까지의 거리가 된다.
이상과 같은 낸드형 플래시 메모리 장치에서 소자 집적도가 높아지면 스트링 선택 트랜지스터와 접지 선택 트랜지스터에서 펀치 스루가 발생하고, 단채널 효과에 의한 누설 전류가 흐르기 쉽다. 따라서 도3에 도시된 것과 같이 낸드형 플래시 메모리 장치에서 펀치 스루 현상을 방지하기 위해 기판에 웰(P-)을 형성할 때 기판 표면에 웰과 같은 형의 고농도 불순물층(P)을 형성하는 펀치 스루 이온주입을 실시한다.
그리고, 도4와 같이, 기판(10) 위로 게이트 절연막(11)과 플로팅 게이트층(13), 유전막(15), 콘트롤 게이트층(17)이 형성되고 이들 물질막은 각각 혹은 함께 패터닝되어 워드라인, 스트링 선택 라인, 접지 선택 라인을 포함하는 개념인 게이트 라인을 형성한다. 다음으로 게이트 라인 패터닝을 통해 드러난 기판에 웰과 반대형 불순물을 주입하여 소오스 드레인 영역(19)을 형성한다. 그러나 도4와 같은 구조에서는 셀 메모리 트랜지스터 내의 접합 누설 전류를 증가시키고, 셀 메모리에 프로그램시 장애 발생이 높아지는 다른 문제가 있다. (Choi, et. al., "A 0.15um NAND flash technology with 0.11um2cell size for 1Gbit flash memory," IEDM 2000, accepted: Suh, et al., "A 3.3V 32Mb NAND flash memory with incremental step pulse programming scheme," IEEE J.Solid-state Circuit, Vol. 30, No. 11, pp.1149-1156, Nov. 1995.)
따라서, 쓰기나 소거, 읽기의 각 기능에서 펀치 스루가 문제되지 않거나, 효과적으로 방지될 수 있는 셀 메모리 트랜지스터에서의 접합 특성은 전체적으로 펀치 스루 이온주입을 하지 않는 경우와 같은 수준으로 유지시키면서 스트링 선택 트랜지스터나 접지 선택 트랜지스터의 단채널 효과로 인한 누설 전류를 방지시키는 방법이 요구되고 있다. 이미 언급된 것과 같이 개별 트랜지스터마다 드레인 영역 혹은 소오스/드레인 영역과 채널의 접합부위에 고농도 포켓 영역을 형성하는 것도 하나의 방법이 될 수 있으나(Hori, "A 0.1um CMOS technology with Tilt-Implanted Punchthrough Stopper," IEDM 1994, pp. 75-78: "Field effect-transistor withasymmetrical structure," U.S. patent 1986, Codella, et al.) 높은 집적도로 형성되는 트랜지스터 소자마다 노광 패터닝을 통해 해당 영역을 노출시키고 이온주입을 실시하는 것은 매우 어려운 일이 된다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것이며, 낸드형 플래시 메모리 장치의 각 스트링에서 스트링 선택 트랜지스터 드레인 영역 및 접지 선택 트랜지스터 소오스 영역과 이들 트랜지스터 채널이 접하는 영역에서 펀치 스루에 의한 메모리 기능 장애가 없는 낸드형 플래시 메모리 장치 및 그 형성 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 낸드형 플래시 메모리 장치의 셀 메모리 트랜지스터에서 고농도 펀치 스루 방지를 위한 고농도 도핑 포켓 설치에 따른 접합 누설 전류가 커지는 현상 및 프로그램 교란 현상을 방지할 수 있는 낸드형 플래시 메모리 장치 및 그 형성 방법을 제공하는 것을 목적으로 한다.
도1은 통상의 낸드형 플래시 메모리의 셀 영역에서 형성의 단위가 되는 스트링 부분을 도시한 평면도이다.
도2는 도1의 ⅠⅠ절단선에 따라 절개하여 얻어진 측단면도이다.
도3 및 도4는 종래의 낸드형 플래시 메모리 장치에서 기판 표면에 고농도 불순물층을 형성하는 펀치 스루 이온주입 공정 및 소오스 드레인 이온주입 공정을 나타내는 공정 단면도들이다.
도5 내지 도8은 본 발명의 일 실시예에서 펀치 스루 방지용 이온주입을 포함하는 공정 단계들을 나타내는 공정 단면도들이다.
상기 목적을 달성하기 위한 본 발명의 낸드형 플래시 메모리 장치는, 차례로 직렬로 연결되는 스트링 선택 트랜지스터, 복수의 셀 메모리 트랜지스트, 접지 선택 트랜지스터, 스트링 선택 트랜지스터의 드레인 영역과 접속되도록 설치되는 비트라인 콘택, 접지 선택 트랜지스터의 소오스 영역에 접속되도록 설치되는 공통 소오스 라인이 구비되는 스트링을 가지는 통상의 낸드형 플래시 메모리 장치에 있어서, 스트링 선택 트랜지스터의 채널과 드레인 영역 경계부 및 상기 접지 선택 트랜지스터의 채널과 소오스 영역 경계부에 한정하여 불순물을 고농도로 도핑한 펀치 스루 방지 포켓들이 형성됨을 특징으로 한다.
이때, 고농도 불순물 도핑영역인 포켓들은 인접한 채널 영역으로 일정 거리 진입되도록 형성될 수 있으며, 이온주입 에너지를 조절하여 최대 농도점이 소오스 드레인 영역이 기판 혹은 웰과 접합을 이루는 깊이와 동일 수준에 있게 하는 것이 바람직하다. 또한, 본 발명에서 포켓에 도핑된 고농도 불순물은 대개 채널에 도핑되는 불순물과 같은 형의 불순물이다.
상기 목적을 달성하기 위한 본 발명의 낸드형 플래시 메모리 형성방법에 따르면, 우선, 평행하게 형성된 복수의 활성 영역 위로 게이트 절연막, 플로팅 게이트층, 유전막, 콘트롤 게이트층이 적층된 게이트 전극 프로파일을 형성한다. 그리고, 게이트 전극 프로파일을 패터닝하여 활성 영역의 형성 방향과 수직으로 형성되며 스트링 선택 라인, 복수의 워드 라인, 접지 선택 라인의 순서로 형성되는 게이트 라인들을 형성한다. 이때 스트링 선택 라인, 복수의 워드 라인, 접지 선택 라인으로 이루어지는 게이트 라인 셋트는 활성 영역과 겹치는 영역에서 각각 스트링 선택 트랜지스터, 셀 메모리 트랜지스터, 접지 선택 트랜지스터를 형성하여 통상 스트링이라 불리는 낸드형 플래시 메모리의 구성 단위를 이룬다. 그리고, 게이트 라인들을 이온주입 마스크로 틸드된 이온주입을 실시하는 단계가 특징적으로 구비된다.
이때, 틸트된 이온주입은 상기 스트링 선택 라인의 양 측벽 가운데 상기 워드 라인과 반대편 측벽의 하부 활성 영역 및 상기 접지 선택 라인의 양 측벽 가운데 상기 워드 라인과 반대편 측벽의 하부 활성 영역에만 이루어지도록 틸트 각도를 조절한다. 가령, 도2에 도시된 스트링 구성을 참조하면, 기판에 대한 수직선으로부터의 이온주입 틸트각 θ는 a/b < tanθ < c/b(c<=d)를 만족하는 범위가 된다. 이온주입시에는 층간 절연막, 비트라인 콘택, 공통 소오스 라인과 그 위쪽의 구성물은 없는 상태이다. 통상 셀 메모리 트랜지스터는 N채널 트랜지스터이므로 틸트된 이온주입은 P형 불순물 이온으로 이루어지게 될 것이다.
이하 도면을 참조하면서 본 발명의 일 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다.
도5를 참조하면, 기판(20) 활성 영역에 게이트 절연막(21), 플로팅 게이트층(23), 유전막(25), 콘트롤 게이트층(27)이 적층된 프로파일을 형성한다. 이때, 활성 영역은 반도체 기판에 p형 불순물로 저농도 도핑을 실시하여 웰을 형성한 상태에서 STI(shallow trench isolation) 등의 방법으로 서로 나란한 소자 분리막을 형성함으로써 정의된다. 워드 라인이 형성될 영역에서 플로팅 게이트층과 콘트롤 게이트층은 필수적인 구성이나, 스트링 선택 라인이나 접지 선택 라인 영역에서는 콘트롤 게이트층과 플로팅 게이트층 가운데 하나는 생략될 수 있다.
도6을 참조하면, 도5의 적층된 프로파일을 패터닝하여 활성 영역을 가로지르는 복수의 게이트 라인(WL,SSL, GSL)을 형성한다. 그리고 이들 게이트 라인을 이온주입 마스크로 펀치 스루를 방지하기 위한 틸트된 이온주입을 실시한다. 이에 따라 고농도 불순물이 도핑된 포켓(31)이 형성된다. 주입되는 불순물은 BF2와 같은 p형불순물로 하며, 본 예에서는 1E15 ion/cm2도즈(dose)량 정도의 고농도 도핑을 실시한다. 그리고, 틸트각은 기판에 대한 수직선과의 각 θ가 tanθ = b/c 내지 b/a로 하되 바람직하게는 b/c에 가깝도록 한다. 이때 b는 게이트 라인의 높이, a는 동일한 스트링 내의 게이트 라인 사이의 이격거리, c는 동일 활성영역에 있는 인근 스트링 사이에서 최근 게이트 라인 사이의 거리로서 접지 선택 라인 사이의 거리, 혹은, 스트링 선택 라인 사이의 거리로 한다. 이온주입 에너지는 후속의 소오스 드레인 영역에 n+형 불순물이 주입되는 깊이와 동일한 깊이에서 최대 불순물 농도가 얻어지는 에너지로 하는 것이 펀치 스루 현상을 효과적으로 방지할 수 있으므로 바람직하다.
도7을 참조하면, 게이트 라인들을 이온주입 마스크로 소오스 드레인 영역(39) 형성을 위한 N형 불순물 이온주입을 실시한다. 소오스 드레인 형성용 이온주입과 펀치 스루를 방지하는 이온주입의 순서는 호환될 수 있다. 통상 소오스 드레인 영역을 형성하기 위한 이온주입은 도시된 바와 같이 LDD를 형성하기 위해 2단계로 나뉘어 실시된다. 즉, 저농도 이온주입을 먼저 실시하고, 게이트 라인 측벽에 스페이서를 형성한 상태에서 고농도 이온주입을 실시하게 된다. 이온주입 실시 후에는 실리콘 질화막으로 식각 저지막을 얇게 기판 전면에 적층하여 후속 공정에서 공통 소오스 라인이나 비트라인 콘택 형성시의 편의를 도모할 수 있다.
도8을 참조하면, 도7의 상태에서 기판 전면에 층간 절연막(41)을 적층하고, 공통 소오스 라인 영역을 식각하여 기판의 공통 소오스 영역을 드러내는 그루브를형성한다. 그루브를 채우는 도전막 적층 및 평탄화 식각을 실시하여 공통 소오스 라인(CSL)을 형성한다. 다시 추가 절연막(43)을 형성하고, 비트라인 콘택 홀을 형성한다. 비트라인 형성용 도전층을 적층하고 패터닝하여 비트라인 콘택(BC)과 비트라인(BL)을 형성한다.
이상의 공정으로 형성된 플래시 메모리 장치의 스트링 구조를 보면, 스트링의 일단에 비트라인 콘택이 형성되고, 타단에 공통 소오스 라인이 형성된다. 비트라인 콘택과 공통 소오스 라인 사이에 차례로 스트링 선택 트랜지스터, 8개, 16개 혹은 32개의 복수의 셀 메모리 트랜지스터, 접지 선택 트랜지스터가 직렬로 연결되는 구조를 가지고 있다. 즉, 한 트랜지스터의 소오스 영역이 인근 트랜지스터의 드레인 영역과 직접 연결되는 형태를 가지고 있다. 각 트랜지스터의 게이트 아래에는 채널이 형성된다. 각 채널과 소오스 드레인 영역의 접합부위는 LDD 구조를 가지고 있다. LDD구조는 필수적인 형태는 아니다. 그리고, 스트링 선택 트랜지스터의 채널과 드레인 영역의 접합부 및 접지 선택 트랜지스터의 채널과 소오스 영역의 접합부에는 펀치 스루 방지용 고농도 P형 불순물 포켓이 형성되어 있다.
본 발명은 낸드형 플래시 메모리 장치에서 스트링 내의 게이트 라인들이 조밀하게 배치되어 상대적으로 높은 가로세로비를 가지는 것을 이용한다. 동시에, 본 발명은 스트링과 스트링 사이에 이온주입 단계에서 비트라인 콘택과 공통 소오스 라인이 이루어지지 않아 공간이 넓게 형성되고, 상대적으로 낮은 가로세로비를 가지는 것을 이용한다. 이들 구성에서 경사진 이온주입을 함으로써 단채널 효과에 따른 누설전류가 가장 문제되는 스트링 선택 트랜지스터의 채널과 드레인 접합 영역 및 접지 선택 트랜지스터의 채널과 소오스 접합 영역에서 단채널 효과를 저지할 수 있는 펀치 스루 방지용 불순물 포켓을 별도의 마스크 없이 형성할 수 있다.

Claims (10)

  1. 차례로 직렬로 연결되는 스트링 선택 트랜지스터, 복수의 셀 메모리 트랜지스트, 접지 선택 트랜지스터,
    상기 스트링 선택 트랜지스터의 드레인 영역과 접속되도록 설치되는 비트라인 콘택,
    상기 접지 선택 트랜지스터의 소오스 영역에 접속되도록 설치되는 공통 소오스 라인이 구비되는 스트링을 가지는 낸드형 플래시 메모리 장치에 있어서,
    상기 스트링 선택 트랜지스터의 채널과 드레인 영역 경계부 및 상기 접지 선택 트랜지스터의 채널과 소오스 영역 경계부에 불순물을 고농도로 도핑한 펀치 스루 방지 포켓들이 형성됨을 특징으로 하는 낸드형 플래시 메모리 장치.
  2. 제 1 항에 있어서,
    상기 포켓들은 인접한 상기 채널 영역으로 일정 거리 진입되도록 형성됨을 특징으로 하는 낸드형 플래시 메모리 장치.
  3. 제 1 항에 있어서,
    상기 포켓에 도핑된 고농도 불순물은 상기 채널에 도핑되는 불순물과 같은 형의 불순물인 것을 특징으로 하는 낸드형 플래시 메모리 장치.
  4. 제 1 항에 있어서,
    상기 소오스 영역 및 드레인 영역과 채널 사이에는 LDD(Lightly Doped Drain)구조가 이루어지는 것을 특징으로 하는 낸드형 플래시 메모리 장치.
  5. 제 1 항에 있어서,
    상기 고농도 불순물은 상기 소오스 및 드레인 영역의 접합 깊이와 동일 수준의 기판 깊이에서 최대 농도를 형성함을 특징으로 하는 낸드형 플래시 메모리 장치.
  6. 평행한 소자 분리막을 형성하여 평행하게 형성되는 복수의 활성 영역을 정의하는 단계,
    상기 활성 영역에 게이트 절연막, 플로팅 게이트층, 유전막, 콘트롤 게이트층이 적층된 게이트 전극 프로파일을 형성하는 단계
    상기 게이트 전극 프로파일을 패터닝하여 상기 활성 영역의 형성 방향과 수직으로 형성되며 스트링 선택 라인, 복수의 워드 라인, 접지 선택 라인의 순서를 가지는 게이트 라인 셋트를 복수 개 형성하는 단계,
    상기 게이트 라인 셋트를 이온주입 마스크로 틸드된 이온주입을 실시하는 단계를 구비하여 이루어지는 낸드형 플래시 메모리 장치 형성방법.
  7. 제 6 항에 있어서,
    상기 틸트된 이온주입은 상기 스트링 선택 라인의 양 측벽 가운데 상기 워드 라인과 반대편 측벽의 하부 활성 영역 및 상기 접지 선택 라인의 양 측벽 가운데 상기 워드 라인과 반대편 측벽의 하부 활성 영역에만 이루어지도록 틸트 각도를 조절하여 이루어지는 것을 특징으로 하는 낸드형 플래시 메모리 장치 형성방법.
  8. 제 7 항에 있어서,
    게이트 라인 사이의 이격 거리를 a, 기판으로부터의 게이트 라인 높이를 b,스트링의 스트링 선택 라인으로부터 마주보는 인근 스트링의 스트링 선택 라인까지의 거리와 한 스트링의 접지 선택 라인으로부터 마주보는 위치의 인근 스트링의 접지 선택 라인까지의 거리 가운데 작은 거리를 c라 하면,
    기판에 대한 수직선으로부터의 이온주입 틸트각 θ을 b/a < tanθ< b/c를 만족하는 범위로 하는 것을 특징으로 하는 낸드형 플래시 메모리 장치 형성방법.
  9. 제 6 항에 있어서,
    상기 틸트된 이온주입은 상기 활성 영역에 전반적으로 도핑된 불순물형과 같은 불순물형으로 이루어지되 고농도로 이루어지는 것을 특징으로 하는 낸드형 플래시 메모리 장치 형성방법.
  10. 제 6 항에 있어서,
    상기 틸트된 이온주입은 P형 불순물 이온으로 이루어지는 것을 특징으로 하는 낸드형 플래시 메모리 장치 형성방법.
KR10-2001-0003426A 2001-01-20 2001-01-20 낸드형 플래시 메모리 장치 및 그 형성방법 KR100373855B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0003426A KR100373855B1 (ko) 2001-01-20 2001-01-20 낸드형 플래시 메모리 장치 및 그 형성방법
US09/965,532 US6567308B2 (en) 2001-01-20 2001-09-26 NAND-type flash memory device and method of forming the same
US10/272,972 US6576513B2 (en) 2001-01-20 2002-10-16 Nand-type flash memory device and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0003426A KR100373855B1 (ko) 2001-01-20 2001-01-20 낸드형 플래시 메모리 장치 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20020062431A KR20020062431A (ko) 2002-07-26
KR100373855B1 true KR100373855B1 (ko) 2003-02-26

Family

ID=19704921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0003426A KR100373855B1 (ko) 2001-01-20 2001-01-20 낸드형 플래시 메모리 장치 및 그 형성방법

Country Status (2)

Country Link
US (2) US6567308B2 (ko)
KR (1) KR100373855B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437466B1 (ko) * 2001-12-27 2004-06-23 삼성전자주식회사 비휘발성 메모리소자 및 그 제조방법
KR100483588B1 (ko) * 2002-07-11 2005-04-18 주식회사 하이닉스반도체 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법
KR20040006772A (ko) * 2002-07-15 2004-01-24 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100443082B1 (ko) * 2002-10-18 2004-08-04 삼성전자주식회사 반도체 장치의 트랜지스터 제조 방법
DE10352785A1 (de) * 2003-11-12 2005-06-02 Infineon Technologies Ag Speichertransistor und Speichereinheit mit asymmetrischem Kanaldotierbereich
KR100582335B1 (ko) * 2003-12-05 2006-05-22 에스티마이크로일렉트로닉스 엔.브이. 낸드 플래시 소자의 제조 방법
US7403783B2 (en) * 2004-02-17 2008-07-22 Jadi, Inc. Navigation system
US20060084219A1 (en) * 2004-10-14 2006-04-20 Saifun Semiconductors, Ltd. Advanced NROM structure and method of fabrication
US7638850B2 (en) * 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
KR100673001B1 (ko) 2005-04-04 2007-01-24 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조방법
KR100735929B1 (ko) * 2005-06-11 2007-07-06 삼성전자주식회사 낸드형 플래시 메모리 어레이 및 그 동작 방법
KR100678478B1 (ko) * 2005-06-29 2007-02-02 삼성전자주식회사 낸드형 불휘발성 메모리 장치 및 그 제조 방법
TWI267200B (en) * 2006-01-09 2006-11-21 Powerchip Semiconductor Corp Non-volatile memory structure and fabricating method thereof
KR100824401B1 (ko) * 2006-03-07 2008-04-22 삼성전자주식회사 낸드 플래시 메모리의 셀 어레이 구조
US7626866B2 (en) 2006-07-28 2009-12-01 Micron Technology, Inc. NAND flash memory programming
KR100854498B1 (ko) 2006-09-04 2008-08-26 삼성전자주식회사 펀치쓰루 억제용 불순물 영역을 갖는 선택 트랜지스터들을구비하는 낸드형 플래쉬 메모리 소자 및 그 제조방법
KR100910042B1 (ko) * 2006-09-20 2009-07-30 삼성전자주식회사 이중 패터닝 기술을 이용한 플래시 메모리 소자 및 그 제조방법
KR100816755B1 (ko) * 2006-10-19 2008-03-25 삼성전자주식회사 플래시 메모리 장치 및 그 제조방법
US20080160696A1 (en) * 2006-12-27 2008-07-03 Young Wook Shin Method for fabricating flash memory device
KR100930379B1 (ko) 2006-12-28 2009-12-08 주식회사 하이닉스반도체 낸드형 플래쉬 메모리소자 및 그 제조방법
KR101420352B1 (ko) * 2008-04-07 2014-07-16 삼성전자주식회사 메모리 소자 및 그 동작방법
KR101539399B1 (ko) 2008-09-24 2015-07-24 삼성전자주식회사 반도체 소자 및 그 제조방법
KR101053989B1 (ko) * 2008-12-18 2011-08-04 주식회사 하이닉스반도체 불휘발성 메모리 소자의 접합 영역 형성방법
US8017483B2 (en) * 2009-06-29 2011-09-13 International Business Machines Corporation Method of creating asymmetric field-effect-transistors
KR101562020B1 (ko) 2010-02-22 2015-10-21 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN105206579B (zh) * 2014-06-19 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种制作闪存的方法
CN105336781A (zh) * 2014-08-07 2016-02-17 中芯国际集成电路制造(上海)有限公司 源漏结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468973A (en) * 1987-09-09 1989-03-15 Ricoh Kk Semiconductor memory device and manufacture thereof
KR19990031224A (ko) * 1997-10-09 1999-05-06 윤종용 비휘발성 메모리 장치 및 그 제조 방법
JPH11163303A (ja) * 1997-11-27 1999-06-18 Toshiba Corp 不揮発性半導体記憶装置
JP2000174236A (ja) * 1998-12-04 2000-06-23 Toshiba Corp 半導体装置とその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010930B1 (ko) * 1990-03-13 1994-11-19 가부시키가이샤 도시바 반도체장치의 제조방법
US5190887A (en) * 1991-12-30 1993-03-02 Intel Corporation Method of making electrically erasable and electrically programmable memory cell with extended cycling endurance
EP0696050B1 (en) * 1994-07-18 1998-10-14 STMicroelectronics S.r.l. EPROM and Flash-EEPROM non-volatile memory and method of manufacturing the same
JPH0831957A (ja) * 1994-07-19 1996-02-02 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
US5851886A (en) * 1995-10-23 1998-12-22 Advanced Micro Devices, Inc. Method of large angle tilt implant of channel region
JPH09148542A (ja) * 1995-11-17 1997-06-06 Sharp Corp 半導体記憶装置及びその製造方法
TW317653B (en) * 1996-12-27 1997-10-11 United Microelectronics Corp Manufacturing method of memory cell of flash memory
US6214666B1 (en) * 1998-12-18 2001-04-10 Vantis Corporation Method of forming a non-volatile memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468973A (en) * 1987-09-09 1989-03-15 Ricoh Kk Semiconductor memory device and manufacture thereof
KR19990031224A (ko) * 1997-10-09 1999-05-06 윤종용 비휘발성 메모리 장치 및 그 제조 방법
JPH11163303A (ja) * 1997-11-27 1999-06-18 Toshiba Corp 不揮発性半導体記憶装置
JP2000174236A (ja) * 1998-12-04 2000-06-23 Toshiba Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
US6567308B2 (en) 2003-05-20
US20030032245A1 (en) 2003-02-13
KR20020062431A (ko) 2002-07-26
US6576513B2 (en) 2003-06-10
US20020098651A1 (en) 2002-07-25

Similar Documents

Publication Publication Date Title
KR100373855B1 (ko) 낸드형 플래시 메모리 장치 및 그 형성방법
US6376879B2 (en) Semiconductor device having MISFETs
KR100678478B1 (ko) 낸드형 불휘발성 메모리 장치 및 그 제조 방법
US6835987B2 (en) Non-volatile semiconductor memory device in which selection gate transistors and memory cells have different structures
US6806540B2 (en) Semiconductor device and method of manufacturing the same
US6514830B1 (en) Method of manufacturing high voltage transistor with modified field implant mask
KR100398955B1 (ko) 이이피롬 메모리 셀 및 형성 방법
US7408230B2 (en) EEPROM device having first and second doped regions that increase an effective channel length
KR100854498B1 (ko) 펀치쓰루 억제용 불순물 영역을 갖는 선택 트랜지스터들을구비하는 낸드형 플래쉬 메모리 소자 및 그 제조방법
US5113238A (en) Contactless non-volatile memory array cells
KR100487951B1 (ko) 자기정렬 콘택홀을 갖는 반도체 장치및 그 제조방법
US20070133289A1 (en) NAND-type flash memory device with high voltage PMOS and embedded poly and methods of fabricating the same
EP0368097A2 (en) A cross-point contact-free floating-gate memory array with silicided buried bitlines
KR100735753B1 (ko) 공유된 비트라인을 갖는 플래쉬 메모리 소자 및 그의제조방법
KR100251229B1 (ko) 노아형 마스크 롬의 개선된 구조 및 그 제조방법
KR100303705B1 (ko) Amgeprom의액세스트랜지스터영역에서비트라인-비트라인누설전류를방지하기위한방법
KR100687362B1 (ko) 플래시 메모리 소자 및 그 제조 방법
US8159019B2 (en) Semiconductor memory device with stacked gate including charge storage layer and control gate and method of manufacturing the same
KR100195210B1 (ko) 불휘발성 메모리장치의 제조방법
KR0161393B1 (ko) 불휘발성 반도체 메모리장치의 제조방법
KR19980072838A (ko) 소자분리특성이 강화된 불휘발성 반도체 메모리 장치의 제조방법
KR970072446A (ko) 소자분리 특성을 개선시키기 위한 불휘발성 기억장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee