KR970072446A - 소자분리 특성을 개선시키기 위한 불휘발성 기억장치의 제조방법 - Google Patents
소자분리 특성을 개선시키기 위한 불휘발성 기억장치의 제조방법 Download PDFInfo
- Publication number
- KR970072446A KR970072446A KR1019960009682A KR19960009682A KR970072446A KR 970072446 A KR970072446 A KR 970072446A KR 1019960009682 A KR1019960009682 A KR 1019960009682A KR 19960009682 A KR19960009682 A KR 19960009682A KR 970072446 A KR970072446 A KR 970072446A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- depletion
- nonvolatile memory
- memory device
- active region
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract 3
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000012535 impurity Substances 0.000 claims abstract 6
- 239000004065 semiconductor Substances 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 6
- 238000000034 method Methods 0.000 claims abstract 5
- 238000005468 ion implantation Methods 0.000 claims abstract 4
- 229920002120 photoresistant polymer Polymers 0.000 claims 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 238000003860 storage Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
불휘발성 기억장치의 제조방법이 개시되어 있다. 본 발명은 접지선택 트랜지스터를 디플리션 트랜지스터로 사용하는 불휘발성 기억장치의 제조방법에 있어서, 상기 디플리션 트랜지스터의 디플리션 채널영역을 형성하기 위한 디플리션 이온주입 마스크에 비트라인 콘택 사이의 좁은 필드산화막을 동시에 노출시키는 패턴을 추가로 형성시키어, 디플리션 이온주입 마스크를 사용하는 사진공정을 통하여 비트라인 콘택 사이의 좁은 필드산화막 및 상기 디플리션 트랜지스터가 형성될 활성영역을 동시에 노출시킨 다음에, 반도체기판과 도전성이 반대형인 불순물을 제1에너지로 이온주입하여 상기 노출된 활성영역의 표면에 디플리션 채널영역을 형성하고, 반도체 기판과 도전성이 동일한 불순물을 제1에너지보다 높은 제2에너지로 이온주입하여 상기 노출된 필드산화막 아래에 채널스톱 불순물 영역을 형성함과 동시에 상기 디플리션 채널영역 아래에 펀치스로우 방지 영역을 형성하는 것을 특징으로 하는 불휘발성 기억장치를 제공한다. 본 발명에 의하면, 동작속도가 저하되는 것을 방지하면서 소자분리 특성이 개선된 고집적 불휘발성 기억장치를 구현할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도는 본 발명에 의한 불휘발성 기억장치의 레이아웃도이다. 제2B도 및 제2C도는 제2A도의 AA'에 따른 본 발명의 불휘발성 기억장치의 제조방법을 설명하기 위한 단면도이다.
Claims (2)
- 제1도전형의 반도체기판의 소정영역에 소자분리를 위하여 형성된 필드산화막 사이의 활성영역 상에 하나의 비트라인 콘택, 하나의 스트링 선택 트랜지스터, 복수의 셀 트랜지스터, 제1접지 선택 트랜지스터, 및 제2접지 선택 트랜지스터가 차례로 이웃하도록 형성된 스트링이 2차원적으로 배열된 셀 어레이 영역을 포함하는 불휘발성 기억장치의 제조방법에 있어서, 상기 필드산화막이 형성된 반도체기판의 활성영역 상에 게이트 절연막을 형성하는 단계; 상기 복수의 스트링 중에 하나의 스트링의제1접지 선택 트랜지스터가 형성될 활성영역, 이와 이웃한 다른 하나의 스트링의 제2접지 선택 트랜지스터가 형성될 활성영역, 및 상기 비트라인 콘택 사이의 필드산화막을 노출시키는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트패턴을 이온주입 마스크로하여 상기 노출된 활성영역에 제2도전형의 불순물을 제1에너지로 이온주입하여 디플리션 채널영역을 형성하는 단계; 및 상기 포토레지스트 패턴을 이온주입 마스크로하여 제1도전형의 불순물을 상기 제1에너지보다 높은 제2에너지로 이온주입하여 상기 노출된 필드산화막 아래의 반도체기판 표면 및 상기 디플리션 채널 영역 아래에 각각 채널스톱 불순물 영역 및 펀치스로우 방지 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 불휘발성 기억장치의 제조방법.
- 제1항에 있어서, 상기 제2에너지는 100KeV 내지 150KeV인 것을 특징으로 하는 불휘발성 기억장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960009682A KR970072446A (ko) | 1996-04-01 | 1996-04-01 | 소자분리 특성을 개선시키기 위한 불휘발성 기억장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960009682A KR970072446A (ko) | 1996-04-01 | 1996-04-01 | 소자분리 특성을 개선시키기 위한 불휘발성 기억장치의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970072446A true KR970072446A (ko) | 1997-11-07 |
Family
ID=66223198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960009682A KR970072446A (ko) | 1996-04-01 | 1996-04-01 | 소자분리 특성을 개선시키기 위한 불휘발성 기억장치의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970072446A (ko) |
-
1996
- 1996-04-01 KR KR1019960009682A patent/KR970072446A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0161398B1 (ko) | 고내압 트랜지스터 및 그 제조방법 | |
US6514830B1 (en) | Method of manufacturing high voltage transistor with modified field implant mask | |
US20060252209A1 (en) | Semiconductor memory integrated circuit and its manufacturing method | |
KR100373855B1 (ko) | 낸드형 플래시 메모리 장치 및 그 형성방법 | |
US5917218A (en) | Peripheral circuits including high voltage transistors with LDD structures for nonvolatile memories | |
JP2001313374A (ja) | 電気的にプログラム可能な不揮発性メモリと高性能論理回路網とを同じ半導体チップにおいて集積する集積回路を製造する方法 | |
US7741697B2 (en) | Semiconductor device structure for anti-fuse | |
US5385856A (en) | Manufacture of the fieldless split-gate EPROM/Flash EPROM | |
KR100391959B1 (ko) | 반도체 장치 및 제조 방법 | |
US6373102B1 (en) | Process for fabricating a channel region of a transistor device with ion implantation and the transistor device formed therefrom | |
JPH05251555A (ja) | Mos型集積回路の製造方法 | |
KR100360398B1 (ko) | 노어형 마스크 롬 소자의 셀 어레이 영역 및 그 제조방법 | |
KR100251229B1 (ko) | 노아형 마스크 롬의 개선된 구조 및 그 제조방법 | |
KR100668748B1 (ko) | 게이트-관통 이온주입을 이용한 반도체소자의 제조방법 | |
US7588987B2 (en) | Semiconductor device and method for fabricating the same | |
US6215151B1 (en) | Methods of forming integrated circuitry and integrated circuitry | |
KR970072446A (ko) | 소자분리 특성을 개선시키기 위한 불휘발성 기억장치의 제조방법 | |
JPH05326968A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
KR100624922B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
KR0147649B1 (ko) | 불휘발성 반도체 메모리 장치 제조방법 | |
KR100247225B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
KR0161396B1 (ko) | 비휘발성 반도체 메모리 장치의 제조방법 | |
KR20050066901A (ko) | 낮은 접합 커패시턴스를 갖는 모스 트랜지스터 및 그 제조방법 | |
JPH10163490A (ja) | トランジスタの製造方法 | |
JP2004266041A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |