JP5454852B2 - フラッシュメモリ - Google Patents
フラッシュメモリ Download PDFInfo
- Publication number
- JP5454852B2 JP5454852B2 JP2008334636A JP2008334636A JP5454852B2 JP 5454852 B2 JP5454852 B2 JP 5454852B2 JP 2008334636 A JP2008334636 A JP 2008334636A JP 2008334636 A JP2008334636 A JP 2008334636A JP 5454852 B2 JP5454852 B2 JP 5454852B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- oxide film
- tunnel insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
第1の実施形態は、シリコン酸化膜/シリコン窒化膜/シリコン酸化膜からなる3層構造のトンネル絶縁膜において、シリコン酸化膜とシリコン窒化膜との界面にシリコン酸窒化膜を挟む5層構造とした例である。
まず、本実施形態に係るフラッシュメモリのメモリセルトランジスタの構造について説明する。図1(a)は、本実施形態に係るフラッシュメモリのメモリセルトランジスタのワード線(WL線)方向における断面図を示す。図1(b)は、本実施形態に係るフラッシュメモリのメモリセルトランジスタのビット線(BL線)方向における断面図を示す。
次に、図1(a)及び(b)を用いて、本実施形態に係るメモリセルトランジスタの製造方法について説明する。
上記第1の実施形態によれば、シリコン窒化膜4及び第1のシリコン酸化膜2の間に第1のシリコン酸窒化膜3が形成され、シリコン窒化膜4及び第2のシリコン酸化膜6の間に第2のシリコン酸窒化膜5が形成されている。
第2の実施形態は、書き込み動作時及び消去動作時において、バイアス電圧を制御することで、電荷保持特特性を向上させる例である。尚、ここでは、上記第1の実施形態と同様の点については説明を省略し、異なる点について詳説する。
まず、本実施形態に係るフラッシュメモリの構成について説明する。図4は、本実施形態に係るフラッシュメモリのブロック図を示す。
次に、本実施形態に係るフラッシュメモリのメモリセルトランジスタの構造について説明する。図5(a)は、本実施形態に係るフラッシュメモリのメモリセルトランジスタのワード線(WL)方向における断面図を示す。図5(b)は、本実施形態に係るフラッシュメモリのメモリセルトランジスタのビット線(BL)方向における断面図を示す。
次に、本実施形態に係るフラッシュメモリにおける書き込み動作について説明する。図6は、本実施形態に係るフラッシュメモリの書き込み時におけるゲート電圧の時間変化を示す。図7(a)及び(b)は、本実施形態に係るフラッシュメモリのメモリセルトランジスタの書き込み時における断面図を示す。この書き込み時において、制御ゲート電極11に印加されるゲート電圧は、図4の制御回路31により制御される。
次に、本実施形態に係るフラッシュメモリにおける消去動作について説明する。図8は、本実施形態に係るフラッシュメモリの消去時におけるゲート電圧の時間変化を示す。図9(a)及び(b)は、本実施形態に係るフラッシュメモリのメモリセルトランジスタの消去時における断面図を示す。この消去時において、制御ゲート電極11に印加されるゲート電圧は、図4の制御回路31により制御される。
上記第2の実施形態によれば、制御回路31により、書き込み動作及び消去動作が制御される。
Claims (4)
- 半導体基板と、
前記半導体基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された電荷蓄積層と、
前記電荷蓄積層上に形成されたブロック絶縁膜と、
前記ブロック絶縁膜上に形成された制御ゲート電極と、
を具備し、
前記トンネル絶縁膜は、前記半導体基板上に形成された第1の酸化膜と、前記第1の酸化膜上に形成された窒化膜と、前記窒化膜上に形成され、前記窒化膜に接する第2の酸化膜と、前記窒化膜と前記第1の酸化膜との間に形成された酸窒化膜と、を有することを特徴とするフラッシュメモリ。 - 半導体基板と、
前記半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、を有するメモリセルトランジスタと、
前記メモリセルトランジスタを制御する制御回路と、
を具備し、
前記トンネル絶縁膜は、前記半導体基板上に形成された第1の酸化膜と、前記第1の酸化膜上に形成された窒化膜と、前記窒化膜上に形成され、前記窒化膜に接する第2の酸化膜と、前記窒化膜と前記第1の酸化膜との間に形成された酸窒化膜と、を有し、
前記制御回路は、正バイアスの第1の電圧を前記制御ゲート電極に印加した後、負バイアスでかつ前記第1の電圧よりも絶対値が小さい第2の電圧を前記制御ゲート電極に印加し、前記第1及び第2の電圧を印加する一連の動作を書き込み動作とし、負バイアスの第3の電圧を前記制御ゲート電極に印加した後、正バイアスでかつ前記第3の電圧よりも絶対値が小さい第4の電圧を前記制御ゲート電極に印加し、前記第3及び第4の電圧を印加する一連の動作を消去動作とすることを特徴とするフラッシュメモリ。 - 前記酸窒化膜の窒素濃度は、前記窒化膜の窒素濃度より低く、前記第1及び第2の酸化膜の窒素濃度より高く、
前記トンネル絶縁膜の窒素濃度は、前記窒化膜に向かって段階的に変化していることを特徴とする請求項1または2に記載のフラッシュメモリ。 - 半導体基板と、
前記半導体基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された電荷蓄積層と、
前記電荷蓄積層上に形成されたブロック絶縁膜と、
前記ブロック絶縁膜上に形成された制御ゲート電極と、
を具備し、
前記トンネル絶縁膜は、前記半導体基板上に形成された第1の酸化膜と、前記第1の酸化膜上に形成された窒化膜と、前記窒化膜上に形成された第2の酸化膜と、前記窒化膜と前記第1の酸化膜との間に形成された第1の酸窒化膜と、前記窒化膜と前記第2の酸化膜との間に形成された第2の酸窒化膜とを有し、
前記第1の酸窒化膜の膜厚は、前記第2の酸窒化膜の膜厚よりも厚いことを特徴とするフラッシュメモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008334636A JP5454852B2 (ja) | 2008-12-26 | 2008-12-26 | フラッシュメモリ |
US12/638,836 US8254175B2 (en) | 2008-12-16 | 2009-12-15 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008334636A JP5454852B2 (ja) | 2008-12-26 | 2008-12-26 | フラッシュメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010157596A JP2010157596A (ja) | 2010-07-15 |
JP5454852B2 true JP5454852B2 (ja) | 2014-03-26 |
Family
ID=42575294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008334636A Expired - Fee Related JP5454852B2 (ja) | 2008-12-16 | 2008-12-26 | フラッシュメモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5454852B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111933795A (zh) * | 2020-08-19 | 2020-11-13 | 惠科股份有限公司 | 记忆体单元及其制造方法、记忆体阵列 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5032056B2 (ja) * | 2005-07-25 | 2012-09-26 | 株式会社東芝 | 不揮発性半導体メモリ装置の製造方法 |
JP2008182035A (ja) * | 2007-01-24 | 2008-08-07 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
US7929349B2 (en) * | 2007-02-28 | 2011-04-19 | Samsung Electronics Co., Ltd. | Method of operating nonvolatile memory device |
JP2008262626A (ja) * | 2007-04-11 | 2008-10-30 | Renesas Technology Corp | 不揮発性半導体メモリ |
JP2008270343A (ja) * | 2007-04-17 | 2008-11-06 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
-
2008
- 2008-12-26 JP JP2008334636A patent/JP5454852B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010157596A (ja) | 2010-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8254175B2 (en) | Semiconductor device and method of manufacturing the same | |
US7948799B2 (en) | Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices | |
JP4834750B2 (ja) | 半導体記憶装置 | |
US7879738B2 (en) | Charge trapping dielectric structure for non-volatile memory | |
US8343840B2 (en) | Blocking dielectric engineered charge trapping memory cell with high speed erase | |
TWI415269B (zh) | 高介電常數上蓋阻障介電層之能隙工程矽-氧化矽-氮化矽-氧化矽-矽與金屬-氧化矽-氮化矽-氧化矽-矽裝置 | |
TWI427774B (zh) | 電荷捕捉記憶體及製造該電荷捕捉記憶體的方法 | |
US7719047B2 (en) | Non-volatile memory device and fabrication method thereof and memory apparatus including thereof | |
JP2007194511A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP4892199B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
US9105665B2 (en) | Gettering agents in memory charge storage structures | |
US20110163368A1 (en) | Semiconductor Memory Device and Manufacturing Method Thereof | |
JP2011222932A (ja) | 連続する電荷蓄積誘電体スタックを有する不揮発性メモリアレイ | |
JP2006190820A (ja) | 不揮発性メモリデバイスの電荷注入方法 | |
JP2010045175A (ja) | 不揮発性半導体記憶装置 | |
JP2008166518A (ja) | 不揮発性半導体記憶装置 | |
JP5454852B2 (ja) | フラッシュメモリ | |
JP5166095B2 (ja) | 不揮発性半導体記憶装置の駆動方法及び不揮発性半導体記憶装置 | |
JP2007504668A (ja) | 電荷損失が減少された窒化物層を備えるメモリセル構造及びその製造方法 | |
JP2006196643A (ja) | 不揮発性半導体記憶装置 | |
JP4608815B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2009049409A (ja) | 不揮発性メモリ素子及びその製造方法 | |
JP2006156626A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US7732256B2 (en) | Fabrication method of non-volatile memory | |
JP2006319082A (ja) | 不揮発性半導体メモリデバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131225 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5454852 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |