JP2020150171A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020150171A
JP2020150171A JP2019047559A JP2019047559A JP2020150171A JP 2020150171 A JP2020150171 A JP 2020150171A JP 2019047559 A JP2019047559 A JP 2019047559A JP 2019047559 A JP2019047559 A JP 2019047559A JP 2020150171 A JP2020150171 A JP 2020150171A
Authority
JP
Japan
Prior art keywords
film
layer
insulating film
sion
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019047559A
Other languages
English (en)
Inventor
将希 野口
Masaki Noguchi
将希 野口
達典 磯貝
Tatsunori Isogai
達典 磯貝
知憲 青山
Tomonori Aoyama
知憲 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019047559A priority Critical patent/JP2020150171A/ja
Priority to US16/556,034 priority patent/US11139378B2/en
Publication of JP2020150171A publication Critical patent/JP2020150171A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40117Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】電荷蓄積層と半導体層との間の絶縁膜の性能を向上させることが可能な半導体装置を提供する。【解決手段】一の実施形態によれば、半導体装置は、半導体層と、前記半導体層の表面に第1絶縁膜を介して設けられた電荷蓄積層と、前記電荷蓄積層の表面に第2絶縁膜を介して設けられた電極層とを備える。前記第1絶縁膜は、シリコン、酸素、および窒素に対する窒素の組成比が、前記半導体層から前記電荷蓄積層に向かう第1方向に沿って、第1値から前記第1値より低い第2値に変化する第1領域を備える。【選択図】図3

Description

本発明の実施形態は、半導体装置に関する。
半導体メモリの電荷蓄積層とチャネル半導体層との間の絶縁膜(トンネル絶縁膜)は、シリコン酸化膜とすることが一般的である。しかしながら、別の構造のトンネル絶縁膜を採用することで、トンネル絶縁膜の性能を向上させることができれば好ましい。
米国特許出願公開US2014/0286098号公報 米国特許第8674430号公報
電荷蓄積層と半導体層との間の絶縁膜の性能を向上させることが可能な半導体装置を提供する。
一の実施形態によれば、半導体装置は、半導体層と、前記半導体層の表面に第1絶縁膜を介して設けられた電荷蓄積層と、前記電荷蓄積層の表面に第2絶縁膜を介して設けられた電極層とを備える。前記第1絶縁膜は、シリコン、酸素、および窒素に対する窒素の組成比が、前記半導体層から前記電荷蓄積層に向かう第1方向に沿って、第1値から前記第1値より低い第2値に変化する第1領域を備える。
第1実施形態の半導体装置の構造を示す斜視図である。 第1実施形態の半導体装置の製造方法を示す断面図である。 第1実施形態の半導体装置の構造を示す断面図である。
以下、本発明の実施形態を、図面を参照して説明する。図1〜図3において、同一または類似の構成には同一の符号を付し、重複する説明は省略する。
(第1実施形態)
図1は、第1実施形態の半導体装置の構造を示す斜視図である。図1の半導体装置は、例えば3次元型のNANDメモリである。
図1の半導体装置は、コア絶縁膜1と、チャネル半導体層2と、トンネル絶縁膜3と、電荷蓄積層4と、ブロック絶縁膜5と、電極材層6と、第1メタル層7と、第2メタル層8とを備えている。トンネル絶縁膜3は第1絶縁膜の例であり、ブロック絶縁膜5は第2絶縁膜の例である。
図1では、基板上に複数の電極層と複数の絶縁層とが交互に積層されており、これらの電極層と絶縁層とを貫通するようにメモリホールHが設けられている。各電極層は、電極材層6等により構成されており、ゲート電極(ワード線)として機能する。図1は、基板の表面に平行で互いに垂直なX方向およびY方向と、基板の表面に垂直なZ方向とを示している。本明細書では、+Z方向を上方向として取り扱い、−Z方向を下方向として取り扱う。−Z方向は、重力方向と一致していてもよいし、重力方向とは一致していなくてもよい。
コア絶縁膜1、チャネル半導体層2、トンネル絶縁膜3、電荷蓄積層4、およびブロック絶縁膜5は、メモリホールH内に形成されており、メモリセルを構成している。具体的には、ブロック絶縁膜5は、メモリホールH内の電極層および絶縁層の表面に形成され、電荷蓄積層4は、ブロック絶縁膜5の表面に形成されている。電荷蓄積層4は、一方の側面(外側面)と他方の側面(内側面)との間に電荷を蓄積することが可能である。トンネル絶縁膜3は、電荷蓄積層4の表面に形成され、チャネル半導体層2は、トンネル絶縁膜3の表面に形成されている。チャネル半導体層2は、メモリセルのチャネルとして機能する。コア絶縁膜1は、チャネル半導体層2内に形成されている。
ブロック絶縁膜5は例えば、Al膜(アルミニウム酸化膜)とSiO膜(シリコン酸化膜)とを含む積層膜である。電荷蓄積層4は例えば、SiN膜(シリコン窒化膜)である。トンネル絶縁膜3は例えば、SiO膜とSiON膜(シリコン酸窒化膜)とを含む積層膜である。トンネル絶縁膜3の詳細は後述する。チャネル半導体層2は例えば、ポリシリコン層である。コア絶縁膜1は例えば、SiO膜である。
電極材層6、第1メタル層7、および第2メタル層8はそれぞれ例えば、W層(タングステン層)、TiN膜(チタン窒化膜)、およびAl膜である。この場合、第1メタル層7は、上述の電極層内のバリアメタル層として機能し、第2メタル層8は、上述のブロック絶縁膜5と共にブロック絶縁膜として機能する。
図2は、第1実施形態の半導体装置の製造方法を示す断面図である。
まず、基板11上に下地層12を形成し、下地層12上に複数の犠牲層13と複数の絶縁層14とを交互に形成する(図2(a))。次に、下地層12、犠牲層13、および絶縁層14を貫通するメモリホールHを形成する(図2(a))。
基板11は例えば、シリコン基板などの半導体基板である。下地層12は例えば、基板11上に設けられた層間絶縁膜12aと、層間絶縁膜12a上に設けられた半導体層12bとを含む積層膜である。層間絶縁膜12aの例は、SiO膜やSiN膜である。半導体層12bの例は、ポリシリコン層である。各犠牲層13は例えば、SiN膜である。各絶縁層14は例えば、SiO膜である。
本実施形態では、後述するように、犠牲層13を除去することで絶縁層14間に複数の空洞を形成し、これらの空洞内に第2メタル層8、第1メタル層7、および配線材層6を順番に形成する。その結果、これらの空洞内に上述の複数の電極層が形成される。これをリプレイス工程と呼ぶ。なお、リプレイス工程を採用しない場合には、図2(a)の工程で犠牲層13の代わりに電極層を形成する。
次に、メモリホールH内の下地層12、犠牲層13、および絶縁層14の表面に、ブロック絶縁膜5、電荷蓄積層4、トンネル絶縁膜3、およびチャネル半導体層2を順番に形成し、残りのメモリホールHをコア絶縁膜1で埋め込む(図2(b))。次に、犠牲層13および絶縁層14内に不図示の溝を形成し、この溝を利用してリン酸などの薬液により犠牲層13を除去する。その結果、絶縁層14間に複数の空洞Cが形成される(図2(b))。
具体的には、ブロック絶縁膜5、電荷蓄積層4、トンネル絶縁膜3、チャネル半導体層2、およびコア絶縁膜1は、以下のように形成される。まず、メモリホールH内の下地層12、犠牲層13、および絶縁層14の表面に、ブロック絶縁膜5、電荷蓄積層4、およびトンネル絶縁膜3を順番に形成する。次に、メモリホールHの底部からブロック絶縁膜5、電荷蓄積層4、およびトンネル絶縁膜3をエッチングにより除去する。これにより、メモリホールH内に基板11が露出する。次に、メモリホールH内にチャネル半導体層2とコア絶縁膜1とを順番に形成する。
その後、空洞C内に第2メタル層8、第1メタル層7、および配線材層6を順番に形成する(図1を参照)。その結果、空洞C内に上述の複数の電極層が形成される。このようにして、図1の半導体装置が製造される。なお、下地層12bも同様に、あらかじめ犠牲層を形成しておいた後に、リプレイス工程により犠牲層を除去してポリシリコン層を形成することで形成されてもよい。
図3は、第1実施形態の半導体装置の構造を示す断面図である。図3は、図1のメモリホールHの中心軸を通過するXZ断面を示している。
本実施形態のトンネル絶縁膜3は、図3に示すように、チャネル半導体層2の表面に順番に設けられたSiO膜3a、SiON膜3b、SiON膜3c、SiON膜3d、およびSiO膜3eを含んでいる。SiON膜3cは第1領域の例である。SiON膜3bは第2領域の例であり、SiON膜3dは第3領域の例である。SiO膜3aとSiO膜3eは酸化膜の例である。符号Ta、Tb、Tc、Td、Teはそれぞれ、SiO膜3a、SiON膜3b、SiON膜3c、SiON膜3d、SiO膜3eの膜厚を示している。本実施形態のSiO膜3a、SiON膜3b、SiON膜3c、SiON膜3d、SiO膜3eの形状は、いずれも円管状である。トンネル絶縁膜3の膜厚は、例えば5.0nm以上かつ6.0nm以下であり、ここでは6.0nmである。
以下、SiON膜3cに関し、シリコン、酸素、および窒素に対する窒素の組成比について説明する。SiON膜3cの組成式をSi1−X−Yで表す場合、このYが窒素組成比に相当する。以下の説明では、メモリホールHの中心軸から放射状に延びる方向におけるSiON膜3c内の窒素組成比の変化について取り上げる。この方向は、チャネル半導体層2から電荷蓄積層4に向かう第1方向の例である。図3に示す+X方向は、この第1方向の一例に相当する。さらには、SiON膜3b、3d内の窒素組成比についても説明する。
SiON膜3c内の窒素組成比は、メモリホールHの中心軸から放射状に延びる方向に沿って、第1値(例えば30%)から第2値(例えば10%)に変化している。具体的には、SiON膜3bとの境界付近におけるSiON膜3c内の窒素組成比は30%となっており、SiON膜3dとの境界付近におけるSiON膜3c内の窒素組成比は10%となっており、SiON膜3c内の窒素組成比は、SiON膜3bからSiON膜3dに向かうにつれて一定の減少率で減少している。よって、図3のXZ断面において、SiON膜3c内の窒素組成比は、+X方向に沿って30%から10%に変化している。
なお、第1値は30%以外でもよく、第2値は10%以外でもよい。本実施形態の第1値は、25%以上かつ35%以下の値である。また、本実施形態の第2値は、5%以上かつ15%以下の値である。
SiON膜3b内の窒素組成比は、メモリホールHの中心軸から放射状に延びる方向に沿って、第1値(例えば30%)となっている。本実施形態では、SiON膜3b内の窒素組成比は、SiON膜3bの全体でほぼ一定値(30%)である。また、SiON膜3bの膜厚Tbは、例えば1.0nm以上かつ3.0nm以下であり、ここでは2.5nmである。
SiON膜3d内の窒素組成比は、メモリホールHの中心軸から放射状に延びる方向に沿って、第2値(例えば10%)となっている。本実施形態では、SiON膜3d内の窒素組成比は、SiON膜3dの全体でほぼ一定値(10%)である。また、SiON膜3dの膜厚Tdは、例えば0.5nm以上かつ1.5nm以下であり、ここでは1.5nmである。
以上のように、本実施形態のトンネル絶縁膜3は、窒素組成比が第1値に設定された領域(SiON膜3b)と、窒素組成比が第1値から第2値に変化する領域(SiON膜3c)と、窒素組成比が第2値に設定された領域(SiON膜3d)とを含んでいる。このような構成の利点については後述する。なお、これらのSiON膜3b〜3dはさらに、シリコン、酸素、窒素以外の元素を含んでいてもよい。また、トンネル絶縁膜3は、SiON膜3cを含み、かつSiON膜3b、3dを含まない構造を有していてもよい。
SiO膜3aは、チャネル半導体層2とSiON膜3bとの間に形成されている。これにより、チャネル半導体層2が、窒素を含む膜と接触することを防止することが可能となる。ただし、SiO膜3aは、不純物元素として窒素を含んでいてもよい。また、SiO膜3aの代わりに、SiO膜以外の酸化膜を、チャネル半導体層2とSiON膜3bとの間に形成してもよい。また、トンネル絶縁膜3は、SiO膜3aを含まない構造を有していてもよい。
SiO膜3eは、電荷蓄積層4とSiON膜3dとの間に形成されている。これにより、バンド構造の観点から電荷保持層4の電荷保持特性を改善することが可能となる。ただし、SiO膜3eは、不純物元素として窒素を含んでいてもよい。また、SiO膜3eの代わりに、SiO膜以外の酸化膜を、電荷蓄積層4とSiON膜3dとの間に形成してもよい。また、トンネル絶縁膜3は、SiO膜3eを含まない構造を有していてもよい。
本実施形態において、SiO膜3aの膜厚Ta、SiON膜3cの膜厚Tc、およびSiO膜3eの膜厚Teは、トンネル絶縁膜3の膜厚、SiON膜3bの膜厚Tb、およびSiON膜3dの膜厚Tdを決定した後に決定される。例えば、トンネル絶縁膜3の膜厚を6.0nm、SiON膜3bの膜厚Tbを2.5nm、およびSiON膜3dの膜厚Tdを1.5nmに設定する場合、Ta+Tc+Teは2.0nmに設定される。この場合、Taは例えば0.5nm、Tcは例えば1.0nm、Teは例えば0.5nmに設定される。
本実施形態のSiON膜3cは、例えば以下のように形成される。
SiON膜3cは、例えばALD(Atomic Layer Deposition)により形成される。基板11上にSiON膜3cを形成する際には、基板11を収容する低圧縦型成膜炉内に、Si原料ガスとしてヘキサクロロジシラン(HCD:SiCl)ガスを、酸化剤として酸素(O)ガスを、窒化剤としてアンモニア(NH)ガスを供給する。本実施形態では、SiCl、O、およびNHを順番に供給する処理を複数サイクル繰り返すことで、SiON膜3cを形成する。SiON膜3cの膜厚Tcは、これらのサイクルを繰り返す回数を調整することで制御可能である。
なお、Si原料ガスは、SiとClとを含むその他のガスでもよく、例えば、ジクロロシラン(DCS)ガス、テトラクロロシラン(TCS)ガス、トリクロロシラン(TrisCS)ガスでもよい。また、ALDサイクルの最初に供給されるガスは、SiCl、O、およびNHのいずれでもよい。
SiON膜3cを堆積する際、炉内の温度は例えば700℃に設定され、炉内の圧力は例えば引き切り条件に応じて設定される。SiCl、O、およびNHの各々のフロー時間は、メモリホールH内に均一な膜厚TcのSiON膜3cを堆積可能な時間に設定される。これらのガス流量はMFC(Mass Flow Controller)により制御され、例えば、SiClの流量およびガス分圧は0.1〜0.3slmおよび5〜15Paに、Oの流量およびガス分圧は0.5〜10slmおよび5〜40Paに、NHの流量およびガス流量は0.5〜10slmおよび1〜40Paに制御される。
本実施形態では、電荷蓄積層4の表面に、SiO膜3e、SiON膜3d、SiON膜3c、SiON膜3b、およびSiO膜3aを順番に形成することで、電荷蓄積層4の表面にトンネル絶縁膜3が形成される。よって、SiON膜3cは、SiON膜3dの表面に形成される。
上述のように、本実施形態のSiON膜3c内の窒素組成比は、メモリホールHの中心軸から放射状に延びる方向に沿って、30%から10%に変化している。このようなSiON膜3cは例えば、SiON膜3cの堆積開始時にはSiON膜3c内の窒素濃度が低濃度になり、SiON膜3cの堆積終了時にはSiON膜3c内の窒素濃度が高濃度になるように、SiCl、O、およびNHの供給量を調整することで形成することが可能である。
本実施形態のSiON膜3cを堆積する際には、SiClの流量やサイクルごとのフロー時間は一定値に調整する。また、Oの流量やサイクルごとのフロー時間は、SiON膜3c内の酸素濃度が徐々に減少していくように調整する。さらに、NHの流量やサイクルごとのフロー時間は、SiON膜3c内の窒素濃度が徐々に増加していくように調整する。これにより、SiON膜3c内の窒素組成比が、SiON膜3dからSiON膜3bに向かうにつれて一定の増加率で増加するように、SiON膜3cを形成することができる。なお、本段落の方法でSiON膜3cを形成する場合には、SiON膜3c内のシリコン濃度(シリコン組成比)は、SiON膜3cの全体でほぼ一定値となる。
SiON膜3bやSiON膜3dは、SiON膜3cと同様の方法で形成することが可能である。ただし、Oの流量やサイクルごとのフロー時間や、NHの流量やサイクルごとのフロー時間は、SiClの流量やサイクルごとのフロー時間と同様に、一定値に調整される。
以下、本実施形態のトンネル絶縁膜3のさらなる詳細を説明する。
トンネル絶縁膜3は、バンドエンジニアリングや誘電率の観点から、SiO膜とすることや、SiO膜とSiON膜とを含む積層膜とすることが考えられる。後者の場合、SiON膜中の窒素濃度が増大すると、電子および正孔に対するチャネル半導体層2との障壁高さが低減し、電子および正孔を注入する際のトンネル距離が短縮化されるため、メモリセルの書き込み効率や消去効率が向上する。一方で、電荷蓄積層4とトンネル絶縁膜3との界面において窒素濃度が増大すると、電子に対するバリアハイトの差が縮小されるため、電子がチャネル半導体層2側へ抜け落ちやすくなり、電荷蓄積層4の電荷保持特性が劣化する。このように、SiON膜中の窒素濃度が増大すると、書き込み効率や消去効率が向上と電荷保持特性の劣化とのトレードオフが生じてしまう。
一方、本実施形態のトンネル絶縁膜3はSiON膜3cを備え、SiON膜3c内の窒素組成比は、メモリホールHの中心軸から放射状に延びる方向に沿って、第1値(例えば30%)から第2値(例えば10%)に変化している。
この場合、第1値を高い値に設定すれば、SiON膜3c中の窒素濃度が増大する。これにより、書き込み効率や消去効率を向上させること可能となる。また、第2値を低い値に設定すれば、電荷蓄積層4とトンネル絶縁膜3との界面の窒素濃度が減少する。これにより、電荷保持特性の劣化を抑制することが可能となる。よって、本実施形態によれば、上述のトレードオフを緩和することが可能となる。
また、本実施形態のトンネル絶縁膜3に関し、書き込み動作時、消去動作時、電荷保持時のバンド計算を行ったところ、書き込み動作時や消去動作時のトンネル距離は短く、電荷保持時のトンネル距離は長くなることが分かった。よって、SiON膜3bの膜厚Tbは、比較的厚く設定することが望ましく、例えば1.0nm以上かつ3.0nm以下に設定することが望ましい。一方、SiON膜3dの膜厚Tdは、比較的薄く設定することが望ましく、例えば0.5nm以上かつ1.5nm以下に設定することが望ましい。
以上のように、本実施形態のトンネル絶縁膜3はSiON膜3cを備え、このSiON膜3c内の窒素組成比は、メモリホールHの中心軸から放射状に延びる方向に沿って、第1値から、第1値より低い第2値に変化している。よって、本実施形態によれば、書き込み効率や消去効率を向上させつつ電荷保持特性の劣化を抑制できるなど、トンネル絶縁膜3の性能を向上させることが可能となる。
なお、本実施形態のトンネル絶縁膜3内の窒素濃度(窒素組成比)は、SiON膜3c内だけでなく、SiON膜3b内のシリコン酸化膜3a付近や、SiON膜3d内のシリコン酸化膜3e付近でも変化していてもよい。例えば、SiON膜3b内のシリコン酸化膜3a付近の窒素濃度は、シリコン酸化膜3aに近付くにつれて低下していてもよい。
また、本実施形態は、例えば平面型のNANDメモリにも適用可能である。この場合、基板11の上面に、トンネル絶縁膜3、電荷蓄積層4、ブロック絶縁膜5、および電極材層6を順番に形成することでメモリセルが形成される。この基板11は、チャネル半導体層として機能し、電極材層6は、ゲート電極(ワード線)として機能する。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置は、その他の様々な形態で実施することができる。また、本明細書で説明した装置の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
1:コア絶縁膜、2:チャネル半導体層、3:トンネル絶縁膜、
3a:シリコン酸化膜、3b:シリコン酸窒化膜、3c:シリコン酸窒化膜、
3d:シリコン酸窒化膜、3e:シリコン酸化膜、4:電荷蓄積層、
5:ブロック絶縁膜、6:電極材層、7:第1メタル層、8:第2メタル層、
11:基板、12:下地層、12a:層間絶縁膜、12b:半導体層、
13:犠牲層、14:絶縁層

Claims (10)

  1. 半導体層と、
    前記半導体層の表面に第1絶縁膜を介して設けられた電荷蓄積層と、
    前記電荷蓄積層の表面に第2絶縁膜を介して設けられた電極層とを備え、
    前記第1絶縁膜は、
    シリコン、酸素、および窒素に対する窒素の組成比が、前記半導体層から前記電荷蓄積層に向かう第1方向に沿って、第1値から前記第1値より低い第2値に変化する第1領域を備える、半導体装置。
  2. 前記第1絶縁膜はさらに、
    前記半導体層と前記第1領域との間に設けられ、シリコン、酸素、および窒素に対する窒素の組成比が、前記第1方向に沿って前記第1値となっている第2領域を備える、請求項1に記載の半導体装置。
  3. 前記第2領域の厚さは、1.0nm以上かつ3.0nm以下である、請求項2に記載の半導体装置。
  4. 前記第1絶縁膜はさらに、前記半導体層と前記第2領域との間に設けられた酸化膜を含む、請求項2または3に記載の半導体装置。
  5. 前記第1絶縁膜はさらに、
    前記電荷蓄積層と前記第1領域との間に設けられ、シリコン、酸素、および窒素に対する窒素の組成比が、前記第1方向に沿って前記第2値となっている第3領域を備える、請求項1から4のいずれか1項に記載の半導体装置。
  6. 前記第3領域の厚さは、0.5nm以上かつ1.5nm以下である、請求項5に記載の半導体装置。
  7. 前記第1絶縁膜はさらに、前記電荷蓄積層と前記第3領域との間に設けられた酸化膜を含む、請求項5または6に記載の半導体装置。
  8. 前記第1値は、25%以上かつ35%以下である、請求項1から7のいずれか1項に記載の半導体装置。
  9. 前記第2値は、5%以上かつ15%以下である、請求項1から8のいずれか1項に記載の半導体装置。
  10. 前記電極層は、基板上に複数の絶縁層と交互に設けられた複数の電極層を含む、請求項1から9のいずれか1項に記載の半導体装置。
JP2019047559A 2019-03-14 2019-03-14 半導体装置 Pending JP2020150171A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019047559A JP2020150171A (ja) 2019-03-14 2019-03-14 半導体装置
US16/556,034 US11139378B2 (en) 2019-03-14 2019-08-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019047559A JP2020150171A (ja) 2019-03-14 2019-03-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2020150171A true JP2020150171A (ja) 2020-09-17

Family

ID=72423184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019047559A Pending JP2020150171A (ja) 2019-03-14 2019-03-14 半導体装置

Country Status (2)

Country Link
US (1) US11139378B2 (ja)
JP (1) JP2020150171A (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182035A (ja) 2007-01-24 2008-08-07 Toshiba Corp 半導体記憶装置およびその製造方法
KR101338158B1 (ko) 2007-07-16 2013-12-06 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US8254175B2 (en) * 2008-12-16 2012-08-28 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2013058592A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 不揮発性半導体記憶装置
KR102015578B1 (ko) * 2012-09-11 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그 형성방법
JP2014187286A (ja) 2013-03-25 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置
KR102066743B1 (ko) * 2014-01-09 2020-01-15 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성방법
KR102263315B1 (ko) * 2014-08-06 2021-06-15 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조방법
KR102247914B1 (ko) * 2014-10-24 2021-05-06 삼성전자주식회사 반도체 장치 및 그 제조방법
US9443866B1 (en) * 2015-03-24 2016-09-13 Sandisk Technologies Llc Mid-tunneling dielectric band gap modification for enhanced data retention in a three-dimensional semiconductor device

Also Published As

Publication number Publication date
US20200295201A1 (en) 2020-09-17
US11139378B2 (en) 2021-10-05

Similar Documents

Publication Publication Date Title
TW201936980A (zh) 沈積方法
US11769838B2 (en) Semiconductor device with change storage layer
CN110678981A (zh) 3d-nand器件中用于字线分离的方法
JP6613177B2 (ja) 不揮発性半導体記憶装置及びその製造方法
CN103779353B (zh) 半导体器件及其制造方法
US10741383B2 (en) Semiconductor device and method of manufacturing the same
JP2020150227A (ja) 半導体装置およびその製造方法
US10373973B2 (en) Method of manufacturing semiconductor device through by-product removal from conductive layer
US9324729B2 (en) Non-volatile memory device having a multilayer block insulating film to suppress gate leakage current
US12040228B2 (en) Semiconductor device and manufacturing method thereof
US11222901B2 (en) Semiconductor device and method of fabricating the same
US9780116B2 (en) Semiconductor device and method for manufacturing the same
US9312271B2 (en) Non-volatile memory device and method for manufacturing same
US20210083128A1 (en) Semiconductor device and manufacturing method thereof
US11282932B2 (en) Semiconductor device and manufacturing method
JP2020150171A (ja) 半導体装置
US10559578B2 (en) Deposition of cobalt films with high deposition rate
JP2020150225A (ja) 半導体装置の製造方法
US20150255482A1 (en) Semiconductor storage device and manufacturing method thereof
JP2020047702A (ja) 半導体装置およびその製造方法
US12010845B2 (en) Method for manufacturing semiconductor device
JP2013197411A (ja) 不揮発性半導体記憶装置及びその製造方法
US12048157B2 (en) Semiconductor storage device and method for manufacturing the same
JP2022050179A (ja) 半導体装置およびその製造方法
CN105612604A (zh) 薄膜循环蒸镀方法、半导体制造方法及半导体元件