CN108054160A - Pip电容制作方法 - Google Patents
Pip电容制作方法 Download PDFInfo
- Publication number
- CN108054160A CN108054160A CN201711328230.0A CN201711328230A CN108054160A CN 108054160 A CN108054160 A CN 108054160A CN 201711328230 A CN201711328230 A CN 201711328230A CN 108054160 A CN108054160 A CN 108054160A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- polysilicon layer
- dielectric layer
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种PIP电容制作方法，所述PIP电容制作方法包括：在半导体衬底形成场氧化层和栅氧化层；利用在炉管通入不同气体组分，在同一个薄膜生长步骤的不同阶段在所述场氧化层和所述栅氧化层表面依次形成第一多晶硅层、介电层和第二多晶硅层；对所述第二多晶硅层和所述介电层进行刻蚀，以在所述场氧化层区域形成PIP电容的上极板和介电层；对所述第一多晶硅层进行刻蚀，以在所述场氧化层区域形成所述PIP电容的下极板。
Description
【技术领域】
本发明涉及半导体芯片制造技术领域，特别地，涉及一种多晶硅-介电层-多晶硅(Polysilicon Insulator Polysilicon，PIP)电容制作方法。
【背景技术】
具有PIP电容的混合模式(Mix-mode)器件，在CMOS(Complementary Metal-Oxide-Semiconductor，互补式金属-氧化物-半导体器件)等半导体电路中得到了广泛的应用，用于防止模拟电路发射噪声和频率调制。所谓PIP电容，是以第一层多晶硅(Poly1)为下极板，第二层多晶硅(Poly2)为上极板，中间以较薄的二氧化硅层(或者氮化硅)作为介电层，从而形成电容结构。
传统的CMOS的PIP工艺中，PIP工艺一般放在第一层多晶硅(Poly1)刻蚀之后、侧墙二氧化硅层沉积之前。这样做的缺点是会在第一层多晶硅的两侧产生第二层多晶硅(Poly2)的残留。如图1a和图1b所示，其中，图1a是第二层多晶硅(Poly2)沉积之后的形貌，在此之前，第一层多晶硅已经做了光刻和刻蚀工艺；两层多晶硅之间的物质是电容的介电层。图1b是第二层多晶硅(Poly2)经过光刻和刻蚀工艺后的结构图。从图1b中可以看到，在第一层多晶硅的两侧出现了第二层多晶硅的刻蚀残留。
上述多晶硅刻蚀残留产生的主要原因是：第二层物质由于台阶覆盖性，依附于第一层物质的侧壁，这样侧壁处的第二层物质要比其他区域的第二层物质厚许多。处于这种形貌下，在刻蚀第二层物质中，在其他区域的第二层物质刻蚀完成时，侧壁处的第二层物质仍然有部分没有刻蚀干净，从而形成上述残留。
现有技术中，为了解决这个问题，通常采用增加侧墙(Spacer)结构来避免第二层多晶硅(Poly2)的残留。但是，因为增加了侧墙(Spacer)的制作工序，整个PIP电容的制作流程比非常复杂，其具体包括：第一层多晶硅(Poly1)生长-光刻-刻蚀、沉积侧墙氧化层-侧墙氧化层的刻蚀-形成侧墙、PIP电容介电层的生长、第二层多晶硅(Poly2)生长-光刻-刻蚀。由于制作流程复杂，因此增加PIP电容的整体制作成本。另一方面，侧墙下方一般可以用来形成N型轻掺杂漏极区(NLDD)，然而有些产品是不需要做NLDD的，这样一来侧墙(Spacer)的作用就仅仅是为了避免第二层多晶硅(Poly2)刻蚀时形成残留，其作用非常有限甚至可以认为是多余。
有鉴于此，有必要提供一种PIP电容制作方法，以解决现有技术存在的上述问题。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种PIP电容制作方法。
本发明提供的PIP电容制作方法，包括：在半导体衬底形成场氧化层和栅氧化层；利用在炉管通入不同气体组分，在同一个薄膜生长步骤的不同阶段在所述场氧化层和所述栅氧化层表面依次形成第一多晶硅层、介电层和第二多晶硅层；对所述第二多晶硅层和所述介电层进行刻蚀，以在所述场氧化层区域形成PIP电容的上极板和介电层；对所述第一多晶硅层进行刻蚀，以在所述场氧化层区域形成所述PIP电容的下极板。
作为在本发明提供的PIP电容制作方法的一种改进，在一种优选实施例中，所述介电层为二氧化硅层或氮化硅层。
作为在本发明提供的PIP电容制作方法的一种改进，在一种优选实施例中，在所述场氧化层和所述栅氧化层表面依次形成第一多晶硅层、介电层和第二多晶硅层的步骤包括：在炉管压强为200-500mTorr且炉管温度为400-700℃的条件下，向所述炉管通入第一气体组分，从而在所述场氧化层和所述栅氧化层表面第一多晶硅层。
作为在本发明提供的PIP电容制作方法的一种改进，在一种优选实施例中，所述第一气体组分为SiH4(gas)+2PH3(gas)，且所述第一多晶硅层的厚度为0.05至1.00um。
作为在本发明提供的PIP电容制作方法的一种改进，在一种优选实施例中，在所述场氧化层和所述栅氧化层表面依次形成第一多晶硅层、介电层和第二多晶硅层的步骤还包括：保持炉管压强为200-500mTorr且在炉管温度为400-800℃的条件下，向所述炉管通入第二气体组分，从而在所述第一多晶硅层表面形成介质层。
作为在本发明提供的PIP电容制作方法的一种改进，在一种优选实施例中，所述第二气体组分为Si(OC2H5)4(vapor)，所述介质层为二氧化硅层，且其厚度为0.01至0.30um。
作为在本发明提供的PIP电容制作方法的一种改进，在一种优选实施例中，在所述场氧化层和所述栅氧化层表面依次形成第一多晶硅层、介电层和第二多晶硅层的步骤还包括：保持炉管压强为200-500mTorr且在炉管温度为400-700℃的条件下，向所述炉管通入第三气体组分，从而在介质层表面形成第二多晶硅层。
作为在本发明提供的PIP电容制作方法的一种改进，在一种优选实施例中，所述第三气体组分与所述第一气体组分一致，且所述第二多晶硅层与所述第一多晶硅层的厚度均为0.05至1.00um。
作为在本发明提供的PIP电容制作方法的一种改进，在一种优选实施例中，所述第一多晶硅层刻蚀之后同时在所述栅氧化层表现形成多晶硅栅极。
作为在本发明提供的PIP电容制作方法的一种改进，在一种优选实施例中，还包括：
通过所述栅氧化层向所述多晶硅栅极两侧的有源区进行离子注入，以在所述有源区形成源区和漏区。
相较于现有技术，在本发明提供一种PIP电容制作方法中，第一层多晶硅(Poly1)、介电层、第二层多晶硅(Poly2)通过在炉管的工艺过程中通入不同的气体组分实现三种膜层在同一个薄膜生长步骤的不同阶段生长，从而简化了工艺流程，节约了成本；并且，在对第二层多晶硅(Poly2)和介电层刻蚀完成之后再对第一层多晶硅(Poly1)进行刻蚀，避免了在第一层多晶硅(Poly1)的侧壁形成残留，因此无需进行侧墙(Spacer)的制作工序，进一步节约所述PIP电容的制作成本。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1a和图1b为传统的PIP电容制作方法在制作过程中的剖面示意图；
图2为本发明提供的PIP电容制作方法一种实施例的流程示意图；
图3至图7为图2所示的PIP电容制作方法各个工艺步骤的示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为解决现有技术的光刻胶剥离工艺存在的各种问题，本发明提供一种PIP电容制作方法，其主要通过对常规PIP电容的制作方法进行了优化，解决了目前存在的第二层多晶硅残留问题，同时不增加成本，并且还比常规做法的成本还要低。具体地，在本发明提供一种PIP电容制作方法中，第一层多晶硅(Poly1)、介电层、第二层多晶硅(Poly2)通过在炉管的工艺过程中通入不同的气体组分实现三种膜层在同一个薄膜生长步骤的不同阶段生长，从而简化了工艺流程，节约了成本；并且，在对第二层多晶硅(Poly2)和介电层刻蚀完成之后再对第一层多晶硅(Poly1)进行刻蚀，避免了在第一层多晶硅(Poly1)的侧壁形成残留，因此无需进行侧墙(Spacer)的制作工序，进一步节约所述PIP电容的制作成本。
请参阅图1，其为本发明提供的PIP电容制作方法一种实施例的流程示意图。所述PIP电容制作方法主要包括以下步骤：
步骤S1，在半导体衬底形成场氧化层；
具体地，请参阅图3，首先提供一个半导体衬底，所述半导体衬底可以为硅衬底；接着，在所述半导体衬底定义出阱区和有源区，所述阱区可以为P阱；并且，在所述有源区以外的区域定义出PIP电容区，即是用于制作PIP电容的区域，并在所述PIP电容区生长出场氧化层。
步骤S2，利用在炉管通入不同气体组分，在一个薄膜生长步骤的不同阶段分别形成第一层多晶硅(Poly1)、介电层、第二层多晶硅(Poly2)。
请参阅图4，在所述场氧化层形成之后，可以首先在所述有源区表面形成栅氧化层；可替代地，所述栅氧化层也可以在所述场氧化层的生长过程中同时生成。
在步骤S2中，具体地，所述第一层多晶硅(Poly1)可以形成在所述场氧化层和所述栅氧化层表面；所述介电层可以为覆盖在所述第一层多晶硅(Poly1)的二氧化硅层或者氮化硅层，其主要作为PIP电容的中间介质；所述第二层多晶硅层(Poly2)形成在所述介电层的表面。作为本申请其中一个比较重要的改进点，在步骤S2中，所述第一层多晶硅(Poly1)、所述介电层和所述第二层多晶硅(Poly2)可以是在同一个薄膜生长步骤中通过在不同阶段采用不同的工艺条件(包括压强条件和生长时间等)并往炉管通入不同的气体组分来依次制作而成。
具体地，首先，在炉管压强为200-500mTorr且炉管温度为400-700℃的条件下，向所述炉管通入第一气体组分：SiH4(gas)+2PH3(gas)，从而在所述场氧化层和所述栅氧化层表面形成厚度为0.05-1.00um的第一层多晶硅(Poly1)。
接着，保持炉管压强为200-500mTorr且在炉管温度为400-800℃的条件下，向所述炉管通入第二气体组分：Si(OC2H5)4(vapor)，从而在所述第一层多晶硅(Poly1)表面形成厚度为0.01-0.30um的介质层，所述介质层可以具体为二氧化硅层。
最后，保持炉管压强为200-500mTorr且在炉管温度为400-700℃的条件下，向所述炉管通入第三气体组分，所述第三气体组分可以与所述第一气体组分一致，即均为SiH4(gas)+2PH3(gas)，从而在介质层表面形成厚度为0.05-1.00um的第二层多晶硅(Poly2)。
步骤S3，对所述第二层多晶硅(Poly2)和所述介电层进行刻蚀，以在所述场氧化层区域形成PIP电容的上极板和介电层；
具体地，请参阅图5，在步骤S3中，可以通过干法刻蚀对所述第二层多晶硅(Poly2)和所述介电层同时进行刻蚀，刻蚀之后，仅在所述场氧化层部分区域保留所述第二层多晶硅(Poly2)和所述介电层，以作为所述PIP电容的上极板和介电层。另一方面，上述区域以外的第二层多晶硅(Poly2)和介电层均被刻蚀掉。另外，需要注意的是，可以通过控制干法刻蚀的刻蚀深度来使得所述第一层多晶硅(Poly1)在步骤S3中并没有被刻蚀。
步骤S4，对所述第一层多晶硅(Poly1)进行刻蚀，以在所述场氧化层区域形成所述PIP电容的下极板并在所述栅氧化层表面形成多晶硅栅极；
具体地，请参阅图6，在所述第二层多晶硅(Poly2)和所述介电层刻蚀完成之后，可以通过另一个干法刻蚀工艺，对所述第一层多晶硅(Poly1)进行刻蚀。所述第一层多晶硅(Poly1)经过刻蚀之后会保留两个部分，其中一个部分保留在所述场氧化层区域并位于所述PIP电容的上极板和介电层下方，其可以作为所述PIP电容的下极板，与所述第二层多晶硅(Poly2)和所述介电层刻蚀形成的上极板和介电层一起形成PIP电容；在本实施例中，所述第一层多晶硅(Poly1)刻蚀之后形成的下极板的面积稍微大于所述第二层多晶硅(Poly2)和所述介电层刻蚀形成的上极板和介电层。所述第一层多晶硅(Poly1)的另一部分保留在所述有源区并位于所述栅氧化层表面，其可以作为位于所述有源区的晶体管的多晶硅栅极。
步骤S5，通过所述栅氧化层向有源区进行离子注入，以在所述有源区形成源区和漏区；
具体地，请参阅图7，在步骤S5中，可以通过所述有源区中未被所述多晶硅栅极覆盖的栅氧化层，向所述多晶硅栅极两侧的有源区进行N型离子注入，从而在所述多晶硅栅极两侧分别形成N+区域，所述N+区域可以分别作为所述有源区的晶体管的源极和漏极。
步骤S6，后端孔层以及金属连线制作，具体可以参见传统的制作工艺，此处不再赘述。
相较于现有技术，在本发明提供一种PIP电容制作方法中，第一层多晶硅(Poly1)、介电层、第二层多晶硅(Poly2)通过在炉管的工艺过程中通入不同的气体组分实现三种膜层在同一个薄膜生长步骤的不同阶段生长，从而简化了工艺流程，节约了成本；并且，在对第二层多晶硅(Poly2)和介电层刻蚀完成之后再对第一层多晶硅(Poly1)进行刻蚀，避免了在第一层多晶硅(Poly1)的侧壁形成残留，因此无需进行侧墙(Spacer)的制作工序，进一步节约所述PIP电容的制作成本。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种PIP电容制作方法，其特征在于，包括：
在半导体衬底形成场氧化层和栅氧化层；
利用在炉管通入不同气体组分，在同一个薄膜生长步骤的不同阶段在所述场氧化层和所述栅氧化层表面依次形成第一多晶硅层、介电层和第二多晶硅层；
对所述第二多晶硅层和所述介电层进行刻蚀，以在所述场氧化层区域形成PIP电容的上极板和介电层；
对所述第一多晶硅层进行刻蚀，以在所述场氧化层区域形成所述PIP电容的下极板。
2.根据权利要求1所述的方法，其特征在于，所述介电层为二氧化硅层或氮化硅层。
3.根据权利要求1所述的方法，其特征在于，在所述场氧化层和所述栅氧化层表面依次形成第一多晶硅层、介电层和第二多晶硅层的步骤包括：
在炉管压强为200-500mTorr且炉管温度为400-700℃的条件下，向所述炉管通入第一气体组分，从而在所述场氧化层和所述栅氧化层表面第一多晶硅层。
4.根据权利要求3所述的方法，其特征在于，所述第一气体组分为SiH4(gas)+2PH3(gas)，且所述第一多晶硅层的厚度为0.05至1.00um。
5.根据权利要求3所述的方法，其特征在于，在所述场氧化层和所述栅氧化层表面依次形成第一多晶硅层、介电层和第二多晶硅层的步骤还包括：
保持炉管压强为200-500mTorr且在炉管温度为400-800℃的条件下，向所述炉管通入第二气体组分，从而在所述第一多晶硅层表面形成介质层。
6.根据权利要求5所述的方法，其特征在于，所述第二气体组分为Si(OC2H5)4(vapor)，所述介质层为二氧化硅层，且其厚度为0.01至0.30um。
7.根据权利要求5所述的方法，其特征在于，在所述场氧化层和所述栅氧化层表面依次形成第一多晶硅层、介电层和第二多晶硅层的步骤还包括：
保持炉管压强为200-500mTorr且在炉管温度为400-700℃的条件下，向所述炉管通入第三气体组分，从而在介质层表面形成第二多晶硅层。
8.根据权利要求7所述的方法，其特征在于，所述第三气体组分与所述第一气体组分一致，且所述第二多晶硅层与所述第一多晶硅层的厚度均为0.05至1.00um。
9.根据权利要求1所述的方法，其特征在于，所述第一多晶硅层刻蚀之后同时在所述栅氧化层表现形成多晶硅栅极。
10.根据权利要求9所述的方法，其特征在于，还包括：
通过所述栅氧化层向所述多晶硅栅极两侧的有源区进行离子注入，以在所述有源区形成源区和漏区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711328230.0A CN108054160A (zh) | 2017-12-13 | 2017-12-13 | Pip电容制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711328230.0A CN108054160A (zh) | 2017-12-13 | 2017-12-13 | Pip电容制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108054160A true CN108054160A (zh) | 2018-05-18 |
Family
ID=62132176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711328230.0A Pending CN108054160A (zh) | 2017-12-13 | 2017-12-13 | Pip电容制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108054160A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065717A (zh) * | 2018-08-06 | 2018-12-21 | 上海华虹宏力半导体制造有限公司 | 一种pip电容的形成方法 |
| CN114361137A (zh) * | 2021-12-29 | 2022-04-15 | 广东省大湾区集成电路与系统应用研究院 | Pip电容的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1501480A (zh) * | 2002-11-19 | 2004-06-02 | 华邦电子股份有限公司 | 模拟闪存元件的制造方法 |
| CN102683194A (zh) * | 2011-03-07 | 2012-09-19 | 北大方正集团有限公司 | 一种设有pip电容的混合模式mos管器件的制作方法 |
-
2017
- 2017-12-13 CN CN201711328230.0A patent/CN108054160A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1501480A (zh) * | 2002-11-19 | 2004-06-02 | 华邦电子股份有限公司 | 模拟闪存元件的制造方法 |
| CN102683194A (zh) * | 2011-03-07 | 2012-09-19 | 北大方正集团有限公司 | 一种设有pip电容的混合模式mos管器件的制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065717A (zh) * | 2018-08-06 | 2018-12-21 | 上海华虹宏力半导体制造有限公司 | 一种pip电容的形成方法 |
| CN109065717B (zh) * | 2018-08-06 | 2022-05-10 | 上海华虹宏力半导体制造有限公司 | 一种pip电容的形成方法 |
| CN114361137A (zh) * | 2021-12-29 | 2022-04-15 | 广东省大湾区集成电路与系统应用研究院 | Pip电容的制作方法 |
| CN114361137B (zh) * | 2021-12-29 | 2024-08-27 | 锐立平芯微电子(广州)有限责任公司 | Pip电容的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734082B2 (en) | Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape | |
| US6188104B1 (en) | Trench DMOS device having an amorphous silicon and polysilicon gate | |
| CN105702736B (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| TW201448035A (zh) | 半導體裝置之製造方法 | |
| KR950004972B1 (ko) | 반도체 장치의 필드산화막 형성 방법 | |
| CN102931203A (zh) | 多栅极介电结构及其形成方法 | |
| CN105789129A (zh) | 改善栅极侧墙形貌的方法及半导体器件制造方法 | |
| US7393756B2 (en) | Method for fabricating a trench isolation structure having a high aspect ratio | |
| CN105161450A (zh) | 一种双浅沟槽隔离形成方法 | |
| CN107403721A (zh) | 功率金氧半导体场效晶体管的制造方法 | |
| CN106098544A (zh) | 改善沟槽型双层栅mos中介质层形貌的方法 | |
| KR100710776B1 (ko) | 절연 게이트형 반도체 장치 및 그 제조 방법 | |
| CN108054160A (zh) | Pip电容制作方法 | |
| CN104157602A (zh) | 浅沟槽隔离结构的制备方法 | |
| US20080213970A1 (en) | Process for the formation of dielectric isolation structures in semiconductor devices | |
| US20100163947A1 (en) | Method for fabricating pip capacitor | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| CN110364476B (zh) | 一种半导体器件的制造方法 | |
| KR20110064431A (ko) | 반도체 소자 및 그의 형성 방법 | |
| CN106257645A (zh) | Cmos器件的制作方法 | |
| CN106298981A (zh) | 与mos管集成的双多晶电容结构及制造方法 | |
| CN107611011A (zh) | 一种抑制自掺杂的双层掩膜工艺 | |
| JP2012243976A (ja) | 半導体装置及びその製造方法 | |
| CN108630526B (zh) | 一种改善层间介质层空洞的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180518 |