CN109065717B - 一种pip电容的形成方法 - Google Patents

一种pip电容的形成方法 Download PDF

Info

Publication number
CN109065717B
CN109065717B CN201810882431.3A CN201810882431A CN109065717B CN 109065717 B CN109065717 B CN 109065717B CN 201810882431 A CN201810882431 A CN 201810882431A CN 109065717 B CN109065717 B CN 109065717B
Authority
CN
China
Prior art keywords
layer
forming
capacitor
electrode
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810882431.3A
Other languages
English (en)
Other versions
CN109065717A (zh
Inventor
曹子贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810882431.3A priority Critical patent/CN109065717B/zh
Publication of CN109065717A publication Critical patent/CN109065717A/zh
Application granted granted Critical
Publication of CN109065717B publication Critical patent/CN109065717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Abstract

本发明提供了一种PIP电容的形成方法，包括：提供一衬底，所述衬底上具有器件区域和电容区域；在所述衬底上依次形成第一多晶硅层、层间介质层和第二多晶硅层；在所述器件区域上进行刻蚀使所述第一多晶硅层形成浮栅及使所述第二多晶硅层形成控制栅，同时在所述电容区域上进行刻蚀使所述第一多晶硅层形成第一电极以及所述第二多晶硅层形成第二电极；形成金属连接线连接所述第一电极以及所述第二电极。在本发明提供的PIP电容的形成方法中，通过对第一多晶硅层、层间介质层和第二多晶硅层的同步刻蚀，可同时形成浮栅和控制栅的器件结构以及第一电极和第二电极的PIP电容结构，不需要增加额外的工艺及步骤即可以形成PIP电容，提高芯片对于设计面积的利用率。

Description

一种PIP电容的形成方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种PIP电容的形成方法。
背景技术
电容在集成电路中具有广泛应用，电容可以起到耦合、滤波以及补偿等多种作用，在芯片中可通过电荷泵电路将电容的较低电压提升至高电压，以达到产品的电性需要。
在晶圆中的电容结构通常包括有MOM(Metal Oxide Metal)电容、MIM(MetalInsulator Metal)电容或PIP(Poly Insulator Poly)电容。在某些芯片设计中由于采用CMP工艺，无法实现MPOL/GPL的PIP结构，而其他的电容，一方面需要增加光刻制程，另一方面，电容密度过小，因而对于有大电容需求的设计，芯片面积缩小受到较大的限制。从而，对于PIP结构的设计，需要考虑到芯片设计面积以及可能带来的额外工艺步骤。
因此，如何更好的提供一种PIP电容的形成方法是本领域技术人员亟待解决的一个技术问题。
发明内容
本发明的目的在于提供一种PIP电容的形成方法，以解决现有技术中对于PIP电容在布局设计时精简版图及工艺的要求。
为解决上述技术问题，本发明提供一种PIP电容的形成方法，所述PIP电容的形成方法包括：
提供一衬底，所述衬底上具有器件区域和电容区域；
在所述衬底上依次形成第一多晶硅层、层间介质层和第二多晶硅层；
在所述器件区域上进行刻蚀使所述第一多晶硅层形成浮栅及使所述第二多晶硅层形成位于所述浮栅上的控制栅，同时在所述电容区域上进行刻蚀使所述第一多晶硅层形成第一电极以及所述第二多晶硅层形成位于所述第一电极上的第二电极；
形成金属连接线连接所述第一电极以及所述第二电极。
可选的，在所述PIP电容的形成方法中，所述层间介质层为氧化硅层、氮化硅层或ONO层。
可选的，在所述PIP电容的形成方法中，所述氧化层的厚度为
Figure BDA0001754759540000021
Figure BDA0001754759540000022
所述氮化硅层的厚度为
Figure BDA0001754759540000023
所述ONO层的厚度为
Figure BDA0001754759540000024
可选的，在所述PIP电容的形成方法中，形成金属连接线的步骤包括：
在所述第一电极以及所述第二电极上形成绝缘层，所述绝缘层的材料包括氮化硅；
在所述绝缘层中形成通孔，填充所述通孔形成金属连接线。
可选的，在所述PIP电容的形成方法中，还包括；在所述浮栅以及所述控制栅中形成选择栅。
可选的，在所述PIP电容的形成方法中，所述衬底中形成有若干浅沟槽隔离结构，若干所述浅沟槽隔离结构分别位于所述器件区域以及所述电容区域。
可选的，在所述PIP电容的形成方法中，所述器件区域还包括外围区域，所述外围区域形成外围器件。
可选的，在所述PIP电容的形成方法中，还包括：在所述衬底上形成埋氧层。
综上所述，在本发明提供的PIP电容的形成方法中，通过对第一多晶硅层、层间介质层和第二多晶硅层的同步刻蚀，可同时形成浮栅和控制栅的器件结构以及第一电极和第二电极的PIP电容结构，不需要增加额外的工艺条件及步骤即可以形成PIP电容，满足芯片对于电容的需要，提高芯片对于设计面积的利用率。
附图说明
图1是本发明实施例的PIP电容的形成方法的流程图；
图2－9是本发明实施例的PIP电容形成过程中各膜层的结构示意图；
其中，10－衬底，11－器件区域，12－电容区域，20－埋氧层，30－第一多晶硅层，31－第一氮化硅层，32－正硅酸乙酯层，33－光刻胶图案，40－浅沟槽隔离结构，50－层间介质层，60－第二多晶硅层，70－第二氮化硅层，80－金属连接线。
具体实施方式
为了使本发明的目的、特征和优点能够更加明显易懂，请参阅附图。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
本发明的核心思想在于提供一种精简的PIP电容的形成方法，满足芯片中对于电容的需要，采用多晶硅层(Poly)通过在形成浮栅以及控制栅的同时形成PIP电容结构的第一电极和第二电极，然后通过金属连接线实现电性连接，在不增加任何工艺情况下实现PIP电容结构，从而有利于芯片设计面积的缩小。
参考如图1所示，本发明提供一种PIP电容的形成方法，所述PIP电容的形成方法包括：
S10、提供一衬底，衬底的材料可选为硅，所述衬底上具有器件区域和电容区域，器件区域和电容区域可依据晶圆或芯片的版图设计来划分，其具体的位置关系及连接关系应以产品的实际要求为准；
S20、在所述衬底上依次形成第一多晶硅层、层间介质层(Dielectric)和第二多晶硅层；
S30、在所述器件区域上进行刻蚀使所述第一多晶硅层形成浮栅以及使所述第二多晶硅层形成位于所述浮栅上的控制栅，同时在所述电容区域上进行刻蚀使所述第一多晶硅层形成第一电极以及使所述第二多晶硅层形成位于所述第一电极上的第二电极；
S40、形成金属连接线连接所述第一电极21以及所述第二电极22，金属连接线用于电性连接至形成的PIP电容的两极。
下面结合附图详细的介绍本发明提供PIP电容的形成方法中一些具体的实施方式。
如图2所示，首先，提供一衬底10，所述衬底10上具有器件区域11和电容区域12，为了实现集成电路中元器件的介质隔离，所述衬底上形成有埋氧层20，埋氧层20的厚度可为
Figure BDA0001754759540000041
可消除寄生闩锁效应，采用方式制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，可通过热氧化形成埋氧层，接着在埋氧层20上第一多晶硅层30，第一多晶硅层30的厚度可为
Figure BDA0001754759540000042
在本实施例的附图中器件区域和电容区域在衬底中通过弧形线划分为两部分，表明其平面上的相对位置不受限制，为了便于图示位于衬底上的各膜层在分界位置并未使用弧形线。
进一步的，所述器件区域11还包括外围区域，为了便于表达及图示，在本申请的实施例中外围区域在附图中体现为器件区域11中虚线的左侧部分，当然在具体产品中需要以其产品版图设计为准，也就是对于位置关系并不作限定，所述外围区域形成外围器件，外围器件可用于形成其它没有利用第一多晶硅层、层间介质层以及第二多晶硅层的其它器件，外围器件可以包括MOS管、双极型晶体管以及电阻等。
如图3和4所示，然后，为了实现相邻结构之间的隔离作用，所述衬底中形成有若干浅沟槽隔离结构40，若干所述浅沟槽隔离结构40分别位于所述器件区域11以及所述电容区域12，也就是在器件区域11及电容区域12对应于产品的版图布局及结构等形成多个起隔离作用的浅沟槽隔离结构40，可在第一多晶硅层30上形成第一氮化硅层31，第一氮化硅层31的厚度可为
Figure BDA0001754759540000043
然后在第一氮化硅层31上形成正硅酸乙酯层32(TEOS)，正硅酸乙酯层32的厚度可为
Figure BDA0001754759540000044
接着在正硅酸乙酯层32上形成对应于浅沟槽隔离结构的光刻胶图案33，然而对于后续工艺中需要采用光刻胶形成图案的及其去除方案，在附图及其说明中并未做详细具体的介绍，本领域技术人员应理解对应步骤中的刻蚀工艺的具体实现方式。
继续参考图4所示，接着，通过光刻胶图案33进行刻蚀到衬底10中形成沟槽并去除光刻胶图案33及正硅酸乙酯层32，接着在衬底10上沉积氧化硅并在沟槽中形成浅沟槽隔离结构40，再可通过CMP工艺去除掉表面的氧化硅。
如图5所示，此时，去除衬底上的第一氮化硅层31，暴露出第一多晶硅层30，同时可在外围区域上形成光刻胶图案(未作标引)对该区域进行保留到后续其它工艺中再进行处理，浅沟槽隔离结构40予以保留，为了图示方便在附图中与第一多晶硅层30平齐，在实际工艺中保留部分可能会凸出平面。
如图6所示，接着，在第一多晶硅层30上形成层间介质层50和第二多晶硅层60，第二多晶硅层60的厚度可为
Figure BDA0001754759540000051
在本实施例中层间介质层指第一多晶硅层与第二多晶硅层之间的膜层，其它出现有不同层间的膜层作其它表示。
在本实施例中，所述层间介质层50为氧化硅层、氮化硅材料层或ONO层(Oxide-Nitride-Oxide)，此处氮化硅材料层是以氮化硅为材料形成的膜层，并用以区分其它氮化硅形成的膜层。可选的，所述氧化层的厚度为
Figure BDA0001754759540000052
Figure BDA0001754759540000053
所述氮化硅材料层的厚度为
Figure BDA0001754759540000054
所述ONO层的厚度为
Figure BDA0001754759540000055
Figure BDA0001754759540000056
如图7所示，通过形成对应的光刻胶图案进行刻蚀掉第二多晶硅层60和层间介质层50从而可暴露出电容区域12的第一多晶硅层30，暴露出的第一多晶硅层30部分可以用于形成连接第一电极的金属连接线，并可同时将外围区域形成的层间介质层50和第二多晶硅层60去除，然后去除相应的光刻胶图案。
如图8所示，接着在衬底上沉积第二氮化硅层70，第二氮化硅层70的厚度可为
Figure BDA0001754759540000057
在器件区域上第二氮化硅层70是形成于第二多晶硅层60上，第二氮化硅层70在外围区域则是形成于去除掉第二多晶硅层后的层间介质层上，第二氮化硅层70在电容区域则是形成于第二多晶硅层60上以及暴露出的第一多晶硅层30上。
如图9所示，在所述浮栅以及所述控制栅中形成选择栅，并可在外围区域形成MOS管等外围器件，以及，形成金属连接线80连接所述第一电极以及所这第二电极，当然在器件区域同时也形成所需器件金属连接线，通过对应的金属连接线实现电性连接需要，从而完成PIP电容的形成工艺。其中，对于浮栅、控制栅和选择栅的形成过程以及图示在本实施例中仅进行了简要说明及描述，具体的结构以及各具体实施工艺可以参照现有技术，外围器件在本实施例中也仅图示一MOS管结构，本领域技术人员可以依据PIP电容的形成方法的基础上对于器件区域的相对工艺进行调整，均体现了本发明的思想及目的。
形成金属连接线的步骤包括：在所述第一电极以及所述第二电极上形成绝缘层，该绝缘层是覆盖在衬底上的，所述绝缘层的材料包括氮化硅；在形成对应的光刻胶图案后，进行刻蚀在所述绝缘层中形成通孔，填充所述通孔形成金属连接线。
综上所述，在本发明提供的PIP电容的形成方法中，通过对第一多晶硅层、层间介质层和第二多晶硅层的同步刻蚀，可同时形成浮栅和控制栅的器件结构以及第一电极和第二电极的PIP电容结构，不需要增加额外的工艺条件及步骤即可以形成PIP电容，满足芯片对于电容的需要，提高芯片对于设计面积的利用率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种PIP电容的形成方法，其特征在于，所述PIP电容的形成方法包括：
提供一衬底，所述衬底上具有器件区域和电容区域；
在所述衬底上依次形成第一多晶硅层、层间介质层和第二多晶硅层；
在所述器件区域上进行刻蚀使所述第一多晶硅层形成浮栅以及使所述第二多晶硅层形成位于所述浮栅上的控制栅，同时在所述电容区域上进行刻蚀使所述第一多晶硅层形成第一电极以及使所述第二多晶硅层形成位于所述第一电极上的第二电极；
形成金属连接线连接所述第一电极以及所述第二电极。
2.根据权利要求1所述PIP电容的形成方法，所述层间介质层为氧化硅层、氮化硅层或ONO层。
3.根据权利要求2所述PIP电容的形成方法，所述氧化硅 层的厚度为
Figure FDA0001754759530000015
Figure FDA0001754759530000011
所述氮化硅层的厚度为
Figure FDA0001754759530000014
所述ONO层的厚度为
Figure FDA0001754759530000012
Figure FDA0001754759530000013
4.根据权利要求1所述PIP电容的形成方法，形成金属连接线的步骤包括：
在所述第一电极以及所述第二电极上形成绝缘层，所述绝缘层的材料包括氮化硅；
在所述绝缘层中形成通孔，填充所述通孔形成金属连接线。
5.根据权利要求1－4中任意一项所述PIP电容的形成方法，所述电容的形成方法还包括：在所述浮栅以及所述控制栅中形成选择栅。
6.根据权利要求1－4中任意一项所述PIP电容的形成方法，所述衬底上形成有埋氧层。
7.根据权利要求1－4中任意一项所述PIP电容的形成方法，所述衬底中形成有若干浅沟槽隔离结构，若干所述浅沟槽隔离结构分别位于所述器件区域以及所述电容区域。
8.根据权利要求1－4中任意一项所述PIP电容的形成方法，所述器件区域还包括外围区域，所述外围区域形成外围器件。
CN201810882431.3A 2018-08-06 2018-08-06 一种pip电容的形成方法 Active CN109065717B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810882431.3A CN109065717B (zh) 2018-08-06 2018-08-06 一种pip电容的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810882431.3A CN109065717B (zh) 2018-08-06 2018-08-06 一种pip电容的形成方法

Publications (2)

Publication Number Publication Date
CN109065717A CN109065717A (zh) 2018-12-21
CN109065717B true CN109065717B (zh) 2022-05-10

Family

ID=64831602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810882431.3A Active CN109065717B (zh) 2018-08-06 2018-08-06 一种pip电容的形成方法

Country Status (1)

Country Link
CN (1) CN109065717B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083885A (ja) * 2000-09-06 2002-03-22 Seiko Epson Corp 半導体装置および半導体装置の製造方法
CN1719599A (zh) * 2004-07-06 2006-01-11 三洋电机株式会社 半导体装置的制造方法
US7141848B1 (en) * 1999-04-06 2006-11-28 Seiko Epson Corporation Memory device and dissimilar capacitors formed on same substrate
CN101174621A (zh) * 2006-11-01 2008-05-07 力晶半导体股份有限公司 具有电容器的半导体器件及其制造方法
CN103050380A (zh) * 2012-12-20 2013-04-17 上海宏力半导体制造有限公司 半导体器件的形成方法
CN103426728A (zh) * 2013-08-29 2013-12-04 上海宏力半导体制造有限公司 电容器结构及其制作方法
CN108054160A (zh) * 2017-12-13 2018-05-18 深圳市晶特智造科技有限公司 Pip电容制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009183A (ja) * 2000-06-26 2002-01-11 Nec Corp 半導体記憶装置およびその製造方法
JP5129541B2 (ja) * 2007-10-15 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017041614A (ja) * 2015-08-21 2017-02-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141848B1 (en) * 1999-04-06 2006-11-28 Seiko Epson Corporation Memory device and dissimilar capacitors formed on same substrate
JP2002083885A (ja) * 2000-09-06 2002-03-22 Seiko Epson Corp 半導体装置および半導体装置の製造方法
CN1719599A (zh) * 2004-07-06 2006-01-11 三洋电机株式会社 半导体装置的制造方法
CN101174621A (zh) * 2006-11-01 2008-05-07 力晶半导体股份有限公司 具有电容器的半导体器件及其制造方法
CN103050380A (zh) * 2012-12-20 2013-04-17 上海宏力半导体制造有限公司 半导体器件的形成方法
CN103426728A (zh) * 2013-08-29 2013-12-04 上海宏力半导体制造有限公司 电容器结构及其制作方法
CN108054160A (zh) * 2017-12-13 2018-05-18 深圳市晶特智造科技有限公司 Pip电容制作方法

Also Published As

Publication number Publication date
CN109065717A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
US9093419B2 (en) Semiconductor device containing MIM capacitor and fabrication method
US9472690B2 (en) Deep trench capacitor manufactured by streamlined process
US11563012B2 (en) Semiconductor structure with capacitor landing pad and method of making the same
US6306720B1 (en) Method for forming capacitor of mixed-mode device
CN109473486B (zh) 一种电容器结构及其制作方法
JP2009099991A (ja) 半導体素子のスタックキャパシタ及びその形成方法
KR100672160B1 (ko) 플래쉬 메모리 소자의 레지스터 형성방법
KR20050069705A (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
US10026801B2 (en) Inductor device
US7109090B1 (en) Pyramid-shaped capacitor structure
US20090059466A1 (en) Metal-insulator-metal capacitor and method for manufacturing the same
CN109065717B (zh) 一种pip电容的形成方法
KR100835825B1 (ko) 반도체 소자 및 그 제조 방법
KR100644526B1 (ko) 엠보싱형 커패시터의 제조 방법
KR20000013840A (ko) 커패시터 및 그의 제조방법
KR100515378B1 (ko) 박막 커패시터 제조 방법
KR100955841B1 (ko) 반도체 소자의 제조 방법
KR20100079205A (ko) Ｍｉｍ 커패시터를 가지는 반도체 소자 및 방법
CN110911283A (zh) 绝缘体上硅的晶体管制作方法
US20070145599A1 (en) Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same
CN107644866B (zh) 一种mip平板电容结构及其形成方法
US9349813B2 (en) Method for fabricating semiconductor device
KR100322882B1 (ko) 3전극 구조의 안티퓨즈 및 그 통합 메모리로직 반도체 소자 제조방법
KR100508860B1 (ko) 박막 커패시터 및 그 제조 방법
KR100816245B1 (ko) 커패시터 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant