CN101174621A - 具有电容器的半导体器件及其制造方法 - Google Patents

Abstract

本发明涉及一种具有电容器的半导体器件，包括基底、隔离结构、存储器、电容器、介电层、下电极插塞与上电极插塞。基底包括第一区与第二区。隔离结构设置于基底中，至少于第一区定义出有源区。存储器设置于第二区，由基底起包括穿隧介电层、浮置栅极与控制栅极。电容器设置于第一区，包括下电极、电容介电层与上电极。下电极与浮置栅极是由相同的材料层形成的；上电极与控制栅极由相同的材料层所形成。介电层设置于下电极与基底之间，介电层的厚度大于穿隧介电层的厚度。下电极插塞设置于有源区上方，电连接下电极。上电极插塞则与上电极电连接。

Description

具有电容器的半导体器件及其制造方法

技术领域

本发明涉及一种半导体器件及其制造方法，特别地，涉及一种具有电容器的半导体器件及其制造方法。

背景技术

顾名思义，存储器是用以储存资料或数据的半导体器件，当计算机微处理器的功能愈来愈强大，而软件所进行的程序与运算愈来愈庞大时，存储器的需求也就愈来愈高。因此制造容量大且便宜的存储器以满足上述需求，制作存储器的技术与工艺已成为半导体科技持续往更高集成度的驱动力。

整个存储器的结构主要包括存储单元、地址译码器及其它与存储器操作相关的周边电路。其周边电路包括有金属氧化物半导体器件(Metal OxideSemiconductor Device，MOS器件)、电容器(capacitor)以及电阻器(resistor)等。而存储器可藉由周边电路来进行存储单元中数据的存取动作。

为了增加器件的性能，现有技术多半以将周边电路区上的半导体器件与存储器的制作相整合为目标。然而，受限于不同器件的设计与工艺，往往有其困难之处。

以非易失性存储器中的与非门型闪存为例，若要将电容器与存储器的工艺相整合，以存储器中的浮置栅极作为电容器的下电极，则所形成的下电极插塞会因为可靠度的问题，而无法形成于隔离结构之间的有源区上。

换言之，下电极插塞必须形成于隔离结构上才可以，如此一来，必须额外使用一道光掩模，移除部分的隔离结构，使原本仅位于隔离结构之间(即有源区上)的下电极，得以横跨形成于隔离结构上，这样才能够制造出位于隔离结构上的下电极插塞。然而，这种方法需要多耗费一道光掩模的工艺，不但步骤较多、工艺较复杂，且还会提高制造成本、降低产量。

发明内容

有鉴于此，本发明的目的之一就是提供一种具有电容器的半导体器件，此电容器的插塞不限于设置在隔离结构上，且还可以避免发生可靠度的问题。

本发明的另一目的是提供一种电容器的制造方法，可以与存储器的工艺相整合。

本发明提出一种具有电容器的半导体器件，包括基底、隔离结构、存储器、电容器、介电层、下电极插塞与上电极插塞。基底包括第一区与第二区。隔离结构设置于基底中，至少于第一区定义出有源区。存储器设置于第二区的基底上，存储器由基底起包括穿隧介电层、浮置栅极与控制栅极。电容器设置于第一区的基底上，包括了下电极、电容介电层与上电极。下电极设置于有源区的基底上，下电极与浮置栅极是由相同的材料层形成的；电容介电层覆盖住下电极，而上电极则设置于部分电容介电层上，裸露出有源区的部分电容介电层，上电极与控制栅极是由相同的材料层形成的。介电层设置于下电极与基底之间，介电层的厚度大于穿隧介电层的厚度。下电极插塞设置于有源区上方，电连接下电极。上电极插塞则电连接上电极。

上述具有电容器的半导体器件中，第一区的隔离结构的顶面低于下电极的顶面。

上述具有电容器的半导体器件中，上电极插塞位于隔离结构上方。

上述具有电容器的半导体器件中，还包括一层栅间介电层，设置于浮置栅极与控制栅极之间。

上述具有电容器的半导体器件中，栅间介电层与电容介电层是由相同的材料层形成的。

上述具有电容器的半导体器件中，金属硅化物层设置于上电极上，且上电极插塞藉由金属硅化物层电连接上电极。

上述具有电容器的半导体器件中，金属硅化物层的材质包括硅化钨、硅化钛或硅化钴。

上述具有电容器的半导体器件中，电容介电层的材质包括氧化硅-氮化硅-氧化硅。

上述具有电容器的半导体器件中，下电极的材质包括掺杂多晶硅。上电极的材质包括掺杂多晶硅。

上述具有电容器的半导体器件中，存储器为与非门型闪存。

上述具有电容器的半导体器件中，第一区为周边电路区，第二区为存储单元区。

上述具有电容器的半导体器件，可以在存储器旁设置此电容器，且由于基底上的介电层厚度足够，所以可以容许电容器的插塞形成在有源区上，而不会产生可靠度的问题，能增加产品布局上的弹性。

本发明提出一种具有电容器的半导体器件的制造方法，此方法包括提供基底，基底包括第一区与第二区。于第一区的基底上形成一层介电层，然后于第二区的基底上形成一层穿隧介电层，介电层的厚度大于穿隧介电层的厚度。接着，于基底上形成第一导体层，覆盖住介电层与穿隧介电层。而后，于第一导体层、介电层、穿隧介电层与基底中形成多个隔离结构，以至少于第一区定义出有源区。接着于第一区的基底上形成一层电容介电层与一层第二导体层。图案化二导体层，于第二区的基底上形成控制栅极，于第一区的基底上形成上电极，上电极裸露出有源区上的部分电容介电层。继而图案化第一导体层，于第一区的基底上形成下电极，于第二区的基底上形成浮置栅极。

上述具有电容器的半导体器件的制造方法中，还包括在图案化第一导体层的步骤之后，于基底上形成一层层间介电层，然后于层间介电层中形成第一插塞与第二插塞，其中第一插塞设置于第一区的有源区上，与下电极电连接，第二插塞则与上电极电连接。

上述具有电容器的半导体器件的制造方法中，形成第一插塞与第二插塞的方法包括先于有源区形成第一开口，第一开口延伸穿越层间介电层与电容介电层，而停止于下电极，并且于第二导体层上形成第二开口，第二开口延伸穿越层间介电层，而停止于上电极，然后于第一开口与第二开口中填入导体材料，分别形成第一插塞与第二插塞。

上述具有电容器的半导体器件的制造方法中，还包括在形成电容介电层的步骤中，于第二区的基底上形成一层栅间介电层，其中栅间介电层与电容介电层是由相同的材料层形成的。

上述具有电容器的半导体器件的制造方法中，第二插塞位于隔离结构上方。

上述具有电容器的半导体器件的制造方法中，还包括在形成这些隔离结构之后，移除部分隔离结构，使隔离结构的顶面低于第一导体层的顶面。

上述具有电容器的半导体器件的制造方法中，还包括在形成第二导体层的步骤之后，于基底上形成一金属硅化物层。

上述具有电容器的半导体器件的制造方法中，还包括在图案化第二导体层的步骤中，一并移除部分金属硅化物层。

上述具有电容器的半导体器件的制造方法中，金属硅化物层的材质包括硅化钨、硅化钛或硅化钴。

上述具有电容器的半导体器件的制造方法中，电容介电层的材质包括氧化硅-氮化硅-氧化硅。

上述具有电容器的半导体器件的制造方法中，存储器为与非门型闪存。

上述具有电容器的半导体器件的制造方法中，第一区为周边电路区，第二区为存储单元区。

本发明提出的电容器的制造方法，可以与存储器的工艺相整合，而无须利用额外的光掩模来制作电容器，不但可以简化制造流程、降低制造成本，且由于电容器不限于设置在隔离结构上方，还能够减少对于工艺设计的限制，提高产品布局的弹性。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1是绘示根据本发明一实施例的一种具有电容器的半导体器件的剖面示意图；

图2A至图2D是绘示根据本发明一实施例的一种具有电容器的半导体器件的制造流程剖面图。

【主要附图标记说明】

100、200：基底

103、203：第一区

105、205：第二区

107、207：隔离结构

109、109a、209、209a：有源区

110、210：存储器

113、213：穿隧介电层

115：浮置栅极

117：栅间介电层

119：控制栅极

120、220：电容器

123、223：介电层

125：下电极

127、227：电容介电层

129：上电极

130：金属硅化物层

135：下电极插塞

145：上电极插塞

206：沟渠

225、229：导体层

233：层间介电层

235、237：开口

243、245、247：插塞

具体实施方式

图1是绘示根据本发明一实施例的一种具有电容器的半导体器件的剖面示意图。

请参照图1，本发明的实施例提出一种具有电容器的半导体器件，包括基底100、存储器110、电容器120、介电层123、下电极插塞135与上电极插塞145。基底100例如是半导体基底，如硅基底。基底100包括第一区103与第二区105。在一实施例中，第一区103例如是周边电路区，第二区105例如是存储单元区。基底100中设置有多个隔离结构107，分隔出有源区109。

存储器110设置于第二区105，存储器110例如是与非门型闪存，由基底100起包括穿隧介电层113、浮置栅极115、栅间介电层117与控制栅极119。穿隧介电层113的材质例如是氧化硅；浮置栅极115与控制栅极119的材质例如是掺杂多晶硅；栅间介电层117的材质可以是氧化硅、氮化硅等单层介电材料，也可以是如图1所示的氧化硅-氮化硅-氧化硅所组成的复合介电层。控制栅极119上还可以设置有金属硅化物层130，以降低控制栅极119的电阻。金属硅化物层130可以是硅化钨、硅化钛或硅化钴。

电容器120设置于第一区103，包括了下电极125、电容介电层127与上电极129。下电极125设置于有源区109a(位于第一区103的有源区109)的基底100上。下电极125的材质例如是掺杂多晶硅，其与浮置栅极119例如是以相同的材料层所形成的。在一实施例中，隔离结构107的顶面例如是低于下电极125的顶面。

电容介电层127覆盖住下电极125，电容介电层127的材质例如是氧化硅-氮化硅-氧化硅，其与栅间介电层117例如是以相同的材料层所形成的。

上电极129设置于部分电容介电层127上，裸露出有源区109a的部分电容介电层127。上电极129的材质例如是掺杂多晶硅，其与控制栅极119例如是以相同的材料层所形成的。

上电极129与控制栅极119上还可以设置有金属硅化物层130，用来降低阻值。下电极125与基底100之间设置有介电层123，其材质例如是氧化硅，介电层123的厚度大于穿隧介电层113的厚度。

下电极插塞135设置于第一区103的有源区109a上，穿越电容介电层127而电连接下电极125。上电极插塞145则是电连接上电极129。在一施例中，上电极插塞145可以是设置于金属硅化物层130上，藉由金属硅化物层130电连接上电极129。下电极插塞135与上电极插塞145的材质可以是掺杂多晶硅、金属或金属硅化物等导体材料。

上述实施例，可以于存储器110旁设置此电容器120，且由于电容器120下方的介电层123厚度足够，可以在隔离结构107之间(即有源区)的基底100上设置电容器120的插塞(下电极插塞135)，而不会产生可靠度的问题。如此一来，电容器120的接点(插塞)就不限于设置在隔离结构107上，对于产品布局也能够更有弹性。

以下说明上述具有电容器的半导体器件的制造方法。图2A至图2D是绘示根据本发明一实施例的一种具有电容器的半导体器件的制造流程剖面图。

请参照图2A，此制造方法例如是先提供基底200，基底200例如是半导体基底，如硅基底。基底200包括第一区203与第二区205。在一实施例，第一区203例如是周边电路区，第二区205例如是存储单元区。

于第一区203的基底200上形成介电层223，于第二区205的基底200上形成穿隧介电层213。介电层223与穿隧介电层213的材质例如是氧化硅，其形成方法例如是热氧化法或化学气相沉积法。在一实施例中，可以是先形成掩模层(未绘示)覆盖住第二区205的基底200，然后利用热氧化法或化学气相沉积法，于第一区203的基底200上形成介电层223。之后，移除掩模层，于第二区205的基底200上形成穿隧介电层213。介电层223的厚度大于穿隧介电层213的厚度。

然后于基底上形成导体层225。导体层225的材质例如是掺杂多晶硅，其形成方法例如是利用化学气相沉积法形成未掺杂多晶硅层后，进行离子注入步骤来形成，当然也可以采用原位注入掺质的方式以化学气相沉积法形成掺杂多晶硅层。在一实施例中，导体层225在第一区203之中，是作为后续形成的电容器的下电极，在第二区205之中，则是作为后续形成的存储器的浮置栅极。也就是说，下电极与浮置栅极是由相同的材料层所形成的。

接着，于导体层225、介电层223、穿隧介电层213与基底200中形成多个隔离结构207，定义出有源区209。隔离结构207的形成方法例如是移除部分导体层225、介电层223、穿隧介电层213，形成多个沟渠206，之后于沟渠206中填入绝缘材料而形成。绝缘材料例如是氧化硅，其形成方法例如是高密度化学气相沉积法。

继而，请参照图2B，移除部分隔离结构207，使得隔离结构207的顶面低于导体层225的顶面。移除部分隔离结构207的方法例如是干式蚀刻法或湿式蚀刻法。

然后，于第一区203的基底200上形成电容介电层227。电容介电层227的材质可以是氧化硅等的介电材料，或是由氧化硅-氮化硅-氧化硅所形成的复合介电层，如图2B所示。这些介电材料的形成方法例如是化学气相沉积法。在形成电容介电层227的步骤中，还可以是由相同的材料层，于第二区205中形成栅间介电层(同样以附图标记227表示)，用来分隔存储器的控制栅极与浮置栅极。

接下来，请参照图2C，于电容介电层227上形成另一层导体层229。导体层229的材质例如是掺杂多晶硅，其形成方法请参照上述导体层225的形成方法。在一实施例中，导体层229在第一区203之中，是作为电容器的上电极，其与第一区203中的电容介电层227、导体层225(下电极)，构成了电容器220。在第二区205之中，导体层229则是作为控制栅极，与电容介电层227(栅间介电层)、导体层225(浮置栅极)及穿隧介电层213，构成了存储器210。存储器210可以是与非门型闪存。

换言之，导体层229在第一区203之中，是作为电容器的上电极，在第二区205之中，是作为存储器的控制栅极。亦即，上电极与控制栅极是由同一层导体层229形成的。

在一实施例中，还可以于导体层229上形成金属硅化物层230。金属硅化物层230的材质包括硅化钛、硅化钽或硅化钨，其形成方法包括溅镀法或化学气相沉积法。这层金属硅化物层230可以降低阻值，提高器件的操作速度。

之后，请继续参照图2C，图案化导体层229，于第二区205上形成控制栅极(导体层229)，于第一区203上形成上电极(导体层229)。图案化导体层229的方法例如是以图案化光致抗蚀剂层(未绘示)覆盖住部分金属硅化物层230，然后利用干式蚀刻法或湿式蚀刻法以移除有源区209a(位于第一区203的有源区209)上部分导体层229与金属硅化物层230。上电极(导体层229)会裸露出有源区209a上的部分电容介电层227。

在一实施例中，还可以于上述图案化导体层229之后，进一步图案化导体层225，而于第一区203的基底200上形成下电极(导体层225)，于第二区205形成块状的浮置栅极(导体层225)。当然，图案化导体层225以形成下电极与浮置栅极的这个步骤，也可以是在其它步骤之后进行，视器件的工艺而定。

继而，请参照图2D，于基底200上形成层间介电层233。层间介电层233的材质例如是氧化硅，其形成方法例如是化学气相沉积法。然后，于有源区209a上形成开口235，其延伸穿越层间介电层233与电容介电层227，而停止于导体层225。同时于导体层229上形成开口237，其延伸穿越层间介电层233，而停止于导体层229。当然，若导体层229上还设置了金属硅化物层230，则开口237便停止于金属硅化物层230上。

形成开口235、开口237的方法例如是先于层间介电层233上形成图案化掩模层(未绘示)，裸露出部分层间介电层233，之后再利用干式蚀刻法，如反应离子蚀刻法，移除裸露出的层间介电层233。在有源区209a的区域，还包括进一步移除电容介电层227，而形成裸露出导体层225的开口235。

接着，于开口235与开口237中填入导体材料，分别形成插塞243与插塞245。导体材料例如是掺杂多晶硅、金属或金属硅化物，其形成方法例如是化学气相沉积法。所形成的插塞243位于有源区209a上，延伸穿越电容介电层227，与导体层225电连接。而插塞245则是与导体层229电连接。

值得一提的是，在形成插塞243、插塞245的同时，还可以在第二区205的层间介电层233中形成另一个插塞247，电连接导体层230。至于后续完成存储器与整个半导体器件的方法应为本领域技术人员所公知，于此不再赘述。

上述提出的电容器的制造方法，可以与存储器的工艺相整合，而无须利用额外的光掩模来形成此电容器，不但可以简化制造流程、降低制造成本，且由于连接电容器的插塞可以形成于有源区上，不限于形成在隔离结构上方，还能够减少对于工艺设计的限制，提高产品布局的弹性。

虽然本发明已以较佳实施例揭露如上，但是其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围的情况下可以进行一些更动与润饰，因此本发明的保护范围应由所附权利要求来定义。

Claims (24)

1.一种具有电容器的半导体器件，包括：

基底，包括第一区与第二区；

多个隔离结构，设置于该基底中，至少于该第一区定义出有源区；

存储器，设置于该第二区的该基底上，该存储器由该基底起包括穿隧介电层、浮置栅极与控制栅极；

电容器，设置于该第一区的该基底上，包括：

下电极，设置于该有源区的该基底上，该下电极与该浮置栅极是由

相同的材料层形成的；

电容介电层，覆盖住该下电极；以及

上电极，设置于部分该电容介电层上，裸露出该有源区的部分该电

容介电层，该上电极与该控制栅极是由相同的材料层形成的；

介电层，设置于该下电极与该基底之间，该介电层的厚度大于该穿隧介电层的厚度；

下电极插塞，设置于该有源区上方，电连接该下电极；以及

上电极插塞，电连接该上电极。

2.如权利要求1所述的具有电容器的半导体器件，其中该第一区的该隔离结构的顶面低于该下电极的顶面。

3.如权利要求1所述的具有电容器的半导体器件，其中该上电极插塞位于该隔离结构上方。

4.如权利要求1所述的具有电容器的半导体器件，还包括栅间介电层，设置于该浮置栅极与该控制栅极之间。

5.如权利要求4所述的具有电容器的半导体器件，其中该栅间介电层与该电容介电层是由相同的材料层形成的。

6.如权利要求1所述的具有电容器的半导体器件，还包括金属硅化物层，设置于该上电极上，且该上电极插塞藉由该金属硅化物层电连接该上电极。

7.如权利要求6所述的具有电容器的半导体器件，其中该金属硅化物层的材质包括硅化钨、硅化钛或硅化钴。

8.如权利要求1所述的具有电容器的半导体器件，其中该电容介电层的材质包括氧化硅-氮化硅-氧化硅。

9.如权利要求1所述的具有电容器的半导体器件，其中该下电极的材质包括掺杂多晶硅。

10.如权利要求1所述的具有电容器的半导体器件，其中该上电极的材质包括掺杂多晶硅。

11.如权利要求1所述的具有电容器的半导体器件，其中该存储器为与非门型闪存。

12.如权利要求1所述的具有电容器的半导体器件，其中该第一区为周边电路区，该第二区为存储单元区。

13.一种具有电容器的半导体器件的制造方法，该方法包括：

提供基底，该基底包括第一区与第二区；

于该第一区的该基底上形成介电层；

于该第二区的该基底上形成穿隧介电层，其中该介电层的厚度大于该穿隧介电层的厚度；

于该基底上形成第一导体层，覆盖住该介电层与该穿隧介电层；

于该第一导体层、该介电层、该穿隧介电层与该基底中形成多个隔离结构，以至少于该第一区定义出有源区；

于该第一区的该基底上形成电容介电层；

于该基底上形成第二导体层；

图案化该第二导体层，于该第二区的该基底上形成控制栅极，并于该第一区的该基底上形成上电极，该上电极裸露出该有源区上的部分该电容介电层；以及

图案化该第一导体层，于该第一区的该基底上形成下电极，于该第二区的该基底上形成浮置栅极。

14.如权利要求13所述的具有电容器的半导体器件的制造方法，还包括于图案化该第一导体层的步骤之后：

于该基底上形成层间介电层；以及

于该层间介电层中形成第一插塞与第二插塞，其中该第一插塞设置于该有源区上并与该下电极电连接，该第二插塞与该上电极电连接。

15.如权利要求14所述的具有电容器的半导体器件的制造方法，其中形成该第一插塞与该第二插塞的方法包括：

于该有源区形成第一开口，该第一开口延伸穿越该层间介电层与该电容介电层，而停止于该下电极，并于该第二导体层上形成第二开口，该第二开口延伸穿越该层间介电层，而停止于该上电极；以及

于该第一开口与该第二开口中填入导体材料，分别形成该第一插塞与该第二插塞。

16.如权利要求13所述的具有电容器的半导体器件的制造方法，还包括于形成该电容介电层的步骤中，于该第二区的该基底上形成栅间介电层，其中该栅间介电层与该电容介电层是由相同的材料层形成的。

17.如权利要求13所述的具有电容器的半导体器件的制造方法，其中该第二插塞位于该隔离结构上方。

18.如权利要求13所述的具有电容器的半导体器件的制造方法，还包括于形成该些隔离结构之后，移除部分该隔离结构，使该隔离结构的顶面低于该第一导体层的顶面。

19.如权利要求13所述的具有电容器的半导体器件的制造方法，还包括于形成该第二导体层的步骤之后，于该基底上形成金属硅化物层。

20.如权利要求19所述的具有电容器的半导体器件的制造方法，还包括于图案化该第二导体层的步骤中，一并移除部分该金属硅化物层。

21.如权利要求19所述的具有电容器的半导体器件的制造方法，其中该金属硅化物层的材质包括硅化钨、硅化钛或硅化钴。

22.如权利要求13所述的具有电容器的半导体器件的制造方法，其中该电容介电层的材质包括氧化硅-氮化硅-氧化硅。

23.如权利要求13所述的具有电容器的半导体器件的制造方法，其中该存储器为与非门型闪存。

24.如权利要求13所述的具有电容器的半导体器件的制造方法，其中该第一区为周边电路区，该第二区为存储单元区。

Images