CN104576594A - 一种利用点胶工艺的指纹设计封装结构及其制备方法 - Google Patents

一种利用点胶工艺的指纹设计封装结构及其制备方法 Download PDF

Info

Publication number
CN104576594A
CN104576594A CN201410850283.9A CN201410850283A CN104576594A CN 104576594 A CN104576594 A CN 104576594A CN 201410850283 A CN201410850283 A CN 201410850283A CN 104576594 A CN104576594 A CN 104576594A
Authority
CN
China
Prior art keywords
glue
gold thread
wafer
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410850283.9A
Other languages
English (en)
Inventor
陈兴隆
贾文平
李涛涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN201410850283.9A priority Critical patent/CN104576594A/zh
Publication of CN104576594A publication Critical patent/CN104576594A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种利用点胶工艺的指纹设计封装结构及其制备方法，所述封装结构主要由数据存储晶片、基板、硅材垫块、粘片胶、功能算法晶片、保护胶、金线、高介电常数塑封料、感应芯片组成；所述基板连接有数据存储晶片、功能算法晶片和硅材垫块，金线连接数据存储晶片、功能算法晶片和基板；所述硅材垫块上有粘片胶，保护胶包裹金线、数据存储晶片和功能算法晶片；所述粘片胶和保护胶上表面有感应芯片，金线连接感应芯片和基板；所述高介电常数塑封料包裹感应芯片、金线和保护胶。该发明通过加硅材垫块和采用点胶工艺,比目前市场上常见的wafer上做trench引出RDL焊盘进行打线，然后再点胶或者局部塑封保护金线的解决方案要更经济，工艺更简单。

Description

一种利用点胶工艺的指纹设计封装结构及其制备方法
技术领域
本发明涉及微电子封装技术、传感器技术以及芯片互联等技术，具体是一种利用点胶工艺的指纹设计封装结构及其制备方法。
背景技术
随着终端产品的智能化程度不断提高，各种传感器芯片层出不穷。传感芯片扩展了智能手机、平板电脑等产品的应用领域，例如，指纹识别芯片的出现就大大提高了上述产品的安全性。
目前典型的指纹识别传感器芯片，包括半导体芯片，其上形成有用于感测的传感器元件阵列作为感应区域，其最大的特征在于其芯片表面的感应区域与用户手指发生作用，产生芯片可以感测的电信号。为了能实现指纹识别传感器的感测功能，还需要用于存储感测信号的存储芯片，如Flash芯片，以及用于处理信号的专用集成电路芯片，即ASIC芯片。当前的指纹识别传感器件需要很多分立的组装步骤，其中指纹识别传感器芯片、存储芯片和专用集成电路芯片各自为单独的元件，在传感器件的组装或封装过程中放到一起，也就是说，识别传感器芯片、存储芯片和专用集成电路芯片未被包封到一起。
发明内容
对于上述现有技术存在的问题，本发明提供了一种利用点胶工艺的指纹设计封装结构及其制备方法，通过加硅材垫块(SPACER)和采用点胶工艺，比目前市场上常见的wafer上做trench引出RDL焊盘进行打线，然后再点胶或者局部塑封保护金线的解决方案要更经济，工艺更简单。
一种利用点胶工艺的指纹设计封装结构，所述封装结构主要由数据存储晶片、基板、硅材垫块、粘片胶、功能算法晶片、保护胶、金线、高介电常数塑封料、感应芯片组成；所述基板连接有数据存储晶片和功能算法晶片，金线连接数据存储晶片和基板，金线还连接功能算法晶片和基板，所述基板上有硅材垫块；所述硅材垫块上有粘片胶，保护胶包裹金线和数据存储晶片，保护胶还包裹金线和功能算法晶片；所述粘片胶和保护胶上表面有感应芯片，金线连接感应芯片和基板；所述高介电常数塑封料包裹感应芯片、金线和保护胶。
所述硅材垫块高于数据存储晶片和功能算法晶片上金线的最高线弧。
所述粘片胶和保护胶上表面在同一平面。
所述感应芯片表面到高介电常数塑封料表面的距离在100um左右。
所述高介电常数塑封料的介电常数大于7，塑封颗粒尺寸均值5-7um，最大颗粒小于20um，可以保证完全填充和指纹采集成像效果。
一种利用点胶工艺的指纹设计封装结构的制备方法，具体按照以下步骤进行：
步骤一：在基板上贴装数据存储晶片、功能算法晶片以及硅材垫块，硅材垫块高出两个晶片上最高线弧50um，然后完成打线，即金线连接数据存储晶片和基板，金线还连接功能算法晶片和基板；
步骤二：使用保护胶点胶包裹金线、数据存储晶片和功能算法晶片，保护胶比硅材垫块高出20-30um，保护胶不烘烤直接贴装感应芯片，然后再进行烘烤，保护胶为环氧树脂胶水；
贴装感应芯片时保护胶被压平，烘烤后既起到保护金线、数据存储晶片和功能算法晶片的作用，又起到了固定和支撑感应芯片的伸出部分，保证感应芯片伸出部分打线时稳固无晃动。
步骤三：金线连接感应芯片和基板，高介电常数塑封料包裹感应芯片、金线和保护胶，感应芯片采用RSSB打线，降低线弧高度到50-60um，感应芯片表面到高介电常数塑封料表面的高度在100um左右，保证塑封时不出现压线。
附图说明
图1为基板图；
图2为贴装打线图；
图3为点胶图；
图4为贴芯片打线图；
图5为塑封图。
图中，1为数据存储晶片，2为基板，3为硅材垫块，4为粘片胶，5为功能算法晶片，6为保护胶，7为金线，8为高介电常数塑封料，9为感应芯片。
具体实施方式
下面结合附图对本发明做一个详细说明。
如图5所示，一种利用点胶工艺的指纹设计封装结构，所述封装结构主要由数据存储晶片1、基板2、硅材垫块3、粘片胶4、功能算法晶片5、保护胶6、金线7、高介电常数塑封料8、感应芯片9组成；所述基板2连接有数据存储晶片1和功能算法晶片5，金线7连接数据存储晶片1和基板2，金线7还连接功能算法晶片5和基板2，所述基板2上有硅材垫块3；所述硅材垫块3上有粘片胶4，保护胶6包裹金线7和数据存储晶片1，保护胶6还包裹金线7和功能算法晶片5；所述粘片胶4和保护胶6上表面有感应芯片9，金线7连接感应芯片9和基板2；所述高介电常数塑封料8包裹感应芯片9、金线7和保护胶6。
所述硅材垫块3高于数据存储晶片1和功能算法晶片5上金线7的最高线弧。
所述粘片胶4和保护胶6上表面在同一平面。
所述感应芯片9表面到高介电常数塑封料8表面的距离在100um左右。
所述高介电常数塑封料8的介电常数大于7，塑封颗粒尺寸均值5-7um，最大颗粒小于20um，可以保证完全填充和指纹采集成像效果。
一种利用点胶工艺的指纹设计封装结构的制备方法，具体按照以下步骤进行：
步骤一：在基板2上贴装数据存储晶片1、功能算法晶片5以及硅材垫块3，硅材垫块3高出两个晶片上最高线弧50um，然后完成打线，即金线7连接数据存储晶片1和基板2，金线7还连接功能算法晶片5和基板2，如图1和图2所示；
步骤二：使用保护胶6点胶包裹金线7、数据存储晶片1和功能算法晶片5，保护胶6比硅材垫块3高出20-30um，保护胶6不烘烤直接贴装感应芯片9，然后再进行烘烤，保护胶6为环氧树脂胶水，如图3和图4所示；
贴装感应芯片9时保护胶6被压平，烘烤后既起到保护金线7、数据存储晶片1和功能算法晶片5的作用，又起到了固定和支撑感应芯片9的伸出部分，保证感应芯片9伸出部分打线时稳固无晃动。
步骤三：金线7连接感应芯片9和基板2，高介电常数塑封料8包裹感应芯片9、金线7和保护胶6，感应芯片9采用RSSB打线，降低线弧高度到50-60um，感应芯片9表面到高介电常数塑封料8表面的高度在100um左右，保证塑封时不出现压线，如图4和图5所示。
该结构可以减小SIP设计尺寸，实现感应芯片正常打线而避免感应芯片做trench和RDL焊盘再打线，经调研采用该结构和工艺流程的产品单粒成要低于感应芯片挖trench引出RDL焊盘打线再用普通塑封料塑封的产品。

Claims (7)

1.一种利用点胶工艺的指纹设计封装结构，其特征在于，所述封装结构主要由数据存储晶片(1)、基板(2)、硅材垫块(3)、粘片胶(4)、功能算法晶片(5)、保护胶(6)、金线(7)、高介电常数塑封料(8)、感应芯片(9)组成；所述基板(2)连接有数据存储晶片(1)和功能算法晶片(5)，金线(7)连接数据存储晶片(1)和基板(2)，金线(7)还连接功能算法晶片(5)和基板(2)，所述基板(2)上有硅材垫块(3)；所述硅材垫块(3)上有粘片胶(4)，保护胶(6)包裹金线(7)和数据存储晶片(1)，保护胶(6)还包裹金线(7)和功能算法晶片(5)；所述粘片胶(4)和保护胶(6)上表面有感应芯片(9)，金线(7)连接感应芯片(9)和基板(2)；所述高介电常数塑封料(8)包裹感应芯片(9)、金线(7)和保护胶(6)。
2.根据权利要求1所述的一种利用点胶工艺的指纹设计封装结构，其特征在于，所述硅材垫块(3)高于数据存储晶片(1)和功能算法晶片(5)上金线(7)的最高线弧。
3.根据权利要求1所述的一种利用点胶工艺的指纹设计封装结构，其特征在于，所述粘片胶(4)和保护胶(6)上表面在同一平面。
4.根据权利要求1所述的一种利用点胶工艺的指纹设计封装结构，其特征在于，所述感应芯片(9)表面到高介电常数塑封料(8)表面的距离在100um左右。
5.根据权利要求1所述的一种利用点胶工艺的指纹设计封装结构，其特征在于，所述高介电常数塑封料(8)的介电常数大于7，塑封颗粒尺寸均值5-7um，最大颗粒小于20um，可以保证完全填充和指纹采集成像效果。
6.根据权利要求1所述的一种利用点胶工艺的指纹设计封装结构，其特征在于，保护胶(6)为环氧树脂胶水。
7.一种利用点胶工艺的指纹设计封装结构的制备方法，其特征在于，具体按照以下步骤进行：
步骤一：在基板(2)上贴装数据存储晶片(1)、功能算法晶片(5)以及硅材垫块(3)，硅材垫块(3)高出两个晶片上最高线弧50um，然后完成打线，即金线(7)连接数据存储晶片(1)和基板(2)，金线(7)还连接功能算法晶片(5)和基板(2)；
步骤二：使用保护胶(6)点胶包裹金线(7)、数据存储晶片(1)和功能算法晶片(5)，保护胶(6)比硅材垫块(3)高出20-30um，保护胶(6)不烘烤直接贴装感应芯片(9)，然后再进行烘烤；
步骤三：金线(7)连接感应芯片(9)和基板(2)，高介电常数塑封料(8)包裹感应芯片(9)、金线(7)和保护胶(6)，感应芯片(9)采用RSSB打线，降低线弧高度到50-60um，感应芯片(9)表面到高介电常数塑封料(8)表面的高度在100um左右。
CN201410850283.9A 2014-12-31 2014-12-31 一种利用点胶工艺的指纹设计封装结构及其制备方法 Pending CN104576594A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410850283.9A CN104576594A (zh) 2014-12-31 2014-12-31 一种利用点胶工艺的指纹设计封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410850283.9A CN104576594A (zh) 2014-12-31 2014-12-31 一种利用点胶工艺的指纹设计封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN104576594A true CN104576594A (zh) 2015-04-29

Family

ID=53092292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410850283.9A Pending CN104576594A (zh) 2014-12-31 2014-12-31 一种利用点胶工艺的指纹设计封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN104576594A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108328562A (zh) * 2018-02-28 2018-07-27 山东盛芯半导体有限公司 一种压力传感器封装结构与封装方法
CN109103265A (zh) * 2018-09-19 2018-12-28 华天科技（西安）有限公司 一种带有垫块的光电传感器封装结构及其封装方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133932A1 (en) * 2003-12-19 2005-06-23 Jens Pohl Semiconductor module with a semiconductor stack, and methods for its production
US20050282310A1 (en) * 2002-11-08 2005-12-22 Stmicroelectronics Inc. Encapsulation of multiple integrated circuits
US20100267202A1 (en) * 2006-02-03 2010-10-21 Siliconware Precision Industries Co., Ltd. Method of fabricating stacked semiconductor structure
CN103038782A (zh) * 2010-06-18 2013-04-10 奥森泰克公司 包括在感测区域上的包封层的手指传感器和相关方法
TW201439865A (zh) * 2013-04-12 2014-10-16 Bruce Zheng-San Chou 指紋感測裝置及其製造方法
CN104194271A (zh) * 2014-08-29 2014-12-10 天津德高化成新材料股份有限公司 用于指纹传感器感应层的介电复合材料及制备方法
CN104303288A (zh) * 2012-05-15 2015-01-21 韩国科泰高科株式会社 指纹传感器封装件及其制造方法
CN204516755U (zh) * 2014-12-31 2015-07-29 华天科技（西安）有限公司 一种利用点胶工艺的指纹设计封装结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050282310A1 (en) * 2002-11-08 2005-12-22 Stmicroelectronics Inc. Encapsulation of multiple integrated circuits
US20050133932A1 (en) * 2003-12-19 2005-06-23 Jens Pohl Semiconductor module with a semiconductor stack, and methods for its production
US20100267202A1 (en) * 2006-02-03 2010-10-21 Siliconware Precision Industries Co., Ltd. Method of fabricating stacked semiconductor structure
CN103038782A (zh) * 2010-06-18 2013-04-10 奥森泰克公司 包括在感测区域上的包封层的手指传感器和相关方法
CN104303288A (zh) * 2012-05-15 2015-01-21 韩国科泰高科株式会社 指纹传感器封装件及其制造方法
TW201439865A (zh) * 2013-04-12 2014-10-16 Bruce Zheng-San Chou 指紋感測裝置及其製造方法
CN104194271A (zh) * 2014-08-29 2014-12-10 天津德高化成新材料股份有限公司 用于指纹传感器感应层的介电复合材料及制备方法
CN204516755U (zh) * 2014-12-31 2015-07-29 华天科技（西安）有限公司 一种利用点胶工艺的指纹设计封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108328562A (zh) * 2018-02-28 2018-07-27 山东盛芯半导体有限公司 一种压力传感器封装结构与封装方法
CN108328562B (zh) * 2018-02-28 2024-05-17 山东盛芯电子科技有限公司 一种压力传感器封装结构的封装方法
CN109103265A (zh) * 2018-09-19 2018-12-28 华天科技（西安）有限公司 一种带有垫块的光电传感器封装结构及其封装方法
CN109103265B (zh) * 2018-09-19 2023-08-29 华天科技（西安）有限公司 一种带有垫块的光电传感器封装结构及其封装方法

Similar Documents

Publication Publication Date Title
US8704381B2 (en) Very extremely thin semiconductor package
US20190006339A1 (en) Three-dimensional integrated fan-out wafer level package
US11101244B2 (en) Stacked semiconductor die assemblies with die support members and associated systems and methods
KR102136785B1 (ko) 인덕터를 포함하는 적층형 반도체 다이 및 연관된 방법
US8759956B2 (en) Chip package and method of manufacturing the same
US20100213588A1 (en) Wire bond chip package
WO2007146307A2 (en) Stack die packages
US10811372B2 (en) Semiconductor devices with post-probe configurability
KR20110039299A (ko) 반도체 디바이스에서의 와이어온와이어 스티치 본딩
CN104600055A (zh) 一种指纹识别传感器件
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
WO2011049764A3 (en) Leadframe packages having enhanced ground-bond reliability
CN104538379A (zh) 一种基于局部塑封工艺的指纹设计封装结构及其制备方法
TW200504963A (en) Multi-chip semiconductor package and manufacturing method thereof
CN108701208B (zh) 指纹识别模组及指纹识别芯片封装结构
US20130069223A1 (en) Flash memory card without a substrate and its fabrication method
US20160035664A1 (en) Semiconductor package on package structure and method of forming the same
CN104576594A (zh) 一种利用点胶工艺的指纹设计封装结构及其制备方法
CN204516755U (zh) 一种利用点胶工艺的指纹设计封装结构
CN108022887B (zh) 一种柔性封装结构及其制备方法、可穿戴设备
US8987881B2 (en) Hybrid lead frame and ball grid array package
US20020096752A1 (en) Intercrossedly-stacked dual-chip semiconductor package and method of fabricating the same
US20080224284A1 (en) Chip package structure
CN104576563A (zh) 一种埋入式传感芯片系统封装结构
US6784019B2 (en) Intercrossedly-stacked dual-chip semiconductor package and method of fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150429