CN104465505A - 扇出晶圆封装方法 - Google Patents

扇出晶圆封装方法 Download PDF

Info

Publication number
CN104465505A
CN104465505A CN201410785167.3A CN201410785167A CN104465505A CN 104465505 A CN104465505 A CN 104465505A CN 201410785167 A CN201410785167 A CN 201410785167A CN 104465505 A CN104465505 A CN 104465505A
Authority
CN
China
Prior art keywords
chip
fan
layer
out wafer
conductive interconnecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410785167.3A
Other languages
English (en)
Inventor
高国华
郭飞
宣慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201410785167.3A priority Critical patent/CN104465505A/zh
Publication of CN104465505A publication Critical patent/CN104465505A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种扇出晶圆封装方法，包括：提供包括第一芯片的衬底；在衬底上依次形成封装层，形成封装层的步骤包括：形成导电互连结构、第二芯片以及介质层，介质层露出导电互连结构以及第二芯片的金属垫；在封装层上形成绝缘层，绝缘层包括与导电互连结构或者第二芯片的金属垫电连接的引线结构。本发明的有益效果在于，将一个或多个第二芯片与一个第一芯片组合封装在一起，第二芯片可以作为辅助芯片配合第一芯片工作，以使整个扇出晶圆封装结构的电气性能得到提升，这种方法相对于现有的再造晶圆工艺来说只需要在主芯片上形成辅助芯片，相对省去了再造晶圆的工艺步骤，降低了生产成本以及工艺的复杂性。

Description

扇出晶圆封装方法
技术领域
本发明涉及半导体封装领域，具体涉及一种扇出晶圆封装方法。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。
在公告号为CN1747156C的中国专利中就公开了一种封装基板。所述封装基板包括：基板，所述基板包括一表面；位于所述基板表面上的接球垫；形成于所述基板表面上的防焊层，所述防焊层包括至少一开口，所述开口露出所述接球垫；所述封装基板还包括一图案化金属补强层，所述图案化金属补强层沿着所述防焊层开口的侧壁形成于所述接球垫上。
但是，这种封装基板功能结构比较单一，并不能适应半导体产品轻薄短小的趋势以及产品系统功能需求的不断提高。在现有技术中需要对晶圆进行再造工艺才能提升半导体产品性能，但是这种方式需要昂贵的设备支撑，同时还会增加工艺的复杂程度。因此，如何进一步提高系统级封装的集成性成为本领域技术人员亟待解决的问题。
发明内容
本发明解决的问题是提供一种扇出晶圆封装方法，以较为简便地提升形成的扇出晶圆封装结构的电气性能。
为解决上述问题，本发明提供一种扇出晶圆封装方法，包括：
提供衬底，所述衬底中包括第一芯片；
在所述衬底上依次形成一层或多层封装层，形成所述封装层的步骤包括：
形成与所述第一芯片电连接的导电互连结构；在所述第一芯片上未形成所述导电互连结构的部分设置第二芯片，所述第二芯片具有金属垫；在所述导电互连结构和第二芯片之间填充介质层，所述介质层露出所述导电互连结构以及第二芯片的金属垫；
在所述封装层上形成绝缘层，所述绝缘层包括与所述导电互连结构或者第二芯片的金属垫电连接的引线结构。
可选的，提供第一芯片的步骤还包括：
所述第一芯片的表面形成有金属垫；
在所述第一芯片表面的金属垫上形成钝化层，所述金属垫从所述钝化层中露出。
可选的，在同一封装层中，
使第二芯片的高度小于导电互连结构的高度。
可选的，在第一芯片上设置第二芯片的步骤包括：使所述第二芯片粘贴在所述第一芯片上。
可选的，使第二芯片粘贴在第一芯片的步骤包括：
在所述第一芯片未形成所述导电互连结构的表面上形成绝缘粘附层；
在所述绝缘粘附层上设置所述第二芯片，以使所述第二芯片通过所述绝缘粘附层粘贴于所述第一芯片上。
可选的，形成导电互连结构的步骤包括：形成铜柱结构端子。
可选的，形成绝缘层的步骤包括：
在所述封装层上形成与导电互连结构或者第二芯片电连接的导电布线结构；
在所述封装层以及导电布线结构上形成绝缘层，所述绝缘层中形成有露出所述导电布线结构的开口；
在所述开口中形成球下金属层；
在所述球下金属层上形成凸点结构。
可选的，形成凸点结构的步骤包括：形成球形凸点结构或者柱形凸点结构。
可选的，形成凸点结构的步骤包括：采用电镀或者植球的方式形成球形凸点结构。
可选的，形成铜材料的凸点结构。
与现有技术相比，本发明的技术方案具有以下优点：
在提供包括第一芯片的衬底后，在所述衬底上依次形成一层或多层封装层，形成所述封装层的步骤包括形成与所述第一芯片电连接的导电互连结构；在所述第一芯片上未形成所述导电互连结构的部分设置第二芯片，所述第二芯片具有金属垫；在所述导电互连结构和第二芯片之间填充介质层，所述介质层露出所述导电互连结构以及第二芯片的金属垫；在这之后，在所述封装层上形成绝缘层，所述绝缘层包括与所述导电互连结构或者第二芯片的金属垫电连接的引线结构。也就是说，本发明将一个或多个第二芯片与一个具有第一芯片的衬底组合封装在一起，第二芯片可以作为辅助芯片配合衬底中的第一芯片工作，使整个扇出晶圆封装结构的电气性能得到提升，这种方法相对于现有的再造晶圆工艺来说只需要在主芯片上形成辅助芯片，相对省去了再造晶圆的工艺步骤，降低了生产成本以及工艺的复杂性。
附图说明
图1至图9是本发明扇出晶圆封装方法一实施例中各个步骤的结构示意图。
具体实施方式
现有技术为了适应半导体器件体积减小、电器性能提升的要求，采用晶圆再造工艺来扩大封装体积面积，利用更小的芯片来获得更好的封装芯片电气性能。但是这种方法需要昂贵的设备，工艺也较为复杂，不仅增加了生产成本，复杂的工艺也不利于提升芯片的性能。
为此，本发明提供一种扇出晶圆封装方法，包括：
提供衬底，所述衬底中包括第一芯片；
在所述衬底上依次形成一层或多层封装层，形成所述封装层的步骤包括：
形成与所述第一芯片电连接的导电互连结构；在所述第一芯片上未形成所述导电互连结构的部分设置第二芯片，所述第二芯片具有金属垫；在所述导电互连结构和第二芯片之间填充介质层，所述介质层露出所述导电互连结构以及第二芯片的金属垫；
在所述封装层上形成绝缘层，在所述绝缘层包括与所述导电互连结构或者第二芯片的金属垫电连接的引线结构。
通过上述步骤将一个或多个第二芯片与一个第一芯片组合封装在一起，第二芯片可以作为辅助芯片配合主芯片工作，以使形成的整个扇出晶圆封装结构的电气性能得到提升，这种方法相对于现有的再造晶圆工艺来说只需要在主芯片上形成辅助芯片，相对省去了再造晶圆的工艺步骤，降低了生产成本以及工艺的复杂性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图1至图9是本发明扇出晶圆封装方法一实施例中各个步骤的结构示意图。
首先参考图1，提供衬底。在本实施例中，所述衬底包括一个或者多个第一芯片100的来料圆片硅。所述第一芯片100可以作为形成的扇出晶圆封装结构的主芯片。具体来说，所述第一芯片100可以是按照现有工艺形成的具有半导体器件的来料圆片硅。
在本实施例中，所述第一芯片100表面设有金属垫101，所述金属垫101用于将第一芯片100内部的电路特性连接至第一芯片100表面，以便于后续步骤中与导电互连结构以及引线结构连接。
在本实施例中，可以通过电解化学镀的方式形成所述金属垫101。
提供衬底的步骤还包括：在所述第一芯片100表面的金属垫101上还形成钝化层(图中未示出)。所述钝化层可以用于保护所述第一芯片100的表面。
所述金属垫101从所述钝化层中露，出以便封装步骤的进行。
具体的，在本实施例中，所述钝化层的材料可以是二氧化硅或者氮化硅。但是本发明对此并不做限定。
在这之后，在所述衬底上依次形成一层或多层封装层。在本实施例中，以在所述第一芯片100上形成一层封装层，且该层封装层中仅包含一个第二芯片为例进行说明。
但是，此处需要声明的是，在本发明的其他实施例中。还可以在所述第一芯片100上形成多层封装层，且每一层封装层中也可以设置一个或多个第二芯片。因此，本发明对具体在所述第一芯片100上形成多少层封装层、每层封装层中设置多少第二芯片不作限定，而是应当根据实际情况为准。
具体的，如前文所述，在衬底上形成封装层的步骤包括：
参考图2，在所述第一芯片100上形成与所述第一芯片100电连接的导电互连结构102；
在本实施例中，可以形成铜柱结构端子，以作为所述导电互连结构102。
具体的，在本实施例中，所述对应于所述第一芯片100的导电互连结构102的材料为铜。但是本发明对此并不作限定。
同时，在本实施例中，所述对应于所述第一芯片100的导电互连结构102的高度小于100微米。这种高度有利于减小整个扇出晶圆封装结构的体积，同时又不至于过小而给形成工艺带来难度。
参考图3图4，在形成与所述第一芯片100电连接的导电互连结构102之后，在所述第一芯片100上未形成所述导电互连结构102的部分(也就是第一芯片100上的空旷区域)形成第二芯片120(参考图4)，以尽量避免影响到第一芯片100的电路特性。
所述第二芯片120具有金属垫，以将自身内部的电路特性导出。
具体的，使所述第二芯片120粘贴在所述第一芯片100上，这种方式比较简单，且对第一芯片100等其他结构的影响较小。
具体的，在本实施例中，使第二芯片120粘贴在第一芯片100的步骤包括：
在所述第一芯片100上形成绝缘粘附层110；具体的，可以通过点胶的方式形成所述绝缘粘附层110。
在形成所述绝缘粘附层110之后，在所述绝缘粘附层110上形成所述第二芯片120，以使所述第二芯片120通过所述绝缘粘附层110粘贴于所述第一芯片100上。
在本实施例中，使同一封装层中的第二芯片120的高度小于所述第二芯片120所在的导电互连结构102的高度，以便于后续封装层中的其他部件的形成。
具体的，可以在粘贴所述第二芯片120之前，对第二芯片120进行适当的研磨抛光处理，使第二芯片120的厚度减小。
由于本实施例中，所述对应于所述第一芯片100的导电互连结构102的高度小于100微米，所述第二芯片120的高度相应地小于100微米。
参考图5，在所述导电互连结构102和第二芯片120之间填充介质层170。所述介质层170用于起绝缘作用。所述介质层170露出所述导电互连结构102以及第二芯片120的金属垫。
具体的，可以采用以下方式形成所述介质层170：
先在第一芯片100、导电互连结构102以及第二芯片120上形成介质层材料(图中未示出)；
然后在所述介质层材料表面形成光刻胶，并通过显影、曝光在光刻胶中形成图案；
以所述具有图形的光刻胶作为刻蚀掩模对所述介质层材料进行刻蚀，进而形成所述露出所述导电互连结构102以及部分第二芯片120的介质层170。其中，第二芯片120从介质层170中露出的部分用于与后续形成的引线结构电连接。
在本实施例中，所述介质层170的材料可以是二氧化硅。但是本发明对此不做限定。
所述介质层170、导电互连结构102以及第二芯片120共同构成本发明所述的一层封装层。如前文所述，本实施例以形成一层封装层为例，但是本领域技术人员应当了解，本发明也可以依次形成若干层封装层，本发明对此不作任何限定。
在形成所述封装层之后，在所述封装层上形成绝缘层210以及与所述导电互连结构102或者第二芯片120电连接的引线结构，所述引线结构将所述第一芯片100和第二芯片120从所述绝缘层210引出。
具体请参考图6，在本实施例中，先在本实施例所形成的封装层上形成与导电互连结构102或者第二芯片120电连接的导电布线结构130，所述导电布线结构130用于将导电互连结构102的电路特性引出，以方便与连接至后续形成的引线结构电连接。
然后参考图7，在所述封装层以及导电布线结构130上形成绝缘层210，所述绝缘层210中具有露出部分所述导电布线结构130的开口。所述绝缘层210为后续形成的整个扇出晶圆封装结构的表层结构。
继续参考图8，在露出的导电布线结构130表面形成与所述绝缘层210表面相齐平的球下金属层220。所述球下金属层220用于定义后续形成的凸点结构230的位置。
结合参考图9，在所述球下金属层220表面形成凸出于所述绝缘层210的凸点结构230。
在本实施例中，可以形成球形凸点结构的凸点结构230。但是同样的，本发明对形成何种形状结构的凸点结构不作任何限定，所述凸点结构230也可以是其他结构，例如圆柱结构的凸点结构。
在本实施例中，可以采用电镀凸点、植球凸点等方式形成所述球形凸点结构的凸点结构230。
另外，在本实施例中，可以形成铜材料的凸点结构230。这种材料具有较好的导电性。但是同样的，本发明对形成何种材料的凸点结构230不作任何限定。
此外，本发明还提供一种扇出晶圆封装结构，参考图9，在本实施例中，所述扇出晶圆封装结构包括以下结构：
衬底。在本实施例中，所述衬底包括一个或者多个第一芯片100的来料圆片硅。所述第一芯片100可以作为形成的扇出晶圆封装结构的主芯片。具体来说，所述第一芯片100可以是按照现有工艺形成的具有半导体器件的来料圆片硅。
在本实施例中，所述第一芯片100表面还形成钝化层(图中未示出)。所述钝化层可以用于保护所述第一芯片100的表面。
具体的，在本实施例中，所述钝化层的材料可以是二氧化硅或者氮化硅。但是本发明对钝化层的材料并不做限定。
在本实施例中，所述第一芯片100表面的钝化层上形成有金属垫101，所述金属垫101用于将第一芯片100内部的电路特性连接至第一芯片100表面，以便于后续步骤中与导电互连结构102以及引线结构230连接。
所述扇出晶圆封装结构还包括依次形成于所述衬底上的一层或多层封装层，所述封装层包括与所述第一芯片电连接的导电互连结构，设置于所述第一芯片未形成所述导电互连结构部分的第二芯片，以及覆盖所述第一芯片并露出所述导电互连结构以及部分第二芯片的介质层；
所述封装层可以将一个或者多个第二芯片设置在作为第一芯片100上，使整个扇出晶圆封装结构的电气性能得到提升，这相对于现有的再造晶圆工艺来说只需要在主芯片上形成辅助芯片，相对省去了再造晶圆的工艺步骤，降低了生产成本以及工艺的复杂性。
在本实施例中，以在所述第一芯片100上形成一层封装层为例进行说明。
但是此处需要声明的是，虽然本实施例的第一芯片100上仅包括一层封装层，但是本发明的其他实施例中，在所述第一芯片100上也可以具有多层封装层，也就是说，所述第一芯片100上可以具有多个第二芯片120，多个第二芯片120可以是分别布置于多层封装层中，也可以是布置于同一层封装层中。因此，本发明对所述第一芯片100上具体形成有多少层封装层不作限定，同时也对每一层封装层中设有多少第二芯片不作限定，而是应当根据实际情况为准。
具体的，所述导电互连结构102与所述第一芯片100的金属垫101电连接。
在本实施例中，所述导电互连结构102为铜柱结构端子。
所述对应于所述第一芯片100的导电互连结构102的材料为铜。但是本发明对此并不作限定。
在本实施例中，所述对应于所述第一芯片100的导电互连结构102的高度小于100微米。这种高度有利于减小整个扇出晶圆封装结构的体积，同时又不至于过小而给形成所述扇出晶圆封装结构的工艺带来难度。
所述封装层还包括位于所述第一芯片100未形成所述导电互连结构102的部分(也就是第一芯片100上的空旷区域)的第二芯片120，将第二芯片120安排在空旷区域可以尽量避免影响到第一芯片100的电路特性。
所述第二芯片120具有金属垫，以将自身内部的电路特性导出。
在本实施例中，所述第二芯片120粘贴在所述第一芯片100上，这种方式比较简单，且对第一芯片100等其他结构的影响较小。
具体的，所述第一芯片上形成有绝缘粘附层110；
所述第二芯片120通过所述绝缘粘附层110粘贴于所述第一芯片上。
在本实施例中，应当使所述第二芯片120的高度小于所述第二芯片120所在的导电互连结构102的高度，这样有利于方便封装层中的其他部件的形成。
由于本实施例中，所述对应于所述第一芯片100的导电互连结构102的高度小于100微米，所述第二芯片120的高度相应地小于100微米。
所述封装层还包括填充于所述导电互连结构102和第二芯片120之间的介质层170。所述介质层170用于起绝缘作用。所述介质层170露出所述导电互连结构102以及第二芯片120的金属垫。
在本实施例中，所述介质层170的材料可以是二氧化硅。但是本发明对此不做限定。
所述介质层170、导电互连结构120以及第二芯片120共同构成本发明所述的一层封装层。如前文所述，本实施例以形成一层封装层为例，但是本领域技术人员应当了解，本发明也可以依次形成若干层封装层，本发明对此不作任何限定。
本发明的扇出晶圆封装结构还包括形成于所述封装层上的绝缘层210；所述绝缘层210为后续形成的整个扇出晶圆封装结构的表层结构。
本发明的扇出晶圆封装结构还包括与所述导电互连结构相连、将所述第一芯片和第二芯片引出至所述绝缘层的引线结构。
在本实施例中，所述引线结构包括：
形成于所述封装层上的导电布线结构130，所述导电布线结构130与导电互连结构120电连接，并位于所述封装表210层中；
形成于所述导电布线结构130上的球下金属层220，所述球下金属层220位于所述绝缘层210中，并从所述绝缘层210中露出，所述球下金属层220的表面与所述绝缘层210表面相齐平；
形成于所述球下金属层220表面的凸点结构230，所述凸点结构230凸出于所述绝缘层210。
在本实施例中，所述凸点结构230的结构为球形凸点结构。但是同样的，本发明对形成何种形状结构的凸点结构不作任何限定，所述凸点结构230也可以是其他形状，例如圆柱形。
在本实施例中，所述凸点结构230的材料为铜。但是同样的，本发明对形成何种材料的凸点结构230不作任何限定。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种扇出晶圆封装方法，其特征在于，包括：
提供衬底，所述衬底中包括第一芯片；
在所述衬底上依次形成一层或多层封装层，形成所述封装层的步骤包括：形成与所述第一芯片电连接的导电互连结构；在所述第一芯片上未形成所述导电互连结构的部分设置第二芯片，所述第二芯片具有金属垫；在所述导电互连结构和第二芯片之间填充介质层，所述介质层露出所述导电互连结构以及第二芯片的金属垫；
在所述封装层上形成绝缘层，所述绝缘层包括与所述导电互连结构或者第二芯片的金属垫电连接的引线结构。
2.如权利要求1所述的扇出晶圆封装方法，其特征在于，提供第一芯片的步骤还包括：
所述第一芯片的表面形成有金属垫；
在所述第一芯片表面的金属垫上形成钝化层，所述金属垫从所述钝化层中露出。
3.如权利要求1所述的扇出晶圆封装方法，其特征在于，在同一封装层中，使第二芯片的高度小于导电互连结构的高度。
4.如权利要求1所述的扇出晶圆封装方法，其特征在于，在第一芯片上设置第二芯片的步骤包括：使所述第二芯片粘贴在所述第一芯片上。
5.如权利要求4所述的扇出晶圆封装方法，其特征在于，使第二芯片粘贴在第一芯片的步骤包括：
在所述第一芯片未形成所述导电互连结构的表面上形成绝缘粘附层；
在所述绝缘粘附层上设置所述第二芯片，以使所述第二芯片通过所述绝缘粘附层粘贴于所述第一芯片上。
6.如权利要求1所述的扇出晶圆封装方法，其特征在于，形成导电互连结构的步骤包括：形成铜柱结构端子。
7.如权利要求1所述的扇出晶圆封装方法，其特征在于，形成绝缘层的步骤包括：
在所述封装层上形成与导电互连结构或者第二芯片电连接的导电布线结构；
在所述封装层以及导电布线结构上形成绝缘层，所述绝缘层中形成有露出所述导电布线结构的开口；
在所述开口中形成球下金属层；
在所述球下金属层上形成凸点结构。
8.如权利要求7所述的扇出晶圆封装方法，其特征在于，形成凸点结构的步骤包括：形成球形凸点结构或者柱形凸点结构。
9.如权利要求8所述的扇出晶圆封装方法，其特征在于，形成凸点结构的步骤包括：采用电镀或者植球的方式形成球形凸点结构。
10.如权利要求7所述的扇出晶圆封装方法，其特征在于，形成铜材料的凸点结构。
CN201410785167.3A 2014-12-16 2014-12-16 扇出晶圆封装方法 Pending CN104465505A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410785167.3A CN104465505A (zh) 2014-12-16 2014-12-16 扇出晶圆封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410785167.3A CN104465505A (zh) 2014-12-16 2014-12-16 扇出晶圆封装方法

Publications (1)

Publication Number Publication Date
CN104465505A true CN104465505A (zh) 2015-03-25

Family

ID=52911345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410785167.3A Pending CN104465505A (zh) 2014-12-16 2014-12-16 扇出晶圆封装方法

Country Status (1)

Country Link
CN (1) CN104465505A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105331922A (zh) * 2015-10-15 2016-02-17 西安交通大学 一种低导热抗烧结热障涂层及其制备工艺
CN105777173A (zh) * 2016-01-25 2016-07-20 西安交通大学 一种低导热抗烧结双模结构热障涂层及其制备工艺
CN107527887A (zh) * 2017-08-22 2017-12-29 华进半导体封装先导技术研发中心有限公司 一种堆叠封装方法及结构
EP3537476A4 (en) * 2016-11-18 2020-01-22 Huawei Technologies Co., Ltd. CHIP HOUSING STRUCTURE AND METHOD
CN110783327A (zh) * 2019-10-24 2020-02-11 中芯集成电路（宁波）有限公司 晶圆级系统封装方法及封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122244A1 (en) * 2001-12-31 2003-07-03 Mou-Shiung Lin Integrated chip package structure using metal substrate and method of manufacturing the same
US20060231958A1 (en) * 2003-12-03 2006-10-19 Advanced Chip Engineering Technology, Inc. Fan out type wafer level package structure and method of the same
US20110151645A1 (en) * 2009-12-18 2011-06-23 Shinko Electric Industries Co., Ltd. Manufacturing method of semiconductor device
CN103545288A (zh) * 2012-07-13 2014-01-29 英特尔移动通信有限责任公司 堆叠的扇出半导体芯片
CN103730379A (zh) * 2014-01-16 2014-04-16 苏州晶方半导体科技股份有限公司 芯片封装方法及结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122244A1 (en) * 2001-12-31 2003-07-03 Mou-Shiung Lin Integrated chip package structure using metal substrate and method of manufacturing the same
US20060231958A1 (en) * 2003-12-03 2006-10-19 Advanced Chip Engineering Technology, Inc. Fan out type wafer level package structure and method of the same
US20110151645A1 (en) * 2009-12-18 2011-06-23 Shinko Electric Industries Co., Ltd. Manufacturing method of semiconductor device
CN103545288A (zh) * 2012-07-13 2014-01-29 英特尔移动通信有限责任公司 堆叠的扇出半导体芯片
CN103730379A (zh) * 2014-01-16 2014-04-16 苏州晶方半导体科技股份有限公司 芯片封装方法及结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105331922A (zh) * 2015-10-15 2016-02-17 西安交通大学 一种低导热抗烧结热障涂层及其制备工艺
CN105777173A (zh) * 2016-01-25 2016-07-20 西安交通大学 一种低导热抗烧结双模结构热障涂层及其制备工艺
CN105777173B (zh) * 2016-01-25 2019-02-05 西安交通大学 一种低导热抗烧结双模结构热障涂层及其制备工艺
EP3537476A4 (en) * 2016-11-18 2020-01-22 Huawei Technologies Co., Ltd. CHIP HOUSING STRUCTURE AND METHOD
CN107527887A (zh) * 2017-08-22 2017-12-29 华进半导体封装先导技术研发中心有限公司 一种堆叠封装方法及结构
CN107527887B (zh) * 2017-08-22 2020-03-10 华进半导体封装先导技术研发中心有限公司 一种堆叠封装方法及结构
CN110783327A (zh) * 2019-10-24 2020-02-11 中芯集成电路（宁波）有限公司 晶圆级系统封装方法及封装结构

Similar Documents

Publication Publication Date Title
US10109573B2 (en) Packaged semiconductor devices and packaging devices and methods
KR101745585B1 (ko) 듀얼측 연결을 구비한 집적회로 패키지 시스템 및 이의 제조방법
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
CN103119711A (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
US8487434B2 (en) Integrated circuit package system with redistribution layer and method for manufacturing thereof
US20240145405A1 (en) Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
CN104465505A (zh) 扇出晶圆封装方法
US11742296B2 (en) Electronic package and manufacturing method thereof
TW201501263A (zh) 半導體封裝及封裝半導體裝置之方法
US20220246435A1 (en) Method of manufacturing semiconductor structure
US20090008766A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
KR20150073864A (ko) 비아없는 기판을 갖는 집적 회로 패키징 시스템 및 그것을 제조하는 방법
US20200212009A1 (en) Diode for use in testing semiconductor packages
CN210120135U (zh) 一种基于tsv的多芯片封装结构
CN109983570A (zh) 具有晶片级有源管芯和外部管芯底座的半导体封装
US20180047662A1 (en) Interposer substrate and method of manufacturing the same
CN104392975A (zh) 扇出晶圆封装结构
CN102945840A (zh) 半导体芯片封装结构及封装方法
US8841173B2 (en) Integrated circuit packaging system with leadframe lead array routing and method of manufacture thereof
US9437457B2 (en) Chip package having a patterned conducting plate and method for forming the same
US20160165722A1 (en) Interposer substrate and method of fabricating the same
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
US11984393B2 (en) Electronic package, manufacturing method for the same, and electronic structure
US20240178203A1 (en) Packaging structure and packaging method
US10074581B2 (en) Chip package having a patterned conducting plate and a conducting pad with a recess

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150325