CN1574349A - 大规模集成电路封装 - Google Patents

大规模集成电路封装 Download PDF

Info

Publication number
CN1574349A
CN1574349A CNA200410045723XA CN200410045723A CN1574349A CN 1574349 A CN1574349 A CN 1574349A CN A200410045723X A CNA200410045723X A CN A200410045723XA CN 200410045723 A CN200410045723 A CN 200410045723A CN 1574349 A CN1574349 A CN 1574349A
Authority
CN
China
Prior art keywords
substrate
lsi
power
lsi chip
feed end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200410045723XA
Other languages
English (en)
Inventor
末永宽
齐藤义行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1574349A publication Critical patent/CN1574349A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Abstract

根据BGA等类型的LSI封装，在LSI封装上的源电压供应端的数目需要与LSI芯片上的电源端的数目大致相同，目的是防止由LSI芯片的内部电路中的开关操作产生的高频电流的影响。然而根据本发明，LSI芯片上的至少两个电源端连接到LSI封装上的一个源电压供应端上。另外，电容器元件嵌入到形成该LSI封装的主体的基板中，并且该电容器元件提供在源电压供应端和接地端之间。

Description

大规模集成电路封装
技术领域
本发明涉及一种大规模集成电路(LSI)封装技术。
背景技术
根据对更复杂LSI的需要，近来LSI中的管脚数量在不断增长。另一方面，根据对小型化器件和板的需求，期望得到用于LSI的小型化封装。由于该原因，图9A和图9B中示出的球栅格阵列(BGA)型和芯片尺寸封装(CSP)取代了图8A和图8B中示出的四方扁平封装(QFP)。依照CSP型，LSI封装的尺寸与LSI芯片的尺寸基本相同。依照BGA和CSP LSI封装技术，连接到印刷线路板布线的端(焊球)以栅格图案排列在LSI封装的背表面。
在BGA和CSP的LSI封装中，位于周边附近的焊球通过引线连接至形成在印刷线路板的安装表面上的布线。然而，位于中心部分的焊球必须通过通孔连接到印刷线路板的背表面或内部层中的布线。
在上述类型的LSI封装中包括的LSI芯片上的多个焊球被布置作为电源端，并处于相同电位。在具有这种LSI芯片的LSI封装中，处于相同电位的多个焊球用作源电压供应端，其一一对应地电连接至LSI芯片上的焊球。
如果在连接至LSI封装中LSI芯片上电源端的电路中发生开关操作，就会产生高频电流。为了降低由高频电流导致的噪声影响，众所周知为LSI封装提供抗噪声单元，例如电容器元件。更具体的是，LSI芯片上的电源管脚和接地管脚分别连接到LSI封装上的源电压供应端和接地端，以便电容器元件被设置在管脚和端之间。因此，高频电流被电容器元件吸收。(参见日本特许公开专利申请公开2001-35952)
如果减少上述类型的LSI封装上处于相同电位的源电压供应端的数目，就可以或多或少地增加在LSI封装上总体上(包括信号端)端的间距。这使得更容易将LSI封装上的端与布线连接。
这里，以下列方式可以减少LSI封装上的源电压供应端的数目。在LSI封装上的一个源电压供应端电连接到LSI芯片上的多个电源端。然而，当在连接至LSI芯片上电源端的电路中发生开关操作时，高频电流就会产生，并流入LSI封装上的单个源电压供应端中。如果开关操作一次发生在多于一个电路中，就产生大量的高频电流。这将导致在单个源电压供应端处的电压中非常大的电压下降以至于不能被忽略。例如，即使给源电压供应端的外部侧施加3.3V，在源电压供应端的内部侧测量到只有3.0V。因此，LSI芯片上的电源端没有被提供足够高的电压。
考虑到上述问题，本发明的目的是提供一种保持与常规LSI封装的尺寸相等的LSI封装，获得LSI芯片的稳定的电压源，并且比现有技术中具有更少数目的源电压供应端。
发明内容
通过一种LSI封装可以实现上述目的，该LSI封装包括基板，安装在基板上或嵌入基板中的LSI芯片，在该LSI芯片上提供的多个电源端，在基板的其中一个主表面上提供的一个或多个源电压供应端，且其数目小于多个电源端的数目，以及嵌入在基板中并且其第一端接地的电容器元件，其中至少其中一个源电压供应端连接到LSI芯片上的多个电源端中的至少两个上，以便在基板中连接到至少一个源电压供应端的电源路径分支为至少两条电源路径，且该电容器元件的第二端在电源路径分支之前处连接到电源路径的一个点上。
这里，与施加到其余电源端的直流电压相比，该多个电源端中的至少一个需要不同电平的直流电压，并且通过嵌入在基板中或安装在基板上的直流电压转换元件，将至少一个电源端连接到源电压供应端中的一个上，该源电压供应端也连接到不同的电源端上。
这里，电感元件嵌入在基板中，使得该电感元件被设置在(i)电容器元件第二端处的电极和(ii)至少一个源电压供应端之间，以便于连接至该电极和该至少一个源电压供应端。
这里，LSI芯片嵌入在基板中，以及第一导电板提供在基板中LSI芯片和电容器元件的上方，并连接到基板中提供的接地端。
这里，第二导电板提供在基板中LSI芯片和电容器元件的下方，以便于与第一导电板相对，并通过多个穿过基板并排列在基板外围附近的通孔将该第一导电板连接到该第二导电板。
这里，基板包括多层电路板形成的第一层、由一个板形成的第二层和由一个板形成的第三层，LSI芯片被安装在第一层的该多层电路板的其中一个表面上，且至少两条电源路径被合并成第一层的多层电路板中的电源路径，电容器元件嵌入提供在第一层的多层电路板另一表面上的第二层板中，在第二层板的其中一个表面上提供第三层板，以及在第三层板的其中一个表面上提供源电压供应端。
这里，通过相互层叠多层热固树脂膜形成该第二层板，并在第二层板中形成凹槽以嵌入电容器元件。
一种LSI封装，包括基板，安装在基板上或嵌入基板中的LSI芯片，在LSI芯片上的多个电源端，以及在基板的其中一个主表面上提供的一个或多个源电压供应端，且其数目小于多个电源端的数目，其中连接到源电压供应端中至少一个的电源路径分支成基板中的至少两条电源路径，以便于连接至LSI芯片上电源端中的至少两个，以及电容器元件嵌入在基板中，在其第一端处连接至少两条电源路径中的至少一条，并在其第二端接地。
这里，一种LSI封装，包括基板，安装在基板上或嵌入基板中的LSI芯片，在LSI芯片上提供的多个电源端，在基板的其中一个主表面上提供的一个或多个源电压供应端，且其数目小于多个电源端的数目，以及嵌入在基板中的多个电容器元件，其中将源电压供应端中的至少一个连接到电源端中的至少两个上，以及至少两个电源端中的每一个和相应的接地端分别直接连接至其中一个电容器元件的两端处的电极上。
这里，在电源端和相应的接地端之间的距离被设置为等于该电容器元件两端处的电极之间的距离，电源端和相应的接地端利用导电凸块分别直接连接至电极。
这里，将该至少一个源电压供应端连接到LSI芯片上的至少两个电源端，以便在基板中将连接到源电压供应端的电源路径分支成至少两条电源路径。
这里，基板包括板和多层电路板，LSI芯片安装在该板的其中一个表面上，并且多个电容器元件嵌入到该板中，在该板的另一表面上提供该多层电路板，在该多层电路板上提供源电压供应端，以及在多层配电板中将连接该至少两个电源端的电源路径合并成一条电源路径。
这里，LSI芯片和板由树脂覆盖。
根据具有上述结构的LSI封装，由LSI芯片内部电路中的开关操作产生的高频电流流入LSI芯片上的电源端中。然而，高频电流通过电容器元件流入地。另外，由于电容器元件的电压被施加到LSI芯片上的电源端上，因此电源端处的电压没有下降。同样地，由于高频电流没有流入LSI封装上的源电压供应端，所以源电压供应端处的电压也没有下降。结果，为LSI芯片上的电源端提供了稳定的电压。因此，可以减少LSI封装上的源电压供应端的数目以便于小于LSI芯片上的电源端的数目。因此，或多或少地增大了LSI封装上总体上(包括信号端)的端的间距。结果，在没有增加其上提供端的LSI封装的表面尺寸下，板的制造可以变得更容易。
同样，由于电容器元件直接连接到LSI芯片上的端，因此可以显著地缩短用于高频电流的路径。这有效地抑制了不必要的电磁辐射。
由于提供了直流电压转换元件，所以可以将不同的电压施加到LSI芯片上的一些端上。
由于提供了电感元件，所以可以更有效地抑制不必要的电磁辐射，以及可以防止来自外部的噪声。
由于提供了导电板，且基本元件例如LSI芯片由通孔包围，因此可以减少来自LSI封装的不必要电磁辐射以及可以防止来自外部的辐射噪声。
附图说明
通过结合描述了本发明具体实施例的附图及其下面的描述，本发明的这些和其它目的、优点和特征将变得显而易见。
在附图中：
图1是说明关于本发明一个实施例的LSI封装的结构截面图；
图2是说明关于本发明一个不同实施例的LSI封装的结构截面图；
图3是说明关于本发明一个不同实施例的LSI封装的结构截面图；
图4是说明关于本发明一个不同实施例的LSI封装的结构截面图；
图5是说明图4中示出的部分LSI封装的结构截面图；
图6是说明关于本发明一个不同实施例的LSI封装的结构截面图；
图7是说明通过去除部分LSI封装的图6中示出的LSI封装的内部透视图；
图8A是说明QFP型LSI封装的平面图；
图8B是说明QFP型LSI封装的正视图；
图9A是说明BGA或CSP型LSI封装的平面图；以及
图9B是说明BGA或CSP型LSI封装的正视图。
具体实施方式
以下部分参考附图说明了关于本发明实施例的LSI封装。该附图示出LSI封装的截面图，为了更好的理解该结构并没有包括阴影线。
如图1中所示，LSI封装包括形成LSI封装主体的基板1和LSI芯片2。多个凸块以格栅图案布置在LSI芯片2上，作为端3。多个焊球以格栅图案布置在基板1的一个表面上，作为端4。端3和4包括信号输入/输出端、电源端和接地端。由于信号输入/输出端并不直接涉及本发明，因此这里不做解释。
基板1具有三层结构，其包括在其上提供端4的多层电路板6、在其上安装LSI芯片2的多层电路板5以及附着到多层电路板5和6的每一个的热固树脂板7。
更详细地，源电压供应端4a被提供在多层电路板6的一个表面上以便于被外部地暴露。源电压供应端4a在多层电路板6的内部分支，并且连接到多层电路板6的另一表面上提供的端8a和8b。两个接地端4b和4c被提供在多层电路板6的其中一个表面上以便于被外部地暴露。接地端4b和4c穿过多层电路板6，且分别连接到多层电路板6的另一表面上提供的端8c和8d。多层电路板6中的电通道包括垂直穿过的通孔和水平穿过的电源路径。在以下部分中说明的多层电路板具有与上述结构相同的结构。涉及本发明实施例的LSI封装包括广泛且通常使用的一层或更多层电路板。
端8a、8b、8c和8d穿过热固树脂板7，且分别连接到多层电路板5的一个表面上提供的端5a、5b、5c和5d。电容器元件9a和9b的端分别配置在端5a和5c之间以及端5b和5d之间。电容器元件9a的端直接连接到端5a和5c，以及电容器元件9b的端直接连接到端5b和5d。电容器元件9a和9b被嵌入到热固树脂板7中。端5a和5c在多层电路板5内分别分支为两条路径，且分别连接到LSI芯片2上的电源端3a和3b以及接地端3d和3e。同样，端5b和5d穿过多层电路板5，且分别连接LSI芯片2上的电源端3c和接地端3f。电源端3a、3b和3c为LSI芯片2提供相同的电源电压。这里，电容器元件9a和9b的每一个都在其一端连接至LSI芯片2上的电源端，在其另一端连接至LSI芯片2上的接地端。从而形成一个电容器单元(condenser unit)。
以下部分简要描述了如何制造图1中示出的LSI封装。制备多层电路板5和6。其中包括通孔和布线的多层电路板是公知的。利用焊球等，电容器元件9a在其电极处电性且机械地分别连接到多层电路板5上的端5a和5c。电容器元件9b以同样方式连接到端5b和5d上。
在这之后，多个热固树脂膜(未完全固化因此是软的)被相互层叠并结合。然后，在结合的热固树脂膜中形成凹槽以便于嵌入电容器元件9a和9b。以下述方式形成通孔。在将形成通孔的位置处形成穿通孔，并且将导电胶注入穿通孔中。布置在多层电路板5上的电容器元件9a和9b由如上所述制造的热固树脂板7覆盖。然后，通过多层电路板5和6将热固树脂板7夹在中间，对所得物加热以便结合在一起。最后，LSI芯片2被安装在多层电路板5上。用于热固树脂板7的上述制造方法是公知的。
如上所述，LSI芯片2上的三个电源端3a、3b和3c对应于LSI封装上的一个源电压供应端4a。因此，源电压供应端4a给电源端3a、3b和3c中的每一个提供直流电压。
当在连接到电源端3a、3b和3c的LSI芯片2的内部电路中发生开关操作时，在端3a、3b和3c处就会产生高频电流。该高频电流通过电容器元件9a和9b流入地。换句话说，高频电流没有流入源电压供应端4a中，仅仅是直流电流流入源电压供应端4a中。因此，高频电流没有导致源电压供应端4a处的电压下降。结果，为源电压供应端4a提供的直流电压实际上可以由LSI 2上的电源端3a、3b和3c提供。同时，由于积累在电容器元件9a和9b中的电压被施加到LSI芯片2上的电源端3a、3b和3c，所以为电源端3a、3b和3c提供了稳定的电压。
通常，LSI封装上的源电压供应端的数目要求与LSI芯片上的电源端的数目相同。然而根据本实施例，电源端3a、3b和3c只需要LSI封装上的一个源电压供应端，即，端4a。换句话说，可以减少LSI封装上的源电压供应端的数目。因此，在没有增加LSI封装尺寸下可以或多或少地增加端的间距。
根据本发明，在LSI封装上的源电压供应端的数目被设定为小于LSI芯片2上的电源端的数目。当需要时可以提供电容器元件，但由于空间问题希望提供尽可能少的电容器元件。
这里，电感元件可以提供在源电压供应端4a与端5a和8a中的一个之间。这样，可以防止上述的高频电流流入源电压供应端4a中。另外，防止了来自外部的高频电流通过源电压供应端4a流入LSI封装中。
当不同电平的直流电压需要施加到LSI芯片2上的一些电源端时，例如，5V的直流电压施加到电源端3a和3b，3.3V的直流电压施加到电源端3c，则将直流电压转换元件提供在源电压供应端4a和端3c之间，并将5V的直流电压施加到端4a。这里，直流电压转换元件是改变直流电压电平的电路元件。在该情况中，它将电压电平从5V转换到3.3V。这样，在LSI封装上仅需要一个源电压供应端用于LSI芯片2上的三个电源端。
图1中所示的实施例及其相同方式的附加和变形适当地对应于以下实施例。
图2中示出的LSI封装除了包括图1中示出的LSI封装的构成外，还包括板10和11以及板10上的电容器元件10a。提供电容器元件10a以更显著地减小高频电流的影响。源电压供应端11a与源电压供应端4a等效，接地端11b与接地端4b和4c等效。
根据图3中示出的LSI封装，图1中示出的LSI芯片2被嵌入到板12中，另外的三层板13被放置在板12上。更特别的是，板13具有以下结构。LSI芯片15安装在多层电路板14上，两个电容器17a和17b嵌入到板16中，以及使两个电源电路合并成多层电路板18中的一个电源电路。该一个电源电路通过板12、5、7和6连接到源电压供应端4a和接地端4c。
图3中示出的LSI封装具有包括每层由LSI芯片构成的两层的层结构、包括电容器元件的板和包括电源路径的板。该结构使得能够获得具有小尺寸的更有效的LSI。
例如，关于电容器元件的作用和LSI封装上源电压供应端的数目被设定为小于LSI芯片上电源端的数目而言，图4中示出的LSI封装与图1中示出的LSI封装相同。因此，在这些相同共同特征方面这里没有给出解释。
在以下部分中，详细地描述了图4中示出的LSI封装的结构。在其中已形成电源路径的多层电路板19上提供了源电压供应端19a以及接地端19b和19c。电容器元件22a和22b被放置在凹槽21中，该凹槽是通过去除部分板20而形成的。LSI芯片23安装在板20上。电容器元件22a在其电极处电性和机械地直接连接到LSI芯片23上的电源端24a和接地端24c。电容器元件22b以相同方式连接到电源端24b和接地端24d。以图5中示出的方式获得该结构。
以电容器元件22a为例，分别根据电容器元件22a两端的电极25a和25b之间的距离来设置端24a和24c之间的端间距离。接着，利用导电凸块26a和26b将端24a和24c分别连接到电极25a和25b。导电凸块可以用导电粘接剂代替。
根据图4，LSI芯片23以及电容器元件22a和22b由形成板26的树脂覆盖。由于电容器元件22a和22b直接连接到如上所述的LSI芯片23上的端24a和24c以及24b和24d，因此该电容器元件和相应端以它们之间的最短距离相互连接。这样缩短了高频电流的传播路径，因此更有效地抑制了不必要的电磁辐射。
图6中示出的LSI封装具有以下方面的特征。LSI芯片28、电容器元件29a和29b、包括电源路径的板30、其上安装LSI芯片28的板31以及多层电路板32被夹在导电板27a和27b中间。参考数字33a和33b分别代表源电压供应端和接地端。接地端33b连接到导电板27b，并通过通孔35c和35d连接到导电板27a。LSI芯片28上的接地端28a和28b通过通孔35a和35b分别直接连接到导电板27a。与通过多层电路板30中的接地电路使接地端28a和28b接地相比，这使得接地端的接地更加可靠。根据上述结构，导电板27a和27b防止了来自LSI封装的不必要的电磁辐射，并且也阻止了电磁噪声从外部进入LSI封装。关于LSI芯片28、电容器元件29a和29b以及用于电源端的数目和布线路径，图6中示出的LSI封装是基于图1和4中示出的LSI封装的组合。因此，除了导电板27a和27b的作用之外，图6中示出的LSI封装与图1和4中示出的LSI封装产生了相同的作用。
图7是说明图6中示出的LSI封装的透视图，并通过去除其一部分示出了LSI封装的内部结构。如图7所示，接地端连接到导电板27a和27b，并且LSI封装其特征在于在导电板27a和27b的外围附近提供了多个通孔34，以形成外包围。通孔34的外包围可以形成为不包围LSI封装的全部组成部分，而是只包围例如LSI芯片或电容器元件的基本内部组件。通孔34以及导电板27a和27b产生了强屏蔽效应。通孔34优选布置在LSI封装内的信号布线附近并沿着信号布线。这使得信号的反馈路径尽可能的短。
如上所述，本发明的一个实施例是一种LSI封装，该LSI封装包括基板，安装在基板上或嵌入基板中的LSI芯片，在该LSI芯片上提供的多个电源端，在基板的其中一个主表面上提供的一个或多个源电压供应端，且其数目小于多个电源端的数目，以及嵌入在基板中的电容器元件且其第一端接地，其中源电压供应端中的至少一个连接到LSI芯片上多个电源端中的至少两个，以便连接到至少一个源电压供应端的电源路径在基板中分支为至少两条电源路径，以及电容器元件的第二端在电源路径分支之前的点处连接至电源路径。此外，本发明的一个实施例是一种LSI封装，该LSI封装包括基板，安装在基板上或嵌入基板中的LSI芯片，在该LSI芯片上的多个电源端，在基板的其中一个主表面上提供的一个或多个源电压供应端，且其数目小于多个电源端的数目，其中连接至源电压供应端中至少一个的电源路径在基板中分支为至少两条电源路径，以便于连接至LSI芯片上的至少其中两个电源端，以及电容器元件嵌入在基板中，在其第一端处连接至少两条电源路径中的至少一条，并在其第二端处接地。当在LSI芯片的内部电路中发生开关操作时，在LSI芯片上的电源端就会产生高频电流。这种高频电流会导致电压下降。然而根据本发明，通过嵌入LSI封装中的电容器元件消除了电压下降的影响。因此，在LSI封装上提供的源电压供应端的数目可以设置为小于LSI芯片上提供的电源端的数目。因而，可以或多或少地增加LSI封装上总体上(包括信号端)的端的间距。在没有增加将在其上提供端的LSI封装的板表面尺寸下，这使得板设计更容易。另外，可以阻止来自LSI封装的不必要的电磁辐射。本发明可以有效地用于BGA和CSP型的LSI封装。
此外，由于电容器元件被直接连接到LSI芯片上的端，因此可以显著地缩短高频电流的路径。这有效地抑制了不必要的电磁辐射。由于提供了直流电压转换元件，因此可以将不同电平的电压施加到LSI芯片上的一些端上。由于提供了电感元件，因此可以更有效地抑制不必要的电磁辐射，以及防止来自外部的噪声。由于提供了导电板，且基本元件例如LSI芯片由通孔包围，因此可以减小来自LSI封装的不必要的电磁辐射，以及防止来自外部的辐射噪声。

Claims (13)

1、一种LSI封装，包括：
基板；
安装在基板上或嵌入基板中的LSI芯片；
在LSI芯片上提供的多个电源端；
在基板的其中一个主表面上提供的一个或多个源电压供应端，且其数目小于多个电源端的数目；以及
嵌入在基板中且其第一端接地的电容器元件，其中
至少一个源电压供应端连接到LSI芯片上多个电源端中的至少两个，使得连接到至少一个源电压供应端的电源路径在基板中分支为至少两条电源路径，以及
电容器元件的第二端在电源路径分支之前的点处连接到电源路径。
2、根据权利要求1的LSI封装，其中
该多个电源端中的至少一个要求与施加到其余电源端的直流电压相比不同电平的直流电压，以及
通过嵌入在基板中或安装在基板上的直流电压转换元件，将至少一个电源端连接到同时连接至不同电源端的源电压供应端中的一个。
3、根据权利要求1的LSI封装，其中
电感元件嵌入在基板中，使得该电感元件被设置在(i)电容器元件的第二端处的电极和(ii)至少一个源电压供应端之间，以便于连接至电极和至少一个源电压供应端。
4、根据权利要求1的LSI封装，其中
LSI芯片嵌入在基板中，以及
第一导电板提供在基板中LSI芯片和电容器元件的上方，并连接到基板中提供的接地端。
5、根据权利要求4的LSI封装，其中
第二导电板提供在基板中LSI芯片和电容器元件的下方，以便于与第一导电板相对，以及
通过多个穿过基板并设置在基板外围附近的通孔将该第一导电板连接到该第二导电板。
6、根据权利要求1的LSI封装，其中
基板包括由多层电路板形成的第一层、由板形成的第二层和由板形成的第三层，
LSI芯片安装在第一层的多层电路板的其中一个表面上，且至少两条电源路径被合并成第一层的多层电路板中的电源路径，
电容器元件嵌入在第一层的多层电路板的另一表面上提供的第二层板中，以及
第三层板提供在第二层板的其中一个表面上，源电压供应端提供在第三层板的其中一个表面上。
7、根据权利要求6的LSI封装，其中
通过相互层叠多层热固树脂膜形成该第二层板，以及
在第二层板中形成凹槽以嵌入电容器元件。
8、一种LSI封装，包括：
基板；
安装在基板上或嵌入基板中的LSI芯片；
LSI芯片上的多个电源端；以及
在基板的其中一个主表面上提供的一个或多个源电压供应端，且其数目小于多个电源端的数目，其中
连接到源电压供应端中至少一个的电源路径在基板中分支为至少两条电源路径，以便于连接至LSI芯片上的至少其中两个电源端，以及
电容器元件嵌入到基板中，在其第一端处连接到至少两条电源路径中的至少一条，并在其第二端接地。
9、一种LSI封装，包括：
基板；
安装在基板上或嵌入基板中的LSI芯片；
在LSI芯片上提供的多个电源端；
在基板的其中一个主表面上提供的一个或多个源电压供应端，且其数目小于多个电源端的数目；以及
嵌入在基板中的多个电容器元件，其中
源电压供应端中的至少一个连接到电源端中的至少两个，以及
至少两个电源端中的每一个和相应的接地端分别在电容器元件中一个的两端处直接连接至电极。
10、根据权利要求9的LSI封装，其中
在电源端和相应接地端之间的距离被设置以便等于电容器元件两端处的电极之间的距离，以及
电源端和相应接地端利用导电凸块分别直接连接至电极。
11、根据权利要求10的LSI封装，其中
至少一个源电压供应端连接至LSI芯片上的至少两个电源端，以便连接到源电压供应端的电源路径在基板中分支为至少两条电源路径。
12、根据权利要求9的LSI封装，其中
基板包括板和多层电路板，
LSI芯片安装在板的其中一个表面上，多个电容器元件嵌入到板中，以及
在板的另一表面上提供多层电路板，在多层电路板上提供源电压供应端，以及连接到至少两个电源端的电源路径在多层配电板中合并成一条电源路径。
13、根据权利要求12的LSI封装，其中
LSI芯片和板由树脂覆盖。
CNA200410045723XA 2003-05-22 2004-05-21 大规模集成电路封装 Pending CN1574349A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP144606/2003 2003-05-22
JP2003144606A JP2004349457A (ja) 2003-05-22 2003-05-22 Ｌｓｉパッケージ

Publications (1)

Publication Number Publication Date
CN1574349A true CN1574349A (zh) 2005-02-02

Family

ID=33516080

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200410045723XA Pending CN1574349A (zh) 2003-05-22 2004-05-21 大规模集成电路封装

Country Status (3)

Country Link
US (1) US7015575B2 (zh)
JP (1) JP2004349457A (zh)
CN (1) CN1574349A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290394A (zh) * 2010-06-15 2011-12-21 南茂科技股份有限公司 散热型电子封装结构及其制备方法
CN103681641A (zh) * 2012-09-10 2014-03-26 佳能株式会社 层叠半导体器件和印刷电路板
CN104576563A (zh) * 2014-12-30 2015-04-29 华天科技（西安）有限公司 一种埋入式传感芯片系统封装结构
CN106030782A (zh) * 2014-02-18 2016-10-12 高通股份有限公司 具有无源器件的低剖型封装
WO2018000868A1 (zh) * 2016-06-28 2018-01-04 广东欧珀移动通信有限公司 电子产品
CN108793058A (zh) * 2017-05-03 2018-11-13 北京万应科技有限公司 一种mems传感器系统封装结构及制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643935B1 (ko) * 2005-06-30 2006-11-10 삼성전기주식회사 병렬 칩 내장 인쇄회로기판 및 그 제조방법
JP4595823B2 (ja) * 2006-01-24 2010-12-08 株式会社デンソー ボールグリッドアレイ
US8026129B2 (en) * 2006-03-10 2011-09-27 Stats Chippac Ltd. Stacked integrated circuits package system with passive components
FR2937796A1 (fr) * 2008-10-29 2010-04-30 St Microelectronics Grenoble Dispositif semi-conducteur a ecran de protection
US9070670B2 (en) 2009-01-29 2015-06-30 International Rectifier Corporation Electrical connectivity of die to a host substrate
US8648449B2 (en) * 2009-01-29 2014-02-11 International Rectifier Corporation Electrical connectivity for circuit applications
US8692360B1 (en) 2010-07-06 2014-04-08 International Rectifier Corporation Electrical connectivity for circuit applications
CN102148222B (zh) * 2010-12-18 2012-07-18 日月光半导体制造股份有限公司 具邻近通信信号输入端的半导体结构及半导体封装结构
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US20140167273A1 (en) * 2012-12-19 2014-06-19 Qualcomm Incorporated Low parasitic package substrate having embedded passive substrate discrete components and method for making same
US10015916B1 (en) 2013-05-21 2018-07-03 Xilinx, Inc. Removal of electrostatic charges from an interposer via a ground pad thereof for die attach for formation of a stacked die
US9960227B2 (en) * 2013-09-11 2018-05-01 Xilinx, Inc. Removal of electrostatic charges from interposer for die attachment
US9502490B2 (en) 2014-05-21 2016-11-22 Qualcomm Incorporated Embedded package substrate capacitor
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
JP2017063153A (ja) * 2015-09-25 2017-03-30 京セラ株式会社 配線基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092857A (ja) * 1996-09-10 1998-04-10 Mitsubishi Electric Corp 半導体パッケージ
JP2001035952A (ja) 1999-07-23 2001-02-09 Sumitomo Metal Electronics Devices Inc オーガニックパッケージ
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290394A (zh) * 2010-06-15 2011-12-21 南茂科技股份有限公司 散热型电子封装结构及其制备方法
CN102290394B (zh) * 2010-06-15 2014-05-07 南茂科技股份有限公司 散热型电子封装结构及其制备方法
CN103681641A (zh) * 2012-09-10 2014-03-26 佳能株式会社 层叠半导体器件和印刷电路板
CN103681641B (zh) * 2012-09-10 2017-04-12 佳能株式会社 层叠半导体器件和印刷电路板
CN106030782A (zh) * 2014-02-18 2016-10-12 高通股份有限公司 具有无源器件的低剖型封装
CN106030782B (zh) * 2014-02-18 2020-01-14 高通股份有限公司 具有无源器件的低剖型封装
CN104576563A (zh) * 2014-12-30 2015-04-29 华天科技（西安）有限公司 一种埋入式传感芯片系统封装结构
WO2018000868A1 (zh) * 2016-06-28 2018-01-04 广东欧珀移动通信有限公司 电子产品
CN108793058A (zh) * 2017-05-03 2018-11-13 北京万应科技有限公司 一种mems传感器系统封装结构及制造方法

Also Published As

Publication number Publication date
JP2004349457A (ja) 2004-12-09
US20040256717A1 (en) 2004-12-23
US7015575B2 (en) 2006-03-21

Similar Documents

Publication Publication Date Title
CN1574349A (zh) 大规模集成电路封装
KR101277381B1 (ko) 반도체 장치
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN1169216C (zh) 半导体集成电路器件
CN1714442A (zh) 半导体器件
CN1742372A (zh) 集成电路组合件
CN1444269A (zh) 多层半导体器件及其制造方法
US20060157847A1 (en) Chip package
CN1483302A (zh) 基于载体的电子模块
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
KR20080087161A (ko) 오픈 프레임 패키지를 가지는 하이 파워 모듈
CN1685508A (zh) 具有盖板型载体的电子模块
JPWO2009048154A1 (ja) 半導体装置及びその設計方法
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
CN1897241A (zh) 半导体器件及其制造方法
US10128221B2 (en) Package assembly having interconnect for stacked electronic devices and method for manufacturing the same
US9924594B2 (en) Power semiconductor module and method for producing a power semiconductor module
CN1294601C (zh) 两端电容器以及三端电容器的安装结构
KR20010032256A (ko) 응력완화형 전자부품, 응력완화형 배선기판 및 응력완화형전자부품 실장체
CN1541414A (zh) 具有侧向连接的电容器的电子组件及其制造方法
US10123426B2 (en) Semiconductor integrated circuit device, printed board and manufacturing method of the semiconductor integrated circuit device
CN1914727A (zh) 电子零部件及其制造方法
CN1725462A (zh) 半导体器件及半导体器件的制造方法
US11495554B2 (en) Configurable capacitor
CN1705102A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned