CN111128968A - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN111128968A
CN111128968A CN202010021423.7A CN202010021423A CN111128968A CN 111128968 A CN111128968 A CN 111128968A CN 202010021423 A CN202010021423 A CN 202010021423A CN 111128968 A CN111128968 A CN 111128968A
Authority
CN
China
Prior art keywords
chip
disposed
shielding
antenna
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010021423.7A
Other languages
English (en)
Inventor
王德信
徐健
陶源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Intelligent Sensor Co Ltd
Original Assignee
Qingdao Goertek Intelligent Sensor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Intelligent Sensor Co Ltd filed Critical Qingdao Goertek Intelligent Sensor Co Ltd
Priority to CN202010021423.7A priority Critical patent/CN111128968A/zh
Publication of CN111128968A publication Critical patent/CN111128968A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开了一种芯片封装结构，所述封装结构包括：天线、第一转接板和第二转接板，所述第一转接板上表面设置有所述天线；所述第二转接板设置于所述第一转接板下方，所述第一转接板和所述第二转接板之间设置有芯片；所述屏蔽结构包括设置于所述芯片和所述天线之间的第一屏蔽面板。本发明的技术方案能够减少天线和芯片之间的相互影响干扰，保证芯片和天线正常工作。

Description

芯片封装结构
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种芯片封装结构。
背景技术
随着电子产品的多功能化和小型化，微电子组装技术在新一代电子产品中成为主流。为了配合新一代电子产品的发展，逐渐出现了封装天线的技术。但是在封装天线技术中，天线距离芯片的位置较近，因此天线和芯片之间容易发生相互影响干扰，导致芯片和天线均无法工作。
上述内容仅用于辅助理解本申请的技术方案，并不代表承认上述内容是现有技术。
发明内容
基于此，针对现有封装天线中，天线距离芯片的位置较近，天线和芯片之间容易发生相互影响干扰，导致芯片和天线均无法工作的问题，有必要提供一种芯片封装结构，所述芯片封装结构能够有效减少天线和芯片之间相互干扰。
为实现上述目的，本发明提出的一种芯片封装结构，所述封装结构包括：
天线；
第一转接板，所述第一转接板上表面设置有所述天线；
第二转接板，所述第二转接板设置于所述第一转接板下方，所述第一转接板和所述第二转接板之间设置有芯片；和
屏蔽结构，所述屏蔽结构包括设置于所述芯片和所述天线之间的第一屏蔽面板。
可选地，所述第一屏蔽面板设置于所述第一转接板的下表面，所述屏蔽结构还包括设置于所述第一屏蔽面板的下表面的第一键合部件，所述屏蔽结构还包括设置于所述第二转接板的上表面的第二屏蔽面板、以及设置于所述第二屏蔽面板的上表面的第二键合部件，所述第一键合部件的下表面和所述第二键合部件的上表面抵接设置。
可选地，所述第二屏蔽面板对应所述芯片开设有通信凹槽。
可选地，所述第二键合部件包括设置于所述芯片一侧的第一围设部、以及设置于所述芯片另一侧的第二围设部，所述第二屏蔽面板包括第一屏蔽部和第二屏蔽部，所述第一围设部设置于所述第一屏蔽部的上表面，所述第二围设部设置于所述第二屏蔽部的上表面；
所述通信凹槽包括第一凹槽和第二凹槽，所述第二屏蔽面板还包括设置于所述第一屏蔽部和所述第二屏蔽部之间的信号连接部，所述第一屏蔽部和所述信号连接部间隔设置形成所述第一凹槽，所述第二屏蔽部和所述信号连接部间隔设置形成所述第二凹槽。
可选地，所述第一转接板背向所述天线的下表面设置有第一连接层，所述第一转接板于所述天线和所述第一连接层之间开设有第一连接孔，所述第一连接孔内设置有第一导通件，所述第一导通件连接所述天线和所述第一连接层。
可选地，所述第一连接孔沿上下方向竖直贯通设置，所述第一导通件垂直连接于所述天线和所述第一连接层。
可选地，所述第二转接板的上表面一侧设置有第二连接层，所述第一连接层和所述第二连接层键合连接，所述屏蔽结构包括延伸部，所述延伸部于所述第二转接板的上表面、背向所述第二连接层方向延伸，所述延伸部和所述第一连接层键合连接。
可选地，所述第二转接板的下表面对应所述延伸部、所述芯片和所述第二连接层依次设置有第一安装层、第二安装层和第三安装层，所述第二转接板对应所述延伸部、所述芯片和所述第二连接层分设有第二连接孔，所述第二连接孔内设置有第二导通件，所述第二导通件分别连接所述延伸部和所述第一安装层、所述芯片和所述第二安装层、以及所述第二连接层和所述第三安装层。
可选地，所述芯片焊接连接于所述第一屏蔽部、所述第二屏蔽部和所述信号连接部。
可选地，所述第一安装层的下表面、所述第二安装层的下表面以及所述第三安装层的下表面设置有第二锡球，所述第一安装层、所述第二安装层以及所述第三安装层通过所述第二锡球焊接于外部电子元件上。
本发明提出的技术方案中，通过在天线和芯片之间设置第一屏蔽面板，第一屏蔽面板能够阻断天线和芯片之间的发射的无线信号，进而使天线和芯片独立运行而不受到相互发射信号的干扰。本发明的技术方案能够有效减少天线和芯片之间相互干扰，保证天线和芯片的正常运行。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明芯片封装结构一实施例的结构示意图；
图2为图1中芯片封装结构的分解结构示意图；
图3为图1中芯片封装结构的第二转接板和芯片的结构示意图；
图4为图3中第二转接板的结构示意图。
附图标号说明：
Figure BDA0002360204620000031
Figure BDA0002360204620000041
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
另外，本发明各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
请参阅图1和图2所示，本发明提供一种芯片封装结构，封装结构包括：天线10、第一转接板20、第二转接板30、芯片40和屏蔽结构50。天线10设置于第一转接板20上表面，第二转接板30设置于第一转接板20的下方，芯片40设置于第一转接板20和第二转接板30之间，屏蔽结构50用于屏蔽天线10和芯片40之间的相互干扰信号。
第一转接板20的上表面设置有天线10；天线10采用封装天线的方式设置，封装天线(Antenna-in-Package)，简称AIP天线。通过AIP天线能够减少芯片封装结构中天线10的安装空间。第一转接板20的材质为硅基材料的转接板，在硅基的第一转接板20上封装天线能够提高天线的布线密度。
第二转接板30设置于第一转接板20下方，第一转接板20和第二转接板30之间设置有芯片40；在第一转接板20和第二转接板30之间设置有一定安装空间，芯片30设置于第一转接板20和第二转接板30之间的安装空间内。同样，第二转接板30的材质为硅基材质，硅基材质是一种以硅材料为基础发展起来的半导体材料。在第一转接板20和第二转接板30同为硅基材质的情况下能够有效减少芯片封装结构中的各个部件的热膨胀系数。也就是说使其热膨胀匹配度更加适合，由此芯片封装结构获得更好的封装效果。
屏蔽结构50包括设置于芯片40和天线10之间的第一屏蔽面板51。例如，第一屏蔽面板51沉积于第一转接板20的下表面。屏蔽结构50通常为金属材质，通过第一屏蔽面板51设置在芯片40和天线10之间，天线10发出的信号被第一屏蔽面板51遮挡。
本实施例提出的技术方案中，通过在天线10和芯片40之间设置第一屏蔽面板51，第一屏蔽面板51能够阻断天线10和芯片40之间的发射的无线信号，进而使天线10和芯片40独立运行而不受到相互发射信号的干扰。本发明的技术方案能够有效减少天线10和芯片40之间相互干扰，保证天线10和芯片40的正常运行。
参阅图3所示，第一屏蔽面51板设置于第一转接板20的下表面，屏蔽结构50还包括设置于第一屏蔽面板51的下表面的第一键合部件52，屏蔽结构50还包括设置于第二转接板30的上表面的第二屏蔽面板53、以及设置于第二屏蔽面板53的上表面的第二键合部件54，第一键合部件52的下表面和第二键合部件54的上表面抵接设置。也就是说，在芯片40的上方设置有第一屏蔽面板51，在芯片40的下方设置第二屏蔽面板53，在芯片40的侧面围设有第一键合部件52和第二键合部件54，如此可知屏蔽结构50围设在芯片40的四周，进一步避免芯片40受到天线10发射信号的干扰。
其中，第一键合部件52和第二键合部件54的连接是通过键合连接的。例如，第一键合部件52和第二键合部件54为金属或者合金，通过加热，使第一键合部件52和第二键合部件54变软，甚至熔化，再将第一键合部件52和第二键合部件54相互抵接，如此，第一键合部件52和第二键合部件54能够粘合在一起。
进一步地，第二屏蔽面板53对应芯片40开设有通信凹槽531。在芯片40处于工作时，通常是芯片40焊接连接在第二屏蔽面板53上，第二屏蔽面板53还与外部连接，芯片40能够通过第二屏蔽面板53向外传递信号。除此之外，在第二屏蔽面板53上开设有通信凹槽531，通信凹槽531不限于一个，可以有若干。如此，在第二屏蔽面板53上开设两个通信凹槽531。芯片40还能够发射射频信号，射频信号通过通信凹槽向外部传递信号。
参阅图4所示，第二键合部件54包括设置于芯片40一侧的第一围设部541、以及设置于芯片40另一侧的第二围设部542，第二屏蔽面板53包括第一屏蔽部532和第二屏蔽部533，第一围设部541设置于第一屏蔽部532的上表面，第二围设部542设置于第二屏蔽部533的上表面。第一屏蔽部532和第二屏蔽部533之间间隔一定距离。其中芯片40通过焊锡分别焊接连接于第一屏蔽部532和第二屏蔽部533上。
通信凹槽531包括第一凹槽531a和第二凹槽531b，第二屏蔽面板53还包括设置于第一屏蔽部532和第二屏蔽部533之间的信号连接部534，第一屏蔽部532和信号连接部534间隔设置形成第一凹槽531a，第二屏蔽部533和信号连接部534间隔设置形成第二凹槽531b。同样地，芯片40也通过焊锡，焊接连接于信号连接部534上，芯片40可以通过信号连接部534，以及第一屏蔽部532和第二屏蔽部533向外传递信号，还能够通过第一凹槽531a和第二凹槽531b向外传递信号。
在其中一个实施例中，第一转接板20背向天线10的下表面设置有第一连接层21，第一转接板20于天线10和第一连接层21之间开设有第一连接孔(未标示)，第一连接孔内设置有第一导通件22，第一导通件22连接天线10和第一连接层21。第一导通件22为金属或者合金材质，通过第一导通件22将天线10和第一连接层21连接起来，便于天线10和第一连接层21之间相互传递信号。即是说，发射信号时，第一连接层21将发射信号经过第一导通件22向天线10传递。在接收信号时，天线10接收外部信号，并通过第一导通件22向第一连接层22传递。
在其中一个实施例中，第一连接孔沿上下方向竖直贯通设置，第一导通件22垂直连接于天线10和第一连接层21，通过在第一转接板20上设置第一导通件22，两点之间直线垂直连接，垂直连接的距离较短，因此能够缩短天线10和第一连接层21的连接线路距离。
在其中一个实施例中，第二转接板30的上表面一侧设置有第二连接层31，第一连接层21和第二连接层31键合连接，屏蔽结构50包括延伸部(未标示)，延伸部于第二转接板30的上表面、背向第二连接层31方向延伸，延伸部和第一连接层21键合连接。也就是说，第一连接层21在第一转接板20的下表面呈现环形设置。或者说，第一连接层21分设于第一转接板20的下表面两侧。通过第一连接层21和第二连接层31实现键合连接，延伸部和第一连接层21实现键合连接，将第一转接板20和第二转接板30实现封装连接。
在其中一个实施例中，第二转接板30的下表面对应延伸部、芯片40和第二连接层31依次设置有第一安装层61、第二安装层62和第三安装层63，第二转接板30对应延伸部、芯片40和第二连接层31分设有第二连接孔(图未示)，第二连接孔内设置有第二导通件32，第二导通件32分别连接延伸部和第一安装层61、芯片40和第二安装层62、以及第二连接层31和第三安装层63。也就是说，延伸部和第一安装层61通过第二导通件32实现导通连接，芯片40和第二安装层62通过第二导通件32实现导通连接，第二连接层31和第三安装层63通过第二导通件32实现导通连接。
在其中一个实施例中，芯片40焊接连接于第一屏蔽部532、第二屏蔽部533和信号连接部534。具体地，在芯片40和第二屏蔽面板53之间设置有第一锡球41，芯片40通过第一锡球41焊接连接于第一屏蔽部532、第二屏蔽部533和信号连接部534上。芯片40通过第一屏蔽部532、第二屏蔽部533和信号连接部534三路信号传输通道传输或接收信号。
另外在其他实施例中，第一安装层61的下表面、第二安装层62的下表面以及第三安装层63的下表面设置有第二锡球64，第一安装层61、第二安装层62以及第三安装层63通过第二锡球64连接外部电子元件，即芯片40通过第二锡球64和外部电子元件焊接连接，接收或向外部电子元件发送信号。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种芯片封装结构，其特征在于，所述封装结构包括：
天线；
第一转接板，所述第一转接板上表面设置有所述天线；
第二转接板，所述第二转接板设置于所述第一转接板下方，所述第一转接板和所述第二转接板之间设置有芯片；和
屏蔽结构，所述屏蔽结构包括设置于所述芯片和所述天线之间的第一屏蔽面板。
2.如权利要求1所述的芯片封装结构，其特征在于，所述第一屏蔽面板设置于所述第一转接板的下表面，所述屏蔽结构还包括设置于所述第一屏蔽面板的下表面的第一键合部件，所述屏蔽结构还包括设置于所述第二转接板的上表面的第二屏蔽面板、以及设置于所述第二屏蔽面板的上表面的第二键合部件，所述第一键合部件的下表面和所述第二键合部件的上表面抵接设置。
3.如权利要求2所述的芯片封装结构，其特征在于，所述第二屏蔽面板对应所述芯片开设有通信凹槽。
4.如权利要求3所述的芯片封装结构，其特征在于，所述第二键合部件包括设置于所述芯片一侧的第一围设部、以及设置于所述芯片另一侧的第二围设部，所述第二屏蔽面板包括第一屏蔽部和第二屏蔽部，所述第一围设部设置于所述第一屏蔽部的上表面，所述第二围设部设置于所述第二屏蔽部的上表面；
所述通信凹槽包括第一凹槽和第二凹槽，所述第二屏蔽面板还包括设置于所述第一屏蔽部和所述第二屏蔽部之间的信号连接部，所述第一屏蔽部和所述信号连接部间隔设置形成所述第一凹槽，所述第二屏蔽部和所述信号连接部间隔设置形成所述第二凹槽。
5.如权利要求4所述的芯片封装结构，其特征在于，如权利要求4所述的芯片封装结构，其特征在于，所述芯片的下表面设置有第一锡球，所述芯片焊接连接于所述第一屏蔽部、所述第二屏蔽部和所述信号连接部。
6.如权利要求1至5任一项所述的芯片封装结构，其特征在于，所述第一转接板背向所述天线的下表面设置有第一连接层，所述第一转接板于所述天线和所述第一连接层之间开设有第一连接孔，所述第一连接孔内设置有第一导通件，所述第一导通件连接所述天线和所述第一连接层。
7.如权利要求6所述的芯片封装结构，其特征在于，所述第一连接孔沿上下方向竖直贯通设置，所述第一导通件垂直连接于所述天线和所述第一连接层。
8.如权利要求6所述的芯片封装结构，其特征在于，所述第二转接板的上表面一侧设置有第二连接层，所述第一连接层和所述第二连接层键合连接，所述屏蔽结构包括延伸部，所述延伸部于所述第二转接板的上表面、背向所述第二连接层方向延伸，所述延伸部和所述第一连接层键合连接。
9.如权利要求8所述的芯片封装结构，其特征在于，所述第二转接板的下表面对应所述延伸部、所述芯片和所述第二连接层依次设置有第一安装层、第二安装层和第三安装层，所述第二转接板对应所述延伸部、所述芯片和所述第二连接层分设有第二连接孔，所述第二连接孔内设置有第二导通件，所述第二导通件分别连接所述延伸部和所述第一安装层、所述芯片和所述第二安装层、以及所述第二连接层和所述第三安装层。
10.如权利要求9所述的芯片封装结构，其特征在于，所述第一安装层的下表面、所述第二安装层的下表面以及所述第三安装层的下表面设置有第二锡球，所述第一安装层、所述第二安装层以及所述第三安装层通过所述第二锡球焊接于外部电子元件上。
CN202010021423.7A 2020-01-08 2020-01-08 芯片封装结构 Pending CN111128968A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010021423.7A CN111128968A (zh) 2020-01-08 2020-01-08 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010021423.7A CN111128968A (zh) 2020-01-08 2020-01-08 芯片封装结构

Publications (1)

Publication Number Publication Date
CN111128968A true CN111128968A (zh) 2020-05-08

Family

ID=70487606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010021423.7A Pending CN111128968A (zh) 2020-01-08 2020-01-08 芯片封装结构

Country Status (1)

Country Link
CN (1) CN111128968A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820721A (zh) * 2021-01-15 2021-05-18 上海航天电子通讯设备研究所 一种集成封装天线及其封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820721A (zh) * 2021-01-15 2021-05-18 上海航天电子通讯设备研究所 一种集成封装天线及其封装方法

Similar Documents

Publication Publication Date Title
JP5216848B2 (ja) 高周波モジュールおよびその製造方法ならびに該高周波モジュールを備えた送信器、受信器、送受信器およびレーダ装置
US10068818B2 (en) Semiconductor element package, semiconductor device, and mounting structure
EP2889952B1 (en) Semiconductor package and semiconductor module
JPH01155633A (ja) 半導体装置
JP3801884B2 (ja) 高周波送受信装置
CN110167316B (zh) 通信模块及该通信模块的安装结构
CN105762138A (zh) 整合式毫米波芯片封装结构
JP4596498B2 (ja) パッケージされた集積回路の実装体
US20160120026A1 (en) Circuit board, electronic component housing package, and electronic device
EP3279938B1 (en) Semiconductor device
JP2006511071A (ja) 表面実装を伴うマイクロ波パッケージ、および多層回路を備えた対応する実装体
CN111128968A (zh) 芯片封装结构
JP2017059680A (ja) 配線基板、半導体素子パッケージおよび半導体装置
CN210866169U (zh) 芯片封装结构
CN212848785U (zh) 无线通讯模组封装结构及电子产品
JP5179570B2 (ja) 高周波モジュールおよびその製造方法ならびに該高周波モジュールを備えた送信器、受信器、送受信器およびレーダ装置
CN213186550U (zh) 麦克风模组和电子设备
CN112954559B (zh) 麦克风结构和电子设备
JP3309056B2 (ja) 高周波素子収納用パッケージ
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2008131166A (ja) アンテナモジュール
JP3314163B2 (ja) 半導体素子収納用パッケージ
JP4569590B2 (ja) 送受信モジュール
CN108873191A (zh) 一种集成化微波光子器件封装外壳
JP6671567B1 (ja) 光モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination