CN111689461B - 一种嵌入式微系统模组中的芯片切割误差的协调方法 - Google Patents

一种嵌入式微系统模组中的芯片切割误差的协调方法 Download PDF

Info

Publication number
CN111689461B
CN111689461B CN202010588346.3A CN202010588346A CN111689461B CN 111689461 B CN111689461 B CN 111689461B CN 202010588346 A CN202010588346 A CN 202010588346A CN 111689461 B CN111689461 B CN 111689461B
Authority
CN
China
Prior art keywords
chip
glue
photoresist
coated
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010588346.3A
Other languages
English (en)
Other versions
CN111689461A (zh
Inventor
郭西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Publication of CN111689461A publication Critical patent/CN111689461A/zh
Application granted granted Critical
Publication of CN111689461B publication Critical patent/CN111689461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0005—Apparatus specially adapted for the manufacture or treatment of microstructural devices or systems, or methods for manufacturing the same
    • B81C99/001—Apparatus specially adapted for the manufacture or treatment of microstructural devices or systems, or methods for manufacturing the same for cutting, cleaving or grinding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0055—Manufacturing logistics
    • B81C99/0065—Process control; Yield prediction

Abstract

本发明公开了一种嵌入式微系统模组中的芯片切割误差的协调方法，具体包括如下步骤：101)裸芯制备步骤、102)裸芯修正步骤、103)制备步骤；本发明提供了加工成本低，降低芯片的损伤可能性，提高处理工艺可靠性的一种嵌入式微系统模组中的芯片切割误差的协调方法。

Description

一种嵌入式微系统模组中的芯片切割误差的协调方法
技术领域
本发明专利涉及半导体封装技术领域，更具体的说，它涉及一种嵌入式微系统模组中的芯片切割误差的协调方法。
背景技术
随着硅基微机电(MEMS)和射频硅通孔(RF TSV)工艺技术的发展，三维异构集成微系统技术成为下一代军用高集成电子系统技术发展重要方向。三维异构集成是将不同尺寸质地的芯片埋入硅基衬底上的硅空腔通过后布线技术扇出，再通过硅通孔来实现高密度集成的集成方法。
然而这样的芯片切割以后嵌入的集成方法存在前后道工艺的误差匹配问题。误差匹配问题是由于后道芯片切割误差与前道刻蚀工艺相比，误差较大精度较小，故为了避免当芯片内埋时芯片尺寸因切割误差而增大导致的无法内埋问题的出现，通常会在空腔刻蚀的时候增大刻蚀空腔的宽度，但是此多余宽度的引入会导致芯片内埋后再布线时出现悬空走线的问题，这种悬空走线会大大降低模组整体的可靠性。目前缓解这个问题的方法有两种：第一采用先进的激光切割刀来切割芯片从而是所切割的芯片尺寸误差降低；第二采用腐蚀的方式从芯片正面将各个芯片之间的间隔刻蚀开，在将整个晶圆从背部通过湿法腐蚀或者是化学机械抛光的方法进行减薄得到尺寸误差较小的单颗芯片。然而第一种方法所使用的激光切割刀十分昂贵故方法一得不到大面积普及；第二种方法较为简单普遍，但由于两种背部减薄工艺(湿法腐蚀和化学机械抛光)都会对芯片有所损伤(湿法腐蚀由于没有刻蚀反应停止层而容易腐蚀到芯片功能区域，化学机械抛光的方法由于背部抛光时正面晶圆上的芯片凹凸不一致从而容易引起CMP过程中晶圆受应力过大不均衡而破裂)而降低了芯片生产的成品率。
发明内容
本发明克服了现有技术的不足，提供了加工成本低，降低芯片的损伤可能性，提高处理工艺可靠性的一种嵌入式微系统模组中的芯片切割误差的协调方法。
为了解决上述技术问题，本发明的技术方案如下：
一种嵌入式微系统模组中的芯片切割误差的协调方法，具体包括如下步骤：
101)裸芯制备步骤：采用机械切割刀将晶圆进行切割得到单颗裸芯片；载板上表面涂覆上厚度为5微米至100微米的胶层；将单颗裸芯片放到涂覆胶层的载片上；
102)裸芯修正步骤：将步骤101)处理后的载板上表面涂覆填充胶，且填充胶完全覆盖载板上全部的单颗裸芯片；通过化学机械抛光的方式将正面涂覆的填充胶减薄到与单颗裸芯片等平面的高度；
在填充胶上表面涂覆光刻胶，并通过曝光显影技术修正图形结构，再通过刻蚀工艺将填充胶刻蚀出所需要的修正图形，并去除多余的光刻胶；进行分割形成单个带有已修正芯片的载片；
103)制备步骤：将步骤102)处理后的带有已修正芯片的载片放入带有焊料的硅空腔凹槽的底板晶圆中，将放好后的整个底板晶圆放入回流炉中回流得到相应模组结构，再对相应模组结构进行去除胶层，得到最终的嵌入式内埋芯片的结构。
进一步的，步骤101)中的胶层的涂覆方式为旋涂、刮胶或贴放固态坚膜；胶层采用的胶为临时键合胶、光解除胶或热解除胶。
进一步的，步骤102)中的填充胶采用树脂、高分子材料或大分子材料；涂覆填充胶的方式采用旋涂或刮胶。
进一步的，步骤102)中的光刻胶的涂覆方式采用旋涂、刮胶或粘贴干膜；光刻胶采用正胶或负胶；刻蚀工艺采用湿法刻蚀或干法刻蚀。
进一步的，步骤102)中的分割的方式采用机械切割、激光切割或正面腐蚀加背面减薄的方式进行切割。
本发明相比现有技术优点在于：
本发明采用光刻工艺图形化填充胶来对切割后的芯片进行包边处理，从而对切割形成的较大的芯片尺寸误差进行修正。本发明工艺处理方法降低了芯片的损伤可能性提高了工艺可靠性，同时避免了采用昂贵的激光切割设备降低了生产成本。
附图说明
图1为本发明布满裸芯片的晶圆示意图；
图2为本发明的单颗裸芯片示意图；
图3为本发明的单颗裸芯片存在较大的尺寸误差的平面示图；
图4为本发明的载板上涂布胶层的示意图；
图5为本发明的图4上分布设置单颗裸芯片示意图；
图6为本发明的图5的俯视图；
图7为本发明的图6上涂布填充胶的示意图；
图8为本发明的图7减薄填充胶的示意图；
图9为本发明的图8涂布光刻胶的示意图；
图10为本发明的图9通过曝光显影技术修正图形后的示意图；
图11为本发明的图10加深定型修正的示意图；
图12为本发明的图11的俯视图；
图13为本发明的图12切割示意图；
图14为本发明的单个带有已修正芯片的载片示意图；
图15为本发明的图14的俯视图；
图16为本发明的底板晶圆上分布设置图14的示意图；
图17为本发明的相应模组结构的示意图；
图18为本发明的最终的嵌入式内埋芯片的结构示意图。
图中标识：单颗裸芯片101、胶层201、填充胶203、光刻胶204、带有已修正芯片的载片301、凹槽302。
具体实施方式
下面结合附图和具体实施方式对本发明进一步说明。
如图1至图18所示，一种嵌入式微系统模组中的芯片切割误差的协调方法，具体包括如下步骤：
101)裸芯制备步骤：采用传统的机械切割刀将晶圆进行切割得到如图2所示的单颗裸芯片；由于切割刀的切割进度问题会导致芯片边缘存在较大的尺寸误差，芯片误差平面如图3所示。
如图4所示，载板上表面涂覆上厚度为5微米至100微米的胶层；胶层的涂覆方式为旋涂、刮胶或贴放固态坚膜；胶层采用的胶为临时键合胶、光解除胶或热解除胶等可解除胶。
如图5、图6所示，将单颗裸芯片放到涂覆胶层的载片上。
102)裸芯修正步骤：如图7所示，将步骤101)处理后的载板上表面涂覆填充胶，且填充胶完全覆盖载板上全部的单颗裸芯片。其中，对填充胶并进行固化。如图8所示，之后再通过化学机械抛光的方式将正面涂覆的填充胶减薄到与单颗裸芯片等平面的高度。此处的填充胶可为树脂，高分子材料，也可为大分子材料等；涂覆方式可为旋涂，刮胶等方式。
如图9所示，在填充胶上表面涂覆光刻胶。如图10所示，通过曝光显影技术修正图形结构，再通过刻蚀工艺将填充胶刻蚀出所需要的修正图形，并去除多余的光刻胶。如图11、12所示，加深定型修正图形，以进一步去除多余的填充胶。如图13所示，再进一步进行分割，形成如图14、15所示的单个带有已修正芯片的载片。其中，光刻胶的涂覆方式采用旋涂、刮胶或粘贴干膜；光刻胶采用正胶或负胶；刻蚀工艺采用湿法刻蚀或干法刻蚀。分割的方式采用机械切割、激光切割或正面腐蚀加背面减薄的方式进行切割。
103)制备步骤：如图16所示，将步骤102)处理后的带有已修正芯片的载片放入带有焊料的硅空腔凹槽的底板晶圆中，将放好后的整个底板晶圆放入回流炉中回流得到如图17所示的相应模组结构，再对相应模组结构进行去除胶层，得到如图18所示的最终的嵌入式内埋芯片的结构。此处回流的温度与温度变化曲线可任意调整已达到最终的嵌入式内埋芯片的结构的良好的性能要求即可。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (5)

1.一种嵌入式微系统模组中的芯片切割误差的协调方法，其特征在于，具体包括如下步骤：
101)裸芯制备步骤：采用机械切割刀将晶圆进行切割得到单颗裸芯片；载板上表面涂覆上厚度为5微米至100微米的胶层；将单颗裸芯片放到涂覆胶层的载片上；
102)裸芯修正步骤：将步骤101)处理后的载板上表面涂覆填充胶，且填充胶完全覆盖载板上全部的单颗裸芯片；通过化学机械抛光的方式将正面涂覆的填充胶减薄到与单颗裸芯片等平面的高度；
在填充胶上表面涂覆光刻胶，并通过曝光显影技术修正图形结构，再通过刻蚀工艺将填充胶刻蚀出所需要的修正图形，并去除多余的光刻胶；进行分割形成单个带有已修正芯片的载片；
103)制备步骤：将步骤102)处理后的带有已修正芯片的载片放入带有焊料的硅空腔凹槽的底板晶圆中，将放好后的整个底板晶圆放入回流炉中回流得到相应模组结构，再对相应模组结构进行去除胶层，得到最终的嵌入式内埋芯片的结构。
2.根据权利要求书1所述的一种嵌入式微系统模组中的芯片切割误差的协调方法，其特征在于：步骤101)中的胶层的涂覆方式为旋涂、刮胶或贴放固态坚膜；胶层采用的胶为临时键合胶、光解除胶或热解除胶。
3.根据权利要求书1所述的一种嵌入式微系统模组中的芯片切割误差的协调方法，其特征在于：步骤102)中的填充胶采用树脂、高分子材料或大分子材料；涂覆填充胶的方式采用旋涂或刮胶。
4.根据权利要求书1所述的一种嵌入式微系统模组中的芯片切割误差的协调方法，其特征在于：步骤102)中的光刻胶的涂覆方式采用旋涂、刮胶或粘贴干膜；光刻胶采用正胶或负胶；刻蚀工艺采用湿法刻蚀或干法刻蚀。
5.根据权利要求书1所述的一种嵌入式微系统模组中的芯片切割误差的协调方法，其特征在于：步骤102)中的分割的方式采用机械切割、激光切割或正面腐蚀加背面减薄的方式进行切割。
CN202010588346.3A 2019-12-30 2020-06-24 一种嵌入式微系统模组中的芯片切割误差的协调方法 Active CN111689461B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911387767.3A CN111170271A (zh) 2019-12-30 2019-12-30 一种嵌入式微系统模组中的芯片切割误差的协调方法
CN2019113877673 2019-12-30

Publications (2)

Publication Number Publication Date
CN111689461A CN111689461A (zh) 2020-09-22
CN111689461B true CN111689461B (zh) 2023-04-28

Family

ID=70652269

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201911387767.3A Withdrawn CN111170271A (zh) 2019-12-30 2019-12-30 一种嵌入式微系统模组中的芯片切割误差的协调方法
CN202010588346.3A Active CN111689461B (zh) 2019-12-30 2020-06-24 一种嵌入式微系统模组中的芯片切割误差的协调方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201911387767.3A Withdrawn CN111170271A (zh) 2019-12-30 2019-12-30 一种嵌入式微系统模组中的芯片切割误差的协调方法

Country Status (1)

Country Link
CN (2) CN111170271A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936549A (ja) * 1995-07-17 1997-02-07 Nec Corp ベアチップ実装用プリント基板
US6476499B1 (en) * 1999-02-08 2002-11-05 Rohm Co., Semiconductor chip, chip-on-chip structure device and assembling method thereof
CN103295893A (zh) * 2013-05-29 2013-09-11 华进半导体封装先导技术研发中心有限公司 一种晶圆级微组装工艺
CN103295926A (zh) * 2013-05-31 2013-09-11 中国航天科技集团公司第九研究院第七七一研究所 一种基于tsv芯片的互连封装方法
CN104051337A (zh) * 2014-04-24 2014-09-17 上海丽恒光微电子科技有限公司 立体堆叠集成电路系统芯片封装的制造方法与测试方法
CN105140184A (zh) * 2015-07-30 2015-12-09 常州银河世纪微电子有限公司 芯片级封装方法
CN105448829A (zh) * 2016-01-02 2016-03-30 北京工业大学 一种晶圆级芯片封装体的制作方法
WO2017024847A1 (zh) * 2015-08-12 2017-02-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
WO2017045422A1 (zh) * 2015-09-17 2017-03-23 中芯长电半导体（江阴）有限公司 一种封装结构及再分布引线层的制作方法
CN109449084A (zh) * 2018-09-27 2019-03-08 全球能源互联网研究院有限公司 一种功率芯片的划片方法及半导体器件
CN110211885A (zh) * 2019-05-30 2019-09-06 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN110323197A (zh) * 2019-07-09 2019-10-11 王新 用于超高密度芯片FOSiP封装的结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100071485A (ko) * 2008-12-19 2010-06-29 삼성전기주식회사 웨이퍼 레벨 패키지의 제조방법
DE102015106442B4 (de) * 2015-04-27 2018-03-22 Infineon Technologies Ag Chipgehäuse und Verfahren zu seiner Herstellung
CN105161436B (zh) * 2015-09-11 2018-05-22 柯全 倒装芯片的封装方法
CN106531700B (zh) * 2016-12-06 2019-05-28 江阴长电先进封装有限公司 一种芯片封装结构及其封装方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936549A (ja) * 1995-07-17 1997-02-07 Nec Corp ベアチップ実装用プリント基板
US6476499B1 (en) * 1999-02-08 2002-11-05 Rohm Co., Semiconductor chip, chip-on-chip structure device and assembling method thereof
CN103295893A (zh) * 2013-05-29 2013-09-11 华进半导体封装先导技术研发中心有限公司 一种晶圆级微组装工艺
CN103295926A (zh) * 2013-05-31 2013-09-11 中国航天科技集团公司第九研究院第七七一研究所 一种基于tsv芯片的互连封装方法
CN104051337A (zh) * 2014-04-24 2014-09-17 上海丽恒光微电子科技有限公司 立体堆叠集成电路系统芯片封装的制造方法与测试方法
CN105140184A (zh) * 2015-07-30 2015-12-09 常州银河世纪微电子有限公司 芯片级封装方法
WO2017024847A1 (zh) * 2015-08-12 2017-02-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
WO2017045422A1 (zh) * 2015-09-17 2017-03-23 中芯长电半导体（江阴）有限公司 一种封装结构及再分布引线层的制作方法
CN105448829A (zh) * 2016-01-02 2016-03-30 北京工业大学 一种晶圆级芯片封装体的制作方法
CN109449084A (zh) * 2018-09-27 2019-03-08 全球能源互联网研究院有限公司 一种功率芯片的划片方法及半导体器件
CN110211885A (zh) * 2019-05-30 2019-09-06 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN110323197A (zh) * 2019-07-09 2019-10-11 王新 用于超高密度芯片FOSiP封装的结构及其制备方法

Also Published As

Publication number Publication date
CN111170271A (zh) 2020-05-19
CN111689461A (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
CN102163559B (zh) 堆叠装置的制造方法及装置晶片处理方法
TWI697959B (zh) 半導體封裝及封裝半導體裝置之方法
JP4856328B2 (ja) 半導体装置の製造方法
CN101964311B (zh) 形成集成电路结构的方法与集成电路结构
TWI479553B (zh) 半導體晶粒分離方法及半導體晶粒區塊或半導體晶粒列的陣列
TWI473183B (zh) 可堆疊的積體電路晶片的晶圓水平表面鈍化
US20120315710A1 (en) Method for producing reconstituted wafers and method for producing semiconductor devices
US7445963B2 (en) Semiconductor package having an interfacial adhesive layer
US8877523B2 (en) Recovery method for poor yield at integrated circuit die panelization
CN111689460B (zh) 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法
US20220181208A1 (en) Semiconductor device with reduced stress die pick and place
US8062958B2 (en) Microelectronic device wafers and methods of manufacturing
US11605552B2 (en) Hybrid panel method of manufacturing electronic devices and electronic devices manufactured thereby
CN107993937B (zh) 一种临时键合工艺的辅助结构及利用该结构的晶圆加工方法
EP2908335B1 (en) Dicing method
JP5471064B2 (ja) 半導体装置の製造方法
CN106531638B (zh) 包括堆叠的半导体裸芯块的半导体装置及其制造方法
CN110838439A (zh) 一种晶圆切片方法及芯片
CN111689461B (zh) 一种嵌入式微系统模组中的芯片切割误差的协调方法
CN101752269A (zh) 集成电路结构及其形成方法
WO2020087594A1 (zh) 使用可光刻键合材料的晶圆级封装方法
JP2015508234A (ja) 電子デバイスの三次元実装のための方法
US9462694B2 (en) Spacer layer for embedding semiconductor die
US10304716B1 (en) Package structure and manufacturing method thereof
US9824912B2 (en) Method of transforming an electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant