TWI473183B - 可堆疊的積體電路晶片的晶圓水平表面鈍化 - Google Patents

可堆疊的積體電路晶片的晶圓水平表面鈍化 Download PDF

Info

Publication number
TWI473183B
TWI473183B TW97122985A TW97122985A TWI473183B TW I473183 B TWI473183 B TW I473183B TW 97122985 A TW97122985 A TW 97122985A TW 97122985 A TW97122985 A TW 97122985A TW I473183 B TWI473183 B TW I473183B
Authority
TW
Taiwan
Prior art keywords
wafer
die
edge
street
grain
Prior art date
Application number
TW97122985A
Other languages
English (en)
Other versions
TW200915453A (en
Inventor
Simon J S Mcelrea
Terrence Caskey
Scott Mcgrath
Deann Eileen Melcher
Reynaldo Co
Andrews, Jr
Weiping Pan
Grant Villavicencio
Yong Du
Scott Jay Crane
Zongrong Liu
Original Assignee
Invensas Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invensas Corp filed Critical Invensas Corp
Publication of TW200915453A publication Critical patent/TW200915453A/zh
Application granted granted Critical
Publication of TWI473183B publication Critical patent/TWI473183B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

可堆疊的積體電路晶片的晶圓水平表面鈍化 〔相關申請案的相互參照〕
本發明部份主張S.J.S.McElrea等人於西元2007年6月19日提出申請之名稱為“Wafer level surface passivation of stackable integrated circuit chips”的美國臨時專利申請案第60/945,005號的優先權；並部份主張S.J.Crane等人於西元2007年8月16日提出申請之名稱為“Surface passivation of stackable integrated circuit chips at wafer level”的美國臨時專利申請案第60/956,348號的優先權。
本申請案係有關於R.Co等人在與本案同日提出申請之名稱為“Semiconductor die separation method”的美國專利臨時申請案，其代理人案號為VCIX 1052－1。
本上前面及後面所提到的每一篇專利及專利申請案均係引用於此，以供參考。
本發明係有關於積體電路晶片的電性互連，特別是有關於適合做垂直互連的可堆疊積體電路元件。
一晶粒堆疊內之一晶粒與另一者(“晶粒對晶粒”)的互連，或是一晶粒或一晶粒堆疊與一基體(“晶粒對基體”)的互連，具有多種的困擾。例如說，積體電路是設 於晶粒的“有效側”，且暴露出的墊塊是位於該晶粒的有效側，以供與其他的晶粒或是基材做電性互連。當晶粒堆疊起來時，該堆疊內的某一晶粒會阻擋到另一晶粒上的墊塊，使得他們無法被接觸來做互連，特別是在具有相同或類似尺寸的晶粒互相堆疊在一起時。
有多種的晶粒互連曾被提出過，包括有特別是覆晶式互連(Flip－Chip)、打線(Wire Bond)互連、以及捲帶自動接合(Tab Bond)互連。
在使用打線互連技術於堆疊式晶粒總成的情形中，打線接合部可形成為在一第一晶粒為另一晶粒堆疊於其上之前，先將墊塊連接於該第一晶粒的有效側上。在該第一晶粒的該有效側上通常會設置一分隔件(Spacer)，以防止第二晶粒對於第一晶粒上的電路環圈造成干擾。
打線、突塊(Bump)、片塊(Tab)以外的其他處理晶粒之垂直互連的手段可參見例如美國專利第5,675,180號及其後續專利案；以及例如美國專利第7,215,018號及例如美國專利申請案第11/097,829號。
特別是，例如美國專利申請案第11/097,829號中描述“晶粒外(Off－Die)”互連，其係應用互連端點電性連接至晶粒上的周邊處所(Peripheral Site)，並突伸超出晶粒邊緣；晶粒的互連則是藉由可供該等互連端點的突出部位延伸進入其內的導電性聚合物元件來達成的。
某些製做好的晶粒具有沿著一個或多個晶粒邊域設置的晶粒墊塊，這些晶粒稱為周邊墊塊晶粒(Peripheral Pad Die)。其他製做好的晶粒具有在靠近於晶粒中心處配置成一列或二列的晶粒墊塊，而這些晶粒稱為中心墊塊晶粒(Center Pad Die)。這些晶粒可做“繞路(Rerouted)”，以提供該晶粒在一側或多側邊緣上或靠近之處對於互連墊塊的適當配置。
在將晶粒分割出來前，可以有利地在晶圓水平面上進行某些處理步驟。
美國專利申請案第11/016,558號中描述一些可在各個分割開半導體晶粒的所有表面(有效或前側、背側、以及側壁)上形成電絕緣適形塗層的方法。
整體而言，根據一觀點，在晶圓處理的過程中，至少在晶粒的有效(前)側及側壁的互連邊域內施用一電絕緣適形塗層。在某些實施例中，該適形塗層是施用於該晶粒的整個有效側上。在某些實施例中，該適形塗層會另外施用至該晶粒的背側上。根據一觀點，在將晶圓切割而形成晶粒側壁之前，該晶圓會先以例如背側研磨來加以薄化。根據另一觀點，晶圓可在薄化之前先切割而形成晶粒側壁。
在一整體的觀點(切割前先薄化晶圓)中，本發明的特點是在於一種鈍化半導體晶粒的方法，該晶粒具有互連墊塊，設置於與互連邊緣相鄰接的互連邊域內，該方法的步驟在於提供一具有一個陣列之晶片形成於其上的薄化晶 圓；選擇性地形成一適形預切割鈍化層於該晶圓的有效側上；選擇性地將一晶粒結合膜固著至該晶圓的背側上；將該晶圓背側固著至一支撐件上、在該支撐件上切割該晶圓來形成晶粒側壁而留下一個陣列的晶粒、或多列晶粒；以及在該陣列的晶粒或該等多列的晶粒上形成一適形鈍化層，該第二鈍化層係在該晶粒的有效側及該晶粒的側壁上的預切割鈍化層上形成為一連續的薄膜。在某些實施例中，該方法進一步包含有在該預切割鈍化層及該鈍化層上形成開口，以至少暴露出該晶粒上的互連墊塊的部位。
在某些實施例中，該適形塗層的材料包含有有機聚合物，例如對二甲苯的聚合物或其衍生物，例如聚苯二甲基聚合物，例如聚對二甲苯C或聚對二甲苯N，或聚對二甲苯A。在某些實施例中，該適形塗層是由沉積法所製成，例如氣相沉積法、或液相沉積法、或固相沉積法製成。此用以構成鈍化層的適形塗層的材料可以是與用來構成該預切割鈍化層之適形塗層的材料相同的材料，或不同的材料。在某些實施例中，該適形塗層包含有氣相、液相或B－階段介電材料、黏著劑或構成厚度的塗層。此適形塗層材料可選擇成能提供結合至例如一印刷電路板、或其他晶粒、或基體上。
在某些實施例中，用以形成該適形塗層的程序包含有施用一遮罩或屏幕於該陣列上，以及施用該適形塗層於該遮罩或屏幕上。該遮罩在施用時會外露出該有效側上要被適形塗層加以遮蓋的區域，而遮掩住不要被遮蓋的區域。 該遮罩或屏幕會在後面的步驟(例如在形成該適形鈍化層後)中升高，而在外露出的區域上留下位於定位的適形塗層或塗層們。
在晶圓要在切割前先加以薄化的實施例中，在面對著晶粒中之互連邊域的鋸截街道上，該晶圓會被完全地切割貫穿過該薄化的晶圓，以使得沿著這些街道的晶粒側壁是形成為完全貫穿過整個晶粒的厚度。因此，當鈍化層形成時，該鈍化層會整個覆蓋住與互連晶粒邊緣相鄰的側壁。在未面對著晶粒互連邊域的鋸截街道上，該晶圓可以僅做選擇性(在形成鈍化層之前)部份切割穿入至該薄化晶圓內，因此晶粒並未沿著這些街道完全分離開。在晶圓上之晶粒的互連邊域全部都是沿著依一方向(“南北向街道”)延伸的平行街道而設置時，該部份切割作業可得到一個陣列的晶粒列，其中每一列中的晶粒均是保持部份地連接住(在該部份切割的“東西向街道”上)，且其中該等列是由南北向街道加以隔開。這些部份分離開的晶粒的區塊或列會比完全分割開的晶粒更不容易偏錯開而不對齊(晶粒傾斜)。稍後之切穿該晶粒半導體材料的程序可完成晶粒之分離(晶粒分割)。
在另一觀點中，本發明的特點是在於一種設於一晶圓支撐件上的半導體晶粒陣列或多列的半導體晶粒，該晶粒或該等列之晶粒具有一鈍化層，形成為一至少覆蓋於該晶粒之該有效側上的該等互連邊域，或是覆蓋於該晶粒的該等側壁上的連續薄膜。在某些實施例中，該陣列的晶粒包 含有位於該鈍化層上的開口，以暴露出該晶粒上的互連墊塊的至少一些部位。在某些實施例中，該晶粒或該等列的晶粒具有一適形塗層，覆蓋於該晶粒的整個有效側上。
在另一觀點中，本發明的特點在於一種半導體晶粒，具有一鈍化層，形成為一至少覆蓋於該晶粒之該有效側上的該等互連邊域，或是至少覆蓋於該晶粒的相鄰側壁上的連續薄膜。在某些實施例中，該陣列的晶粒包含有位於該鈍化層上的開口，以暴露出該晶粒上的互連墊塊的至少一些部位。在某些實施例中，該晶粒或該等列的晶粒具有一適形塗層，覆蓋於該晶粒的整個有效側上。
在另一整體觀點(晶圓在薄化前先切割)中，本發明的特點是在於一種鈍化半導體晶粒的方法，該方法的步驟在於將一晶圓的背側固著至一第一支撐件上；自位於晶片的有效區域間的有效側部份地切割穿入該晶圓而形成多個溝槽，形成一電絕緣適形塗層於暴露在該晶圓前側的表面上；將該晶圓自該第一支撐件上取下，並將該晶圓前側固著至一第二支撐件上；以及在該第二支撐件的定位上，透過自背側移除晶圓材料而將該晶圓薄化至所需的晶粒厚度，以得到一個陣列的晶粒或是多個列的晶粒。該晶粒或該等列的晶粒的背側是外露出的，且每一晶粒或每一列晶粒均具有一適形塗層覆蓋於有效側及側壁上。
在某些實施例中，用以形成該適形前側塗層的程序包含有施用一遮罩或屏幕於該陣列上，以及施用該適形塗層於該遮罩或屏幕上。該遮罩在施用時會外露出該有效側上 要被適形塗層加以遮蓋的區域，而遮掩住不要被遮蓋的區域。該遮罩或屏幕會在後面的步驟(例如在形成一背側適形鈍化層後)中升高，而在外露出的區域上留下位於定位的適形塗層或塗層們。
在面對著晶粒中之互連邊域的鋸截街道上，該晶圓會被切割至在該晶圓內的一個至少和預定的晶粒厚度一樣大的深度，因此沿著這些街道的側壁會形成為完全貫穿過整個晶粒的厚度。因此，在前側塗層形成時，該塗層會整個覆蓋住與互連晶粒邊緣相鄰的晶粒側壁。在未面對著晶粒互連邊域的鋸截街道上，該晶圓可以僅做選擇性(在形成第二鈍化層之前)部份切割穿入至該晶圓的厚度內，因此在進行晶圓的薄化程序時，晶粒並未完全分離開。在晶圓上之晶粒的互連邊域全部都是沿著依一方向(“南北向街道”)延伸的平行街道而設置時，該薄化程序可得到一個陣列的多列晶粒，其中每一列中的晶粒均是保持部份地連接住(在該部份切割的“東西向街道”上)，且其中該等列是由南北向街道加以隔開。這些部份分離開的晶粒的區塊或列會比完全分割開的晶粒更不容易偏錯開而不對齊(晶粒傾斜)。後續的切割程序可完成晶粒之分離(晶粒分割)。
在某些實施例中，該適形塗層的材料包含有有機聚合物，例如對二甲苯的聚合物或其衍生物，例如聚苯二甲基聚合物，例如聚對二甲苯C或聚對二甲苯N，或聚對二甲苯A。在某些實施例中，該適形塗層是由沉積法所製成， 例如氣相沉積法、或液相沉積法、或固相沉積法製成。
在某些實施例中，在將適形塗層形成於晶圓前側的表面上之後，會將該適形塗層加以處理，例如以雷射剝蝕處理，以暴露出該前側上的互連墊塊，供做電性連接之用。此種暴露出墊塊的處理可以在將晶圓前側固著至第二支撐件之前，或是在將晶圓薄化之前，也就是在晶圓處理水平面，進行之。
在某些實施例中，一電絕緣薄膜會施用至該陣列中之晶粒上暴露出的背側，且該晶粒會藉由切割貫穿過該薄膜來加以分割開。切割該薄膜在某些實施例中是藉由將該陣列之晶粒固著至一第三支撐件上而使該薄膜固著於該第三支撐件上；將該第二支撐件移除；以及切割貫穿該薄膜至該第三支撐件而加以達成的。切割可以透過例如機械技術(鋸切、斷裂、撕裂)；或雷射切割或剝蝕；或水柱切割；或這些切割技術的組合來加以達成。
在某些實施例中，該電絕緣薄膜包含有一諸如晶粒結合膜之類的黏著膜、一熱管理膜、或任何組構成可供結合至例如印刷電路板或其他晶粒或一基體上之介質的薄膜。
在某些實施例中，選用上，一第二電絕緣適形塗層可形成於該晶粒暴露出的背側及塗佈後之側壁上。該第二適形塗層可形成於該陣列的晶粒或該列晶粒上。該第二適形塗層的材料可以是與該前側適形塗層之材料相同的材料，或不同的材料。在某些實施例中，該第二適形塗層包含有氣相、液相或B－階段介電材料、黏著劑或構成厚度的塗層 。該第二適形塗層材料可選擇成能提供結合至例如一印刷電路板、或其他晶粒、或基體上。
在某些實施例中，在形成該電絕緣薄膜或該第二電絕緣第二適形塗層形之後，將該前側適形塗層加以處理，例如以雷射剝蝕處理，以暴露出該前側上的互連墊塊，供做電性連接之用；在該等實施例中，該處理作業可以在該陣列上施行，也就是在分割晶粒之前，或者該處理作業可以施行於分割開的晶粒上，也就是在分割晶粒之後。
在另一觀點中，本發明的特點是在於一種鈍化半導體晶粒的方法，該方法的步驟在於將一晶圓的背側固著至一第一支撐件上；自位於晶片的有效區域間的有效側部份地切割穿入該晶圓，形成一電絕緣適形塗層於暴露在該晶圓前側的表面上；將該晶圓自該第一支撐件上取下，並將該晶圓前側固著至一第二支撐件上；自背側移除晶圓材料而將該晶圓薄化至所需的晶粒厚度，以得到一個陣列的晶粒或是多個列的晶粒；以及選擇性地形成一電絕緣第二適形塗層於該陣列中的晶粒或多列晶粒的暴露出背側及塗佈之側壁上。
在面對著晶粒中之互連邊域的鋸截街道上，該晶圓會被切割至在該晶圓內的一個至少和預定的晶粒厚度一樣大的深度，因此沿著這些街道的側壁會形成為完全貫穿過整個晶粒的厚度。因此，在前側塗層形成時，該塗層會整個覆蓋住與互連晶粒邊緣相鄰的晶粒側壁。在未面對著晶粒互連邊域的鋸截街道上，該晶圓可以僅做選擇性(在形成 第二鈍化層之前)部份切割穿入至該晶圓的厚度內，因此在進行晶圓的薄化程序時，晶粒並未完全分離開。在晶圓上之晶粒的互連邊域全部都是沿著依一方向(“南北向街道”)延伸的平行街道而設置時，該薄化程序可得到一個陣列的多列晶粒，其中每一列中的晶粒均是保持部份地連接住(在該部份切割的“東西向街道”上)，且其中該等列是由南北向街道加以隔開。這些部份分離開的晶粒的區塊或列會比完全分割開的晶粒更不容易偏錯開而不對齊(晶粒傾斜)。後續的切割程序可完成晶粒之分離(晶粒分割)。
在另一觀點中，本發明的特點在於一種半導體晶圓，在晶片有效區域之間的有效側上設有溝槽，並具有一電絕緣適形塗層，至少覆蓋該有效表面上的互連墊塊及該等溝槽表面上。在某些實施例中，該等與該晶粒之互連邊域相面對的溝槽在該晶圓內具有一至少是與預定的晶粒厚度一樣大的深度，而未與晶粒之互連邊域相面對的該等溝槽在該晶圓內具有小於該預定晶粒厚度的深度。
在另一觀點中，本發明的特點在於一種半導體晶粒，具有一電絕緣適形塗層，覆蓋於有效表面上的至少互連邊域，以及至少相鄰的側壁。在某些實施例中，該晶粒是一個陣列之晶粒中的一個。在某些實施例中，該晶粒上的墊塊是外露出的。
在另一觀點中，本發明的特點在於一種半導體晶粒，具有一電絕緣適形塗層，覆蓋於有效表面上的至少互連邊 域，以及至少相鄰的側壁，並具有一電絕緣膜，覆蓋於背側。在某些實施例中，該晶粒是一個陣列之晶粒中的一個。在某些實施例中，該晶粒上的墊塊是外露出，以供做電性連接。
在另一觀點中，本發明的特點在於一種半導體晶粒，具有一電絕緣適形塗層，覆蓋於有效表面上的至少互連邊域、至少相鄰的側壁、以及背側；該側壁上的適形塗層厚度大於該晶粒之有效表面或側壁上者，且在某些實施例中，該側壁上的適形塗層厚度是約為該晶粒之有效表面上的適形塗層厚度與該晶粒之背側上之適形塗層厚度的總和。
在某些實施例中，該半導體晶粒具有一前側電絕緣適形塗層，覆蓋於有效表面上的至少互連邊域、至少相鄰的側壁，並選擇性地具有一電絕緣適形塗層，覆蓋於該晶粒的背側及位於側壁上的該前側適形塗層上。在某些實施例中，該晶粒是一個陣列之晶粒中的一個。在某些實施例中，該晶粒上的墊塊是外露出的。
本發明的方法可用來製備供多種裝置之任一者用的半導體晶粒，包括有例如堆疊式晶粒總成、多晶片模組、生醫零件、光電裝置、MEMS、以及垂直互連半導體總成。這些裝置可以用來例如建構電腦、通訊設備、以及消費用及工業用電子裝置。
在另一觀點中，本發明的特點在於一種總成，包含有如前所述之裝置的堆疊，以晶粒對晶粒的方式電性互連在一起。
在另一觀點中，本發明的特點在於一種總成，包含有如前所述的晶粒或是晶粒的堆疊，電性互連至下方電路上(例如在一基體或一電路板上)。
根據本發明的總成可以用來建構電腦、通訊設備、以及消費用及工業用電子裝置。
現在將配合顯示出本發明各種實施例的圖式來詳細地說明本發明。這些圖式僅是示意的，用以顯示出本發明的特徵部位及他們與其他特徵部位及結構間的關係，因此並非是按照比例繪製的。為說明清楚起見，在這些顯示本發明之實施例的圖式中，對應於其他圖式中之元件的元件，雖然在所有的圖式內均可清楚地區別，但並未全部都特別加以重新編號。另外為說明清楚起見，在對於瞭解本發明沒有需要的情形下，某些特徵部位並未加以顯示出來。例如說，晶粒內的電路細節即加以略去。
現在參閱第1A圖，其顯示出諸如矽晶圓之類的半導體晶圓10之一半部位的示意平面圖，其中示出前有效側。多個積體電路晶片形成於該晶圓上，其中之一是以1B來加以標示，並更詳細地顯示於第1B圖內。參閱第1B圖，其中顯示出一晶片的有效區域12，係由鋸截街道11及13加以界定。互連墊塊14及16係沿著該晶片有效區域12的二側邊緣列陣成列，因此在第1A圖及第1B圖例示出的晶片係為周邊墊塊晶片。第2A圖以稍微放大一點的 情形顯示出第1A圖中所示之晶圓上的二個互相鄰接的晶片21、21’；第2B圖則顯示出沿著第2A圖內一晶圓20中標示為2B－2B而包含有晶片21、21’的部位切割開的剖面圖。這些晶片的有效區域是位於該晶圓的有效側而以編號26、26’加以標示。一原始鈍化層22疊覆於該等有效區域上。設在該原始鈍化層22上的開口暴露出互連墊塊14、16及14’、16’。各晶片上的有效區域均係由鋸截街道23加以界定。
在圖式所示的例子中，互連墊塊是在靠近每一晶片的二側邊緣處排列成列(例如墊塊列14、16)，為方便起見，這些邊緣將稱為“互連邊緣”。晶粒的有效側上鄰接於該等設有互連墊塊列的互連邊緣的區域，為方便起見，將稱為“互連邊域”。晶圓內的某些鋸截街道是面對著該等互連邊緣或邊域。在圖式所示的例子中，這些面對著互連邊緣或邊域的街道(例如街道13)是全部平行於一方向延伸的，而未面對著互連邊緣或邊域的街道(例如街道11)則是沿著垂直於該第一者的另一方向延伸的。為方便起見，面對著互連邊緣或邊域的街道13將稱為“南北向街道”，而其他的街道11則便方便起見而稱為“東西向街道”。
切割製程前進行背側研磨
在一實施例中，該晶圓在沿著該等街道加以切割來形成晶粒邊緣及側壁之前，該晶圓會先被加以薄化，例如說 透過背側研磨，至一特定的晶粒厚度。圖式中顯示出此一實施例之一例。
晶圓20係藉由例如將其如第3圖所示般固定在一背磨帶32上加以支撐住，該晶圓的有效(前)側面向著該帶，而晶圓的背側34則遠離該帶。該帶支撐於例如一晶圓環(未顯示於圖式中)上，而該晶圓則加以薄化，所得到的薄化過的晶圓40則顯示於第4圖中。
在後續的程序中，該薄化晶圓40會自該背磨帶32上分離開，並加以翻轉，並藉由例如將其如第5圖所示般裝設於一背撐帶或切粒帶52上而加以支撐，該薄化晶圓的背側面向著該切粒帶，而該晶圓的有效(前)側則遠離該切粒帶，以暴露出該等互連墊塊14、16及14’、16’及原始晶粒鈍化層22，供做進一步處理。背撐帶或切粒帶52可支撐於一晶圓環(未顯示於圖式中)上。
在後續的程序中，選用上，可在晶圓40的有效(前)側上形成一適形鈍化層62上，其結果如第6圖所示。鈍化層62形成一連續的薄膜，覆蓋於原始鈍化層22及互連墊塊14、16及14’、16’上。適合做鈍化層62的材料包括有多種介電材料中的任一者。聚對二甲苯特別適合用來做為鈍化層。此鈍化層可由任何適合於該鈍化材料的技術來加以施用。在使用聚對二甲苯時，該鈍化層是由氣相沉積(凝結)及聚合程序加以形成為一薄膜。鈍化層62可以不需要；參閱下文中有關於鈍化層102的說明。
在後續的程序中，該晶圓自背撐帶或第一切粒帶上分 離開，並將一晶粒結合黏著膜72施用至晶圓40的背側上，如第7圖中所示。其後，將晶圓40透過將其如第8圖所示般裝設至一切粒帶82上而加以支撐住，晶粒結合膜72係朝向著該切粒帶，而晶圓的有效(前)側及前側鈍化層62(如果有的話)遠離該切粒帶。切粒帶82可以支撐於一晶圓環(未顯示於圖式中)上。
在後續的切粒程序中，該晶圓會被加以切割，其結果如第9圖所示。晶圓切割係藉由例如以一切粒鋸或雷射，如箭號92所示般，沿著該等鋸截街道加以切割而成的。圖式中顯示出沿著面對著晶粒之互連邊緣的街道，亦即沿著具有墊塊設置於相鄰互連邊域內之晶粒邊緣(南北向街道)，進行切割。在這些例子中，切割是施行成完全貫穿所有與晶圓40相關的街道，包括晶粒結合膜72，以確保該晶粒結合膜在南北向街道上會完全切斷，但該切割對於第二切粒帶則僅做某種程度的切入，如第二切粒帶93上所示的凹口97。可以理解的，切割亦可沿著未出現在此所示之剖面圖內的東西向街道施行。如果切割作業沿著東西向街道至完全貫穿相關於該晶圓的所有結構部，包括晶粒結合膜，則可得到一個陣列的單個晶粒。另一種可能是，如下文中配合第27圖討論的，沿著東西向街道的切割可以較淺些，未完全貫穿過該晶圓，而因之可得到一個陣列的平行條狀部份切斷晶粒。此單個晶粒會留在原位而固著於位在晶圓環上的第二切粒帶上；他們包含有半導體本體90、90’，在背側設有晶粒結合膜94、94’，並且在有效( 前)側設有被鈍化層98、98’覆蓋住的原始鈍化層96、96’；以及側壁91、91’，構成晶粒90、90’的切割表面。
在後續的程序中，一鈍化層102形成於第9圖中所示之結構的外露表面上，所得的結果顯示於第10圖中。在選擇使用的情形中，如在此所示者，其會形成一前側鈍化層，而鈍化層102則構成一第二鈍化層。鈍化層102形成為一連續的薄膜，覆蓋著前側鈍化層98、98’(如果有的話)、側壁91、91’、以及切粒帶93上暴露出的區域。適合做鈍化層102的材料包括有多種介電材料中的任一者，可以是與前側鈍化層62相同的材料。聚對二甲苯特別適合用來做為鈍化層。鈍化層102可由任何適合於鈍化材料的技術來加以施用。在使用聚對二甲苯情形中，鈍化層是由氣相沉積(凝結)及聚合程序加以形成為一薄膜。
在後續的程序中，其係透過形成貫穿過前側鈍化層98、98’(如果有的話)及鈍化層102的開口而至少部份地暴露出該等互連墊塊14、16及14’、16’的至少該表面；而切粒帶上的條狀鈍化層102將會沿著街道加以切割，所得的結果顯示於第11圖中。在此階段中，各晶粒111、111’可自切粒帶上分離開，以供藉由例如固定並連接於一基材上或是例如疊置並做晶粒對晶粒互連，來進行進一步處理。選擇上，這些晶粒111、111’可以在晶粒墊塊上互連端點，以供做“晶粒外”互連。
晶粒外互連基本上可以如同例如美國專利申請案第11/097,829號中所述般來加以施行。另一種方式是，藉由 在晶粒的邊緣上施用一個互連材料的點來與一晶粒墊塊接觸並稍微突出晶粒側壁，而省略掉互連端點。或者，可以形成一金屬化部位，延伸至晶粒邊緣，或是圍繞著該晶粒邊緣。或者，端點可以設置成不突出超過晶粒邊緣。例如說，第11B圖顯示出互連突塊114、116及114’、116’，電性連接至晶粒的周邊處所(墊塊)，並向上突起，以供做電性互連。其最好如同第11B圖所示般將互連突塊裝設於晶圓水平上(亦即，在該等單個晶粒的陣列或是該等晶粒的多個列是固定在切粒帶上時)；在其他的實施例中，這些互連端點可以在個別的晶粒自切粒帶上分離開後，裝設於其上。
前側鈍化層(如果有的話)及第二鈍化層可用來防止晶粒之有效側上的電性短路，第二鈍化層可用來防止側壁上的電性短路。而後，透過施用互連材料於晶粒的側壁，以對晶粒做電性互連，連接至突出於鈍化層上或是突出晶粒邊緣並延伸至下方電路上的互連點上；或是做晶粒對晶粒互連而連接至該堆疊內其他晶粒上的互連點。
第25A圖顯示出四個安排例如做晶粒對晶粒或晶粒對基體的晶粒外互連的晶粒2531、2532、2533、2534的垂直堆疊。此堆疊可裝設成讓晶粒的有效側面向或者是遠離安裝表面。選擇上，該堆疊內相鄰的晶粒可由一分隔件加以分離開，例如一“假”晶粒或是其他適合的分隔件。一分隔件2536係標示出來以供顯示於晶粒2531及2532之間。另一種方式是，晶粒間的分隔可以在堆疊內的相鄰晶 粒間使用適當的厚晶粒結合膜來達成之。
第25B圖顯示出四個設有電性連接至晶粒周邊處所(墊塊)並向上突出以供電性互連的晶粒2531、2532、2533、2534的垂直堆疊。此堆疊內的晶粒係使用可固化互連材料而互相連接在一起，例如導電性環氧樹脂；此材料是以可流動形式施用至堆疊面上，並流動(或被迫流動)於晶粒之間，以使其接觸到突塊。另一種方式是，該等突塊可以成形為使他們具有一個突出於晶粒邊緣或有些高出於晶粒邊緣的部位，因此與突塊間的良好電性連接並不需要有互連材料的流入。
或者，互連可以直接做在外露出的互連處所(墊塊)，以習知的方式為之，例如透過打線或片結合或覆晶互連等。堆疊的晶粒可分離開，以供進行互連。或者，晶粒可以一種偏置或交錯的方式堆疊，以使得下方晶粒的互連處所(墊塊)至少有一部份不會被堆疊於其上的晶粒所遮掩，因此可供做互連之用。在某些實施例中，互連係由以可流動形式施用而後固化或硬化的導電材料路線所達成的。
在例如S.J.S.McElrea等人於西元2008年5月20日提出申請之名稱為“Electrically interconnected stacked die assembly”的美國專利申請案第12/124,077號中提到多種的晶粒互連結構及晶粒堆疊配置；以及在例如T.Caskey等人於西元2008年5月20日提出申請之名稱為“Electrical interconnection formed by pulse dispense”的美國專利申請案第12/124,097號中提到使用可固化導電材料 來對晶粒做互連的程序。這些引證的申請案每一者均係引述於此，以供參考。
背側研磨製程前進行切割
在背側研磨之前將晶圓至少部份地切割的製程之一實施例的一例的第一階段中，如第12圖至第15圖中所舉之例所示，一適形電絕緣覆蓋層形成於晶片之有效側及側壁的晶圓處理水平面上。
現在參閱第12圖，上面配合第2B圖所提及的晶圓係裝設成可支撐於例如一切粒膜或切粒帶上，而後將晶圓加以刻線；也就是說，在晶片的有效區域之間，自其有效側部份地加以切穿。第12圖顯示出一晶圓支撐於一切粒膜上，而該晶圓的背側124與該切粒膜113接觸。在街道123內透過使用諸如鋸(例如晶粒鋸)或雷射開槽工具之類的切割器，以如箭號122所示般形成溝槽。這些溝槽係切割貫穿過原始鈍化層22，並切割該晶圓的半導體材料的一部份至一個該等溝槽底面127超過晶粒自晶圓上分離開後之最終厚度的深度；該等溝槽可以切割至例如約20%大於最終晶粒厚度。該等溝槽的壁部121、121’界定出該晶圓中的各個晶粒區域120、120’的側壁。在此所示的例子中，位於該晶圓有效側的電路會被殘留下來的中心部位128、128’及該原始鈍化層的邊域部位126、126’所覆蓋住。
製做好的晶圓可具有任何的厚度；典型的晶圓具有的 標稱厚度是約30密爾，或是約700微米。某些實施例中完工後的晶粒具有在約200微米至約250微米之範圍內的厚度；而該等溝槽的深度則是依據所需之完工後晶粒的厚度來決定的。在某些實施例中，例如說，完工後的晶粒具有在約120微米至約250微米之範圍內的“標準”厚度；或者其可比較“薄”，具有在約80微米至約120微米之範圍內的厚度；或者其可以是“超薄”，具有在約20微米至約80微米之範圍的厚度。
在後續的程序中，一適形電絕緣塗層形成於已刻線晶圓前側暴露出來的表面上，包括有：原始鈍化層22的殘留部位128、128’、晶粒墊塊14、16及14’、16’、以及溝槽底面127及溝槽壁部121、121’。第13A圖顯示出所得到的結構。適形塗層130的材料可以是多種介電材料中的任一者；合適的材料包含有有機聚合物，例如對二甲苯聚合物或其衍生物，例如聚苯二甲基聚合物，例如聚對二甲苯C或聚對二甲苯N，或聚對二甲苯A。
此適形塗層可由例如氣相沉積法、液相沉積法、或固相沉積法製成。特定的適形塗層材料包含有例如聚對二甲苯，例如聚對二甲苯C或聚對二甲苯N，或聚對二甲苯A；此等材料可由例如氣相沉積法加以沉積出。此適形塗層係形成為至少能充份確保沒有貫穿過下方表面之開口的厚度；通常該適形塗層的厚度可以在約1微米至約50微米之範圍內。在例如該適形塗層是氣相沉積出的聚對二甲苯的特定實施例中，該適形塗層能以約每秒10的速率來加 以施用，而成為在約0.1微米至約50微米之範圍內的厚度，例如在約1微米至約15微米之範圍內。本文中所用的“適形”一詞意指該塗層的厚度在較寬大的塗層表面上是大致上均勻。在此適形塗層中或許需要某些的“填料”，特別是形成於狹小空間或是表面上銳角內凹結構的塗層。一般而言，此適形塗層要施用一個足以確保能保護適形塗層要通過晶粒邊緣處(其或會具有尖突的直角)的晶粒邊緣的厚度。該塗層會“適形”於下方表面，也就是說下方表面的某些輪廓也會顯示於該適形塗層的表面上；一般而言，如果明顯突出的下方結構是至少與塗層本身的厚度一樣高，則該結構亦會顯現出相對應的輪廓。
製做好的晶圓可於有效側暴露出一層或多層，例如互連墊塊；一重分配層，包含有繞路電路；矽；或聚醯亞胺或其他聚合物鈍化層。在某些實施例中，可在形成適形介電塗層之前，先進行電漿清潔，以增進該適形塗層材料之附著至該等表面上。
如前所述，晶粒墊塊會被適形塗層覆蓋於該有效面上。在某些階段中，用來做晶粒的電性互連的墊塊必須要外露出。加工來暴露出墊塊，例如透過對覆蓋的適形塗層做雷射剝蝕來進行的，可以在數個階段中的任一階段施行之，例如在晶圓處理階段，結果顯示於第13B圖中。第13B圖顯示出將墊塊114、116暴露於晶片區域120上，且墊塊114’、116’暴露於晶片區域120’上，而留下適形塗層134、134’覆蓋於晶粒120、120’的有效表面及溝槽之表面 上的結果。另一種方式是，該等墊塊可以在後續該適形塗層暴露出以供進行加工的階段中加以暴露出，並可於一晶圓處理階段中施行之；或者，如下面會討論的，在一晶粒陣列處理階段中進行，其結果顯示於第19A圖中，或是在分離之晶粒在分離之後進行，如第20A圖、第20B圖所示。
在後續的程序中，一第二支撐件施用於晶圓之有效側的適形塗層上，如第14圖所示。該支撐件可以是例如一背磨膜或帶140，係固著至疊覆於晶片120、120’上的適形塗層134、134’上。第一支撐件(切粒帶)113會被移除，以暴露出晶圓的背側124，而晶圓會以例如背側研磨來加以薄化至所需的晶粒厚度，如第15圖中所示。第一支撐件可以在施用第二支撐件之前或之後加以移除，但是將晶圓一直保持固著於第一支撐件上，直到第二支撐件的施用完成時，將可有助於第二支撐件的施用。最好第一支撐件是在背側研磨之前加以移除。
如第15圖所示，進行背側研磨至所需晶粒厚度可以使得晶粒150、150’沿著未面對著互連邊緣或邊域的街道分離開，並留下晶粒大致上於第二支撐件上之陣列內的定位處。在背側研磨及分割後，該陣列內的每一晶粒150、150’的背側會暴露出，如154、154’處所示，且該陣列內的每一晶粒均具有一適形塗層，覆蓋於有效(電路)側及晶粒側壁上，如151、151’處所示。
圖式中顯示出沿著面對著晶粒互連邊緣之街道進行的 切割，也就是沿著具有設置於相鄰互連邊域之墊塊的晶粒邊緣(南北向街道)。可以理解的，切割亦可沿著未顯示於在此所示之剖面圖內的東西向街道進行。如前所述，在這些例子中，沿著南北向街道的切割要進行到至少與最終晶粒厚度一樣大的深度處。如果沿著東西向街道進行的切割亦是達到至少與最終晶粒厚度一樣大的深度處，則可得到一個陣列的分割開的晶粒，因為當晶圓因晶圓背側上的材料移除而薄化至最終晶粒厚度時，將不會有材料殘留於南北向街道或東西向街道上。另一種方式是，如同下文中將配合第28圖及第29圖所做的討論一樣，沿著東西向街道所做的切割也可以較淺些，僅切至較最終晶粒厚度為小的深度處；其結果會使晶圓的薄化得到一個陣列的平行條狀或多列的部份分離之晶粒。
根據其他的實施例，第15圖所示之階段後的晶粒背側處理作業可以多種方式中的任一者為之。在此提出二種，做為說明之用，此二者均是在晶粒或晶粒列陣列處理的層級進行的。在其一晶粒背側處理方法中，如第16圖至第2B圖中舉例示範的，一第二適形電絕緣覆蓋層形成於晶粒陣列上而覆蓋於晶粒的背側或是塗佈的晶粒側壁上。在另一種該類處理方法中，如第21圖至第24B圖中舉例示範的，在晶粒陣列內施用一介電薄膜於晶粒的背側上。
第16圖顯示出第15圖中的晶粒陣列在形成一選用性背側適形塗層於位在第二支撐件上的該晶粒陣列的暴露出表面上後的情形。該背側適形塗層164、164’覆蓋住晶粒 160、160’的背側154、154’及塗佈的側壁151、151’，以及第二支撐件140位在晶粒間的區域157。
該選用性第二適形塗層的材料可以是多種介電材料中的任一種；適合的材料包括有例如有機聚合物。此適形塗層可以由例如氣相沉積法、液相沉積法、或固相沉積法製成。特定的適形塗層材料包含有例如對二甲苯的聚合物或其衍生物，例如聚苯二甲基聚合物，例如聚對二甲苯C或聚對二甲苯N，或聚對二甲苯A。在某些實施例中，該適形塗層是由沉積法所製成，例如氣相沉積法、或液相沉積法、或固相沉積法製成。
該適形塗層是形成為具有至少足以確保不會貫穿至底側表面之開口的厚度；通常該適形塗層的厚度可以在約0.1微米至約50微米之範圍內。在例如說適形塗層是氣相沉積之聚對二甲苯的特定實施例中，該適形塗層能以約每秒10的速率來加以施用，而成為在例如約1微米至約50微米之範圍內的厚度。
該等適形塗層可以由相同的材料或不同的材料所形成。
在某些實施例中，至於前側適形塗層，可以在形成選用性背側適形介電塗層前，先進行電漿清潔，以增進適形塗層材料之附著至該等表上。
在後續的程序中，第二支撐件上的適形塗層的部位會沿著與該陣列內之晶粒相鄰的鋸截街道加以切割。第17圖顯示出所得到的晶粒陣列。這是藉由使用諸如鋸(例如 切粒鋸)或雷射開槽工具之類的切割器具以如第17圖中箭號162所示般來加以達成的。以較先前所用為狹小的工具來切割晶粒。切割是以實際上儘可能靠近晶粒側壁的方式來進行的，以將會以靠近於晶粒邊緣之片塊161、161’形式殘留下來的背側適形塗層的量減至最少。此切割作業可中止於該支撐件(背磨帶)的表面處，只要能夠充份達成與晶粒相鄰之適形塗層的移除或切斷即可。或者，切割可繼續進行至進入至支撐件173內，如第17圖之舉例示範的167處，以確保完全移除或切斷與晶粒相鄰的適形塗層。在任一種情形中，如可理解的，並不必要將鋸截街道之區域內的所有材料均加以移除；只要將與晶粒鄰接的塗層切割至足以讓分割開的晶粒在後續中取下即可。
在後續的程序中，一第三支撐件在陣列背側施用至第二適形塗層上，其結果是如第18圖中舉例示範的。此第三支撐件，其可以是例如一薄膜框架帶180，是顯示成固著至此陣列內之被覆蓋住的晶粒160、160’的背側上。其後，第二支撐件173會自該晶粒陣列上移除，如第19A圖中舉例示範的。此一現在由第三支撐件(薄膜框架帶)180加以支撐的晶粒陣列呈現出完全被覆蓋住之晶粒190、190’的前(有效)側，以供做進一步處理。此晶粒可以例如自該支撐件上取下，並個別處理(例如使用一拾取放置工具，未顯示於圖式內)，如第20A圖中所示；或者，也可以在陣列的水平面上進行另外的處理。
如第19B圖所示，晶粒190、190’上的互連墊塊104 、016及104’、106’是由適形塗層加以覆蓋(除了該等墊塊上的材料在較早的階段中被選擇性地移除)。最後，如前面配合第13A圖及第13B圖所討論的，為將此晶粒電性互連至其他的電路上，要形成貫穿過該適形塗層至下方互連墊塊上的開口。這些開口實際上可以在製程中的任何階段中形成。這些開口可以例如在晶圓薄化前、在第13A圖所示之階段前，及在第14圖所示之階段前加以形成；或者，例如說，在晶粒分割後的晶粒陣列中，以及在將晶粒自該陣列中取出前、在第19B圖(及第23B圖)所示之階段；或者，例如在將晶粒自該陣列中取出，以及緊鄰於晶粒做互連之前，如第20A圖、第20B圖(及第24A圖及第24B圖)中所示。這些開口可以由任何能有效暴露出互連墊塊之區域的至少一部份而不會過度損傷到該墊塊的技術來加以形成。特定適合的技術包括有例如雷射剝蝕；在某些實施例中，該雷射是以足以移除塗層材料而不會不當地損及下方墊塊的波長及功率位準及時段長度來操作的。在某些實施例中，例如說，在該適形塗層材料是聚對二甲苯的情形中，雷射剝蝕可由例如使用在248nm作動的脈波準分子雷射朝向著覆蓋於要暴露出之墊塊上的區域內的適形塗層發射來實行之。在某些實施例中，並非晶粒上的所有墊塊均要加以處理成暴露出；在一特定的晶粒配置中的選定的墊塊可能仍保留為該電絕緣塗層加以覆蓋住。
第20A圖顯示出一晶粒190，其具有適形塗層於所有表面上：晶粒的有效側(由前側適形塗層的一部份覆蓋住 ，如果有的話)、晶粒的背側(由第二適形塗層的一部份覆蓋住)、以及側壁(在有前側塗層存在的情形下由該前側塗層的疊覆部位及第二適形塗層加以覆蓋住)。此晶粒係自第13A圖中舉例示範之階段內的開槽及塗佈過的晶圓開始，透過施行前面配合第14圖至第19B圖所描述之加工程序而得到的。
如第20A圖中所示，覆蓋於互連墊塊104、106上的適形塗層的區域尚未被移除。第20B圖顯示出具有互連墊塊114、116外露以供做電性互連的完工後晶粒200。
第21圖顯示出第15圖中的晶粒陣列在施用一介電薄膜210於位在第二支撐件140上的該晶粒陣列內的晶粒150、150’的暴露出背側154、154’上之後的情形。該介電薄膜210可以具有秥著性，因此其可在接觸到時(或在壓力下、或透過施加例如熱光)黏附於背側上；且其可以例如是一晶粒結合膜黏著劑。
在後續的程序中，位在第三支撐件上的介電薄膜的部位會在與該陣列內的晶粒相鄰的鋸截街道上被切割。第23A圖顯示出所得到的晶粒陣列。這是藉由使用諸如鋸(例如切粒鋸)或雷射開槽工具之類的切割器具來加以達成的。此切割作業可中止於第三支撐件的表面處，只要能夠充份達成與晶粒相鄰之介電薄膜的移除或切斷即可。或者，切割可繼續進行至進入至支撐件內，如第23A圖所舉例示範的。在任一種情形中，如可理解的，並不必要將鋸截街道之區域內的所有材料均加以移除。
如第23B圖所示，在第一適形塗層並未被加以處理來選擇性地自晶粒墊塊上移除時，晶粒230、230’上的互連墊塊234、236及234’、236’是由第一適形塗層加以覆蓋住。最後，如前面配合第13A圖及第13B圖及第19A圖及第19B圖所討論的，為將此晶粒電性互連至其他的電路上，要形成貫穿過該適形塗層至下方互連墊塊上的開口。這些開口實際上可以在製程中的較早階段內形成。這些開口可以例如在晶圓薄化前、在第13A圖所示之階段前，及在第14圖所示之階段前加以形成；或者，例如說，這些開口可以在晶粒分割後的晶粒陣列中，以及在將晶粒自該陣列中取出前、在第23B圖所示之階段中加以形成；或者，這些開口可以稍後形成，在將晶粒自該陣列中取出後，以及緊鄰於晶粒做互連之前，如第24A圖及第24B圖中所示。這些開口可以由任何能有效暴露出互連墊塊之區域的至少一部份而不會過度損傷到該墊塊的技術來加以形成。特定適合的技術包括有例如雷射剝蝕；在某些實施例中，該雷射是以足以移除塗層材料而不會不當地損及下方墊塊的波長及功率位準及時段長度來操作的。在該適形塗層材料是聚對二甲苯的某些實施例中，雷射剝蝕可由例如使用在248nm作動的脈波準分子雷射朝向著覆蓋於要暴露出之墊塊上的區域內的適形塗層發射來實行之。在某些實施例中，並非晶粒上的所有墊塊均要加以處理成暴露出；在一特定的晶粒配置中的選定的墊塊可能仍保留為該電絕緣塗層加以覆蓋住。
第24A圖顯示出一晶粒230，其具有適形塗層於所有表面上：晶粒的有效側(由第一適形塗層的一部份覆蓋住)、晶粒的背側(由介電薄膜的一部份覆蓋住)、以及側壁(由第一適形塗層的一部份覆蓋住)。此晶粒係自第13A圖中舉例示範之階段內的開槽及塗佈過的晶圓開始，透過施行前面配合第21圖至第23B圖所描述之加工程序而得到的。如此處所顯示的，該適形塗層覆蓋於互連墊塊234、236上的區域尚未被移除。第24B圖顯示出具有互連墊塊234、236外露以供做電性互連的完工後晶粒240。
如此處所述般製備的晶粒可以透過多種互連中的任一者，包括例如打線、覆晶、捲帶自動接合、尖腳、垂直互連，以及使用多種材料中之任一者，例如導電聚合物、導電環氧樹脂，來與其他電路(例如其他的晶粒、或基體、或電路板、或導線架、中介層)做電性互連。
第26A圖舉例顯示出如同第11B圖中的可供做互連的晶粒，設有晶粒外互連端點264、266；而第26B圖則舉例顯示出由四個此種可做互連之晶粒以垂直互連所構成晶粒堆疊。
第26C圖舉例顯示出如同第15B圖中的可供做互連的晶粒，設有晶粒外互連端點284、286；而第26D圖則舉例顯示出由四個晶粒的垂直堆疊，這些晶粒設有互連突塊，電性連接至晶粒之周邊處所(墊塊)上，並向上突出，以供做電性互連。此一堆疊內的晶粒可使用可固化互連材料，例如導電環氧樹脂，來加以互相連接；該材料係以可 流動的形式施用至該堆疊的面上，並讓其流動(或迫使其流動)於晶粒間，以使其與突塊接觸。另一種方式是，這些突塊可以成形為使他們具有一部份突出至晶粒邊緣之外或有點突出於晶粒邊緣之外，以使其在與突塊做良好的電性連接上無需有互連材料的流入。
第27圖顯示出根據本發明一實施例的用以製做鈍化半導體晶粒的方法中的一系列階段。在此實施例中，晶圓在切割來形成晶粒邊緣及側壁前，先薄化至最終的晶粒厚度。選用上，一第一適形塗層施用至晶圓的前側上；此步驟可以在晶圓薄化前施行，如第27圖中舉例示範的。就此選用性程序而言，晶圓要固定在一晶圓加工工具內的背撐帶上(未顯示於任何圖式內)(2710)，而後將該選用性的前側適形塗層加以施用至晶圓的前側表面上(2714)。另一種方式是，該選用性前側塗層可於稍後的階段中施用，例如在晶圓薄化後(2714’)；背撐帶施用於晶圓的前側(2704)；將背撐帶(如果有的話，亦即已進行程序2710、2714)自晶圓前側移除，並透過背側研磨將晶圓薄化至所需的晶粒厚度(2708)；選用上，一晶粒結合膜施用至晶圓背側(2716)，且如果背撐帶先前並未移除的話，將其加以移除；將晶圓固定在一切粒帶上，以背側(也就是該選用性晶粒結合膜或是薄化之晶圓的背側)面向著該帶(2718)；如果先前未進行的話，施用該選用性前側塗層(2714’)。其後進行切割程序；此程序可沿著所街道切穿晶圓及晶粒結合膜，得到一晶圓陣列內的分割開的 晶粒(2720)；或者，晶圓可沿著面蓋著互連邊緣的街道切割至貫穿該晶粒厚度的深度，且該晶圓並沿著未面對著互連邊緣的街道切割至一小於該晶粒厚度的深度(2721)；在程序2720或2721之後，將一適形塗層施用至晶圓陣列前側及由切割程序(2722)所得到的溝槽上，也就是在晶粒前側及側壁或晶粒邊緣；在程序2722後，形成貫穿過適形塗層的開口，以暴露出互連墊塊，並在晶粒間的完全切割溝槽內切斷該塗層(2724)；在程序2724後，如果曾施行過程序2720的話，則晶粒係已分割開，可由一拾取放置裝工具(未顯示於任何圖式中)來加以處理(2726)；另一種方式是，在程序2724之後，如果曾施行過程序2721的話，則晶圓陣列要沿著早先部份切割的街道完全地切開(2813)，得到能夠以拾取放置工具加以處理的分割開的晶粒(2726)。
第28圖顯示出根據本發明另一實施例的用以製做鈍化半導體晶粒的方法中的一系列階段。在此實施例中，在將晶圓加以薄化至最終的晶粒厚度之前，係先將晶圓加以切割而形成晶粒邊緣及晶粒側壁(至少在某些邊緣上)，且一適形塗層施用至前側及背側上。晶圓係固定在一切粒帶上(2802)，而後晶圓是以二種方法中之一者加以切割(2804或2805)；詳細地說，在其一種方法中，該(未薄化)晶圓係沿著所有街道切割至低於最終晶粒厚度的深度(2804)，而在另一種方法中，該(未薄化)晶圓是沿著面蓋著互連邊域的街道切割至低於最終晶粒厚度的深度 ，以形成晶粒邊緣及側壁，並沿著其他的街道切割至小於最終晶粒厚度的深度，以形成晶粒邊緣及一部份的晶粒側壁(2805)；在切割程序後，一適形塗層施用至晶圓前側上，塗覆晶粒前側、邊緣及側壁，以及溝槽(2806)；選用上(也就是說，在此階段或此程序的稍後階段)，可形成貫穿過適形塗層的開口，以暴露出互連墊塊(2807)；一背膜帶施用至晶圓前側上(2808)，並將切粒帶加以移除(如果先前未移除的話)(2808)；透過背側研磨將晶圓薄化至預定的晶粒厚度(2810)，將藉由切割至低於晶粒厚度而形成的溝槽加以開通(在所有的街道內，2804，或是在面對著互連邊域的街道內，2805)；如果已使用過程序2804的話，則程序2810將可得到分割開的晶粒，其等可固定於一背撐帶上，且背磨帶移除(2816)，而後再使用拾取放置工具來處理之(2820)；如果是使用程序2805的話，則施用一背撐帶，並將背磨帶移除(2816)；在完全切割之溝槽內切割開口貫穿過位於晶粒間之適形塗層的選用性程序(如果先前未進行的話)(2814’)之後，現在沿著未面對著互連邊域而先前僅做部份切割的街道來切割晶圓陣列，得到分別開的晶粒(2813)，其等可藉由使用一拾取放置工具來處理之(2820)。
第29圖顯示出根據本發明一實施例的用以製做鈍化半導體晶粒的方法中的一系列階段。在此實施例中，在將晶圓加以薄化至最終的晶粒厚度之前，係先將晶圓加以切割而形成晶粒邊緣及晶粒側壁(至少在某些邊緣上)，且 一適形塗層施用至前側上，一介電薄膜(例如晶粒結合膜)施用至背側上。程序2902至2910與第28圖中的程序2802至2810相似。在此，在將晶圓薄化至最終晶粒厚度2910後，一晶粒結合膜(在此例中)施用至晶圓(晶粒陣列)背側上(2912)；該晶粒結合膜沿著面對著互連邊緣的街道切割(2914)；如果使用切割程序2904的話，則晶粒結合膜亦會被沿著未面對著互連邊緣的街道切穿(2916)，或者如果使用切割程序2905的話，則晶圓會沿著未面對著互連邊域的街道切穿(2915)，而後晶粒結合膜則會沿著未面對著互連邊緣的街道切穿(2916)；分離程序2916可得到由晶粒結合膜支撐著的分割開晶粒，其等可使用拾取放置工具(未顯示於任何圖式內)來自該支撐件上取下(2918)。
如前面配合於第28圖及第29圖所做的討論，在做晶圓切割的一種方法(2805、2905)中，面對著互連邊域的街道會被切割至低於晶粒厚度，而其餘的街道則切割的較淺些。當晶圓做後續的薄化作業時，會形成一個陣列的條狀或多列連接在一起的晶粒，而不是一個陣列的分割開的晶粒。這是較佳的，因為分割開的晶粒會偏錯開而不對齊(也就是，某些晶粒在處理過程中會轉動或移動，所謂的“晶粒傾斜”)，造成某些街道較狹窄或者晶粒結構部(例如互連墊塊)不對齊；一個陣列的條狀部會一個陣列的分割開晶粒較不容易偏錯開。街道變狹窄會影響到後續在街道上進行的切割作業，即使是以狹窄的工具進行，例如 要將晶粒間之街道上的晶粒結合膜或適形塗層加以分割開的切割作業。可以設定多種的切割深度。在一例中，標準晶圓具有約29密爾的厚度，而在需要有50微米之晶粒厚度的情形中，面對著互連邊域的街道可切割至約65微米的深度(約比最終晶粒厚度深15微米)，而其他的街道則名義上切割至約15微米的深度，沿著那些街道界定出晶粒邊緣。接著，施用適形塗層，塗佈晶粒的前側、沿著互連邊緣而形成的晶粒邊緣及側壁，以及由較淺切割所形成的晶粒邊緣及部份側壁。後續切穿未面對著互連邊緣的街道的作業並不會影響到位在前側晶粒表面上的適形塗層，可提供沿著所得到之分割開晶粒全部四周的清潔塗佈邊緣。
後續切穿未面對著互連邊緣的街道及切穿適形塗層或背側介電質(晶粒結合膜)的切割，是較初始切割為狹窄，是使用例如一較狹小的鋸，或是較狹小的切割工具規格。
其他的實施例是在申請專利範圍內。
例如說，雖然顯示出可供做互連之晶粒的圖式中是顯示出晶粒在背側，以及前側及側壁上鈍化，但是根據本發明的鈍化過的可供做互連的晶粒亦可具有外露出的背側。以及，例如說，雖然顯示出可供做互連之晶粒的圖式中是顯示出晶粒外互連端點，根據本發明的鈍化過的可供做互連的晶粒亦可設置其他的互連端點結構。以及，例如說，分隔件可以選擇性地設置於堆疊晶粒總成內的相鄰晶粒之 間。
以及，例如說，雖然圖式中顯示出晶片是構造成具有配置於沿著每一晶粒之二相對互連邊緣設置的互連邊域內的互連墊塊，但其他的晶片結構亦屬於本發明的範圍。詳細地說，晶粒可具有配置於僅沿著一側互連邊緣設置的互連邊域內的互連墊塊；或者，三側的晶粒邊緣上設有墊塊而構成互連邊緣；或者全部的四個晶粒邊緣均設有墊塊而構成互連邊緣。可以理解的，在非互連邊緣或側壁上，並不需要將晶粒側壁均以適形塗層來加以保護，只要那些側壁上不預期會與電性互連做接觸。
本文內所提到的所有專利案及專利申請案均係引述於本文內以供參考。
1B‧‧‧積體電路晶片
10‧‧‧晶圓
11‧‧‧鋸截街道
12‧‧‧有效區域
13‧‧‧鋸截街道
14‧‧‧互連墊塊
14’‧‧‧互連墊塊
16‧‧‧互連墊塊
16’‧‧‧互連墊塊
20‧‧‧晶圓
21‧‧‧晶片
21’‧‧‧晶片
22‧‧‧鈍化層
23‧‧‧鋸截街道
26‧‧‧有效區域
26’‧‧‧有效區域
32‧‧‧背磨帶
34‧‧‧背側
40‧‧‧晶圓
52‧‧‧切粒帶
62‧‧‧適形鈍化層
72‧‧‧晶粒結合黏著膜
82‧‧‧切粒帶
90‧‧‧半導體本體
90’‧‧‧半導體本體
91‧‧‧側壁
91’‧‧‧側壁
92‧‧‧箭號
93‧‧‧切粒帶
94‧‧‧晶粒結合膜
94’‧‧‧晶粒結合膜
96‧‧‧鈍化層
96’‧‧‧鈍化層
97‧‧‧凹口
98‧‧‧鈍化層
98’‧‧‧鈍化層
102‧‧‧鈍化層
104‧‧‧互連墊塊
104’‧‧‧互連墊塊
106‧‧‧互連墊塊
106’‧‧‧互連墊塊
111‧‧‧晶粒
111’‧‧‧晶粒
113‧‧‧切粒膜
114‧‧‧互連突塊
114’‧‧‧互連突塊
116‧‧‧互連突塊
116’‧‧‧互連突塊
120‧‧‧晶粒區域
120’‧‧‧晶粒區域
121‧‧‧壁部
121’‧‧‧壁部
122‧‧‧箭號
123‧‧‧鋸截街道
124‧‧‧背側
126‧‧‧邊域部位
126’‧‧‧邊域部位
127‧‧‧溝槽底面
128‧‧‧中心部位
128’‧‧‧中心部位
130‧‧‧適形塗層
134‧‧‧適形塗層
134’‧‧‧適形塗層
140‧‧‧背磨帶
150‧‧‧晶粒
150’‧‧‧晶粒
151‧‧‧適形塗層
151’‧‧‧適形塗層
154‧‧‧背側
154’‧‧‧背側
157‧‧‧區域
160‧‧‧晶粒
160’‧‧‧晶粒
161‧‧‧片塊
161’‧‧‧片塊
162‧‧‧箭號
164‧‧‧適形塗層
164’‧‧‧適形塗層
167‧‧‧切割
173‧‧‧支撐件
180‧‧‧薄膜框架帶
190‧‧‧晶粒
190’‧‧‧晶粒
200‧‧‧晶粒
210‧‧‧介電薄膜
220‧‧‧背撐帶
230‧‧‧晶粒
230’‧‧‧晶粒
234‧‧‧互連墊塊
234’‧‧‧互連墊塊
236‧‧‧互連墊塊
236’‧‧‧互連墊塊
240‧‧‧晶粒
264‧‧‧互連端點
266‧‧‧互連端點
284‧‧‧互連端點
286‧‧‧互連端點
2531‧‧‧晶粒
2532‧‧‧晶粒
2533‧‧‧晶粒
2534‧‧‧晶粒
2536‧‧‧分隔件
第1A圖是一示意的平面圖，顯示出一半導體晶圓的一半部位的電路側。
第1B圖是一示意的平面圖，顯示出第1A圖之晶圓中包含有一積體電路晶片之區域在內的部位。
第2A圖是一示意的平面圖，放大地顯示出第1A圖之晶圓中包含有二相鄰積體電路晶片之區域的部位。
第2B圖是沿著第2A圖中2B－2B所取之示意圖，顯示出第1A圖之晶圓中包含有二相鄰積體電路晶片的部位。
第3圖至第11B圖是如同第2B圖一樣的剖面示意圖 ，顯示出用以在半導體晶粒之有效側及側壁上形成表面鈍化層之方法的一實施例中的各階段。
第12圖至第15圖是如同第2B圖一樣的剖面示意圖，顯示出用以在半導體晶粒之有效側及側壁上形成表面鈍化層之方法的一實施例中的各階段。
第16圖至第20B圖是剖面示意圖，顯示出第15圖所示之階段後之用以完成鈍化半導體晶粒之方法的一實施例中的各階段。
第21圖至第24B圖是剖面示意圖，顯示出第15圖所示之階段後之用以完成鈍化半導體晶粒之方法的一實施例中的各階段。
第25A圖是剖面示意圖，顯示出四個堆疊在一起之根據第3圖至第11B圖所示之實施例加以鈍化之晶粒的總成，具有晶粒外互連端點。
第25B圖是剖面示意圖，顯示出四個堆疊在一起之根據第3圖至第11B圖所示之實施例加以鈍化之晶粒的總成，具有形成為互連墊塊上之導電突塊的互連端點。
第26A圖是剖面示意圖，顯示出根據第12圖至第20B圖所示之實施例加以鈍化的晶粒，具有晶粒外端點。
第26B圖是剖面示意圖，顯示出四個堆疊在一起之根據第12圖至第20B圖所示之實施例加以鈍化之晶粒的總成，具有晶粒外互連端點。
第26C圖是剖面示意圖，顯示出根據第12圖至第15圖及第21圖至第24B圖所示之實施例加以鈍化的晶粒， 具有形成為互連墊塊上之導電突塊的互連端點。
第26D圖是剖面示意圖，顯示出四個堆疊在一起之根據第12圖至第15圖及第21圖至第24B圖所示之實施例加以鈍化之晶粒的總成，具有形成為互連墊塊上之導電突塊的互連端點。
第27圖是一流程圖，顯示出基本上如第3圖至第11A圖所述之用以鈍化晶粒之方法之一實施例的各個步驟。
第28圖是一流程圖，顯示出基本上如第12圖至第15圖及第21圖至第24B圖所述之用以鈍化晶粒之方法之一實施例的各個步驟。
第29圖是一流程圖，顯示出基本上如第12圖至第20B圖所述之用以鈍化晶粒之方法之一實施例的各個步驟。

Claims (26)

  1. 一種製造鈍化半導體晶粒的方法，包含有下列步驟：提供一晶圓，具有一前側，其中，形成有半導體晶片有效區域，該等有效區域係由鋸截街道來予以界定，該等有效區域具有互連墊塊，設置於沿著其互連邊緣的互連邊域內；沿著所有的街道切割該晶圓前側，以形成深度大於晶粒厚度的凹槽；施加一適形塗層於該前側及該等凹槽；以及將該晶圓薄化至該晶粒厚度。
  2. 一種製造鈍化半導體晶粒的方法，包含有下列步驟：提供一晶圓，具有一前側，其中，形成有半導體晶片有效區域，該等有效區域係由鋸截街道來予以界定，該等有效區域具有互連墊塊，設置於沿著其互連邊緣的互連邊域內；沿著面對著互連邊域之街道切割該晶圓前側至大於晶粒厚度的深度，以形成晶粒邊緣及側壁；沿著未面對著互連邊域之街道切割該晶圓前側至小於最終晶粒厚度的深度，以形成晶粒邊緣及部份晶粒側壁；施加一適形塗層於該前側、該等晶粒邊緣、該等側壁及該等部份側壁；將該晶圓薄化至該晶粒厚度；以及 沿著未面對著互連邊域的街道切穿該晶圓。
  3. 如申請專利範圍第2項所述之製造鈍化半導體晶粒的方法，在沿著未面對著互連邊域之街道切穿該晶圓之前，另包含有下列步驟：在晶粒間切割出貫穿過該適形塗層的開口。
  4. 如申請專利範圍第2項所述之製造鈍化半導體晶粒的方法，另包含有下列步驟：在沿著未面對著互連邊域的街道切穿該晶圓之前，先形成暴露至少部分互連墊塊的開口。
  5. 一種製造鈍化半導體晶粒的方法，包含有下列步驟：提供一晶圓，具有一前側，其中，形成有半導體晶片有效區域，該等有效區域係由鋸截街道來予以界定，該等有效區域具有互連墊塊，設置於沿著其互連邊緣的互連邊域內；沿著面對著互連邊域之街道切割該晶圓前側至大於晶粒厚度的深度，以形成晶粒邊緣及側壁；沿著未面對著互連邊域之街道切割該晶圓前側至小於最終晶粒厚度的深度，以形成晶粒邊緣及部份晶粒側壁；施加一適形塗層於該前側、該等晶粒邊緣、該等側壁及該等部份側壁；將該晶圓薄化至該晶粒厚度；施加晶粒結合膜至晶圓背側上；以及沿著未面對著互連邊域的街道切穿該晶圓。
  6. 如申請專利範圍第5項所述之製造鈍化半導體晶粒的方法，在沿著未面對著互連邊域之街道切穿該晶圓之前，另包含有沿著面對著互連邊域之街道切穿該晶粒結合膜之步驟。
  7. 如申請專利範圍第6項所述之製造鈍化半導體晶粒的方法，另包含有下列步驟：沿著未面對著互連邊域的街道切穿該晶粒結合膜。
  8. 如申請專利範圍第7項所述之製造鈍化半導體晶粒的方法，其中，切穿該晶粒結合膜和沿著未面對著互連邊域的街道切穿該晶圓被依序實施。
  9. 如申請專利範圍第6項所述之製造鈍化半導體晶粒的方法，在沿著未面對著互連邊域之街道切穿該晶圓之後，另包含有沿著未面對著互連邊域之街道切穿該晶粒結合膜之步驟。
  10. 如申請專利範圍第9項所述之製造鈍化半導體晶粒的方法，其中，切穿該晶粒結合膜和沿著未面對著互連邊域的街道切穿該晶圓係以連續的操作來予以實施。
  11. 如申請專利範圍第10項所述之製造鈍化半導體晶粒的方法，其中，切穿該晶粒結合膜和沿著未面對著互連邊域的街道切穿該晶圓被依序實施。
  12. 如申請專利範圍第5項所述之製造鈍化半導體晶粒的方法，另包含有下列步驟：在沿著未面對著互連邊域的街道切穿該晶圓之前，先形成暴露至少部分互連墊塊的開口。
  13. 一種製造鈍化半導體晶粒的方法，包含有下列步驟：提供一晶圓，具有一前側，其中，形成有半導體晶片有效區域，該等有效區域係由鋸截街道來予以界定，該等有效區域具有互連墊塊，設置於沿著其互連邊緣的互連邊域內；將該晶圓薄化至晶粒厚度；沿著面對著互連邊域之街道切穿該晶圓前側，以形成晶粒邊緣及側壁；沿著未面對著互連邊域之街道切割該晶圓前側至小於該晶粒厚度的深度，以形成晶粒邊緣及部份晶粒側壁；施加一適形塗層於該前側、該等晶粒邊緣、該等側壁及該等部份側壁；以及沿著未面對著互連邊域的街道切穿該晶圓。
  14. 如申請專利範圍第13項所述之製造鈍化半導體晶粒的方法，另包含有下列步驟：在沿著未面對著互連邊域的街道切穿該晶圓之前，先形成暴露至少部分互連墊塊的開口。
  15. 如申請專利範圍第13項所述之製造鈍化半導體晶粒的方法，另包含有下列步驟：在沿著未面對著互連邊域的街道切穿該晶圓之前，於晶粒之間切割通過適形塗層的開口。
  16. 如申請專利範圍第13項所述之製造鈍化半導體晶粒的方法，另包含有下列步驟：在薄化晶圓之後，先施 加晶粒結合膜至該晶圓的背側。
  17. 如申請專利範圍第16項所述之製造鈍化半導體晶粒的方法，另包含有下列步驟：沿著面對著互連邊域之街道切穿該晶粒結合膜。
  18. 如申請專利範圍第16項所述之製造鈍化半導體晶粒的方法，另包含有下列步驟：沿著未面對著互連邊域之街道切穿該晶粒結合膜。
  19. 一種半導體晶圓，具有一前側，其中，形成有半導體晶片有效區域，該等有效區域具有互連墊塊，設置於沿著其互連邊緣的互連邊域內，該晶圓進一步在該等晶片有效區域之間的該有效側上設有溝槽，並具有電絕緣適形塗層，至少覆蓋該有效表面上的該等互連墊塊及該等溝槽表面上，其中，與該晶粒之互連邊域相面對的該等溝槽在該晶圓內具有一深度，至少是與晶粒厚度一樣大，而未與該晶粒之互連邊域相面對的該等溝槽在該晶圓內所具有的深度，是小於晶粒厚度。
  20. 一種製造鈍化半導體晶粒的方法，包含有下列步驟：提供一晶圓，具有一前側，其中，形成有半導體晶片有效區域，該等有效區域係由鋸截街道來予以界定，該等有效區域具有互連墊塊，設置於沿著其互連邊緣的互連邊域內；將該晶圓薄化至該晶粒厚度； 沿著面對著互連邊域之街道切穿該晶圓以形成晶粒邊緣及側壁；施加一適形塗層於該前側、該晶粒邊緣及側壁；以及沿著未面對著互連邊域的街道切穿該晶圓。
  21. 如申請專利範圍第20項所述之製造鈍化半導體晶粒的方法，另包含有下列步驟：在施加一適形塗層之前，先沿著未面對著互連邊域的街道切割該晶圓前側至小於該晶粒厚度的深度，以形成晶粒邊緣及部份晶粒側壁；其中，施加一適形塗層另包括施加適形塗層至部份側壁。
  22. 如申請專利範圍第20項所述之製造鈍化半導體晶粒的方法，另包含有下列步驟：在沿著未面對著互連邊域的街道切穿該晶圓之前，先形成暴露至少部分互連墊塊的開口。
  23. 如申請專利範圍第20項所述之製造鈍化半導體晶粒的方法，另包含有下列步驟：在沿著未面對著互連邊域的街道切穿該晶圓之前，於晶粒之間切割通過適形塗層的開口。
  24. 如申請專利範圍第20項所述之製造鈍化半導體晶粒的方法，另包含有下列步驟：在薄化晶圓之後，施加晶粒結合膜至該晶圓的背側。
  25. 如申請專利範圍第24項所述之製造鈍化半導體晶粒的方法，另包含有下列步驟：沿著面對著互連邊域之 街道切穿該晶粒結合膜。
  26. 如申請專利範圍第24項所述之製造鈍化半導體晶粒的方法，另包含有下列步驟：沿著未面對著互連邊域之街道切穿該晶粒結合膜。
TW97122985A 2007-06-19 2008-06-19 可堆疊的積體電路晶片的晶圓水平表面鈍化 TWI473183B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US94500507P 2007-06-19 2007-06-19
US95634807P 2007-08-16 2007-08-16

Publications (2)

Publication Number Publication Date
TW200915453A TW200915453A (en) 2009-04-01
TWI473183B true TWI473183B (zh) 2015-02-11

Family

ID=40135646

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97122985A TWI473183B (zh) 2007-06-19 2008-06-19 可堆疊的積體電路晶片的晶圓水平表面鈍化

Country Status (3)

Country Link
US (2) US7923349B2 (zh)
TW (1) TWI473183B (zh)
WO (1) WO2008157722A1 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018056B2 (en) * 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
WO2007122438A1 (en) * 2006-04-21 2007-11-01 Infineon Technologies Ag A method for producing a thin semiconductor chip
KR101129762B1 (ko) * 2006-06-23 2012-03-26 히다치 가세고교 가부시끼가이샤 반도체 디바이스의 제조 방법
TWI473183B (zh) * 2007-06-19 2015-02-11 Invensas Corp 可堆疊的積體電路晶片的晶圓水平表面鈍化
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
JP5763924B2 (ja) 2008-03-12 2015-08-12 インヴェンサス・コーポレーション ダイアセンブリを電気的に相互接続して取り付けられたサポート
US9153517B2 (en) * 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8829677B2 (en) * 2010-10-14 2014-09-09 Invensas Corporation Semiconductor die having fine pitch electrical interconnects
US8097956B2 (en) * 2009-03-12 2012-01-17 Apple Inc. Flexible packaging for chip-on-chip and package-on-package technologies
US20110115099A1 (en) * 2009-05-14 2011-05-19 Vertical Circuits, Inc. Flip-chip underfill
EP2446478B1 (en) 2009-06-25 2018-09-12 IMEC vzw Biocompatible packaging
US7816181B1 (en) * 2009-06-30 2010-10-19 Sandisk Corporation Method of under-filling semiconductor die in a die stack and semiconductor device formed thereby
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
FR2968833B1 (fr) * 2010-12-10 2013-11-15 St Microelectronics Tours Sas Procédé d'amincissement et de découpe de plaquettes de circuits électroniques
US8587088B2 (en) 2011-02-17 2013-11-19 Apple Inc. Side-mounted controller and methods for making the same
US8853859B2 (en) * 2012-05-04 2014-10-07 Nxp B.V. Passivation for wafer level—chip-scale package devices
US9401289B2 (en) * 2012-06-04 2016-07-26 STATS ChipPAC Pte. Ltd. Semiconductor device and method of backgrinding and singulation of semiconductor wafer while reducing kerf shifting and protecting wafer surfaces
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US8975162B2 (en) * 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
DE102013219733B4 (de) * 2013-09-30 2015-05-07 Siemens Aktiengesellschaft Verfahren zur Kantenbeschichtung eines monolithisch integrierten Halbleiterbauelementes
US9524942B2 (en) * 2013-12-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-substrate packaging on carrier
US9466585B1 (en) * 2015-03-21 2016-10-11 Nxp B.V. Reducing defects in wafer level chip scale package (WLCSP) devices
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
DE102016109693B4 (de) * 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
CN106024646A (zh) * 2016-06-01 2016-10-12 南通富士通微电子股份有限公司 半导体器件的全包覆圆片级封装方法
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US10535554B2 (en) * 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same
DE102017102127B4 (de) * 2017-02-03 2023-03-09 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
US10515837B2 (en) * 2017-04-13 2019-12-24 Raytheon Company Method of wafer bonding of dissimilar thickness die
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
GB2575038B (en) * 2018-06-25 2023-04-19 Lumentum Tech Uk Limited A Semiconductor Separation Device
US10825796B2 (en) * 2018-10-22 2020-11-03 Nanya Technology Corporation Semiconductor package and method for manufacturing the same
WO2020185292A1 (en) * 2019-03-11 2020-09-17 Hrl Laboratories, Llc Method to protect die during metal-embedded chip assembly (meca) process
KR20210120221A (ko) 2020-03-26 2021-10-07 삼성전자주식회사 반도체 스택 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US6582992B2 (en) * 2001-11-16 2003-06-24 Micron Technology, Inc. Stackable semiconductor package and wafer level fabrication method
US20040217446A1 (en) * 2003-01-02 2004-11-04 Headley William R. Method and apparatus for preparing a plurality of dice in wafers
US20050082651A1 (en) * 2003-10-20 2005-04-21 Farnworth Warren M. Methods of coating and singulating wafers and chip-scale packages formed therefrom
US20060068567A1 (en) * 2004-09-24 2006-03-30 Eric Beyne Method for chip singulation
US20060278971A1 (en) * 2005-06-10 2006-12-14 Honeywell International Inc. Method and apparatus for applying external coating to grid array packages for increased reliability and performance

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4323914A (en) 1979-02-01 1982-04-06 International Business Machines Corporation Heat transfer structure for integrated circuit package
IL106892A0 (en) 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
US6255726B1 (en) 1994-06-23 2001-07-03 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
US5619476A (en) 1994-10-21 1997-04-08 The Board Of Trustees Of The Leland Stanford Jr. Univ. Electrostatic ultrasonic transducer
US5691248A (en) 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5538758A (en) 1995-10-27 1996-07-23 Specialty Coating Systems, Inc. Method and apparatus for the deposition of parylene AF4 onto semiconductor wafers
US6962829B2 (en) 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US5888850A (en) 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
US6441487B2 (en) 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6138349A (en) 1997-12-18 2000-10-31 Vlt Corporation Protective coating for an electronic device
US6624505B2 (en) 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
JP3516592B2 (ja) 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
US6303977B1 (en) 1998-12-03 2001-10-16 Texas Instruments Incorporated Fully hermetic semiconductor chip, including sealed edge sides
US6297657B1 (en) 1999-01-11 2001-10-02 Wentworth Laboratories, Inc. Temperature compensated vertical pin probing device
US6338980B1 (en) 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP2001183415A (ja) 1999-12-28 2001-07-06 Molex Inc ベアチップ用ｉｃソケット
DE10004941A1 (de) 2000-02-06 2001-08-09 Reimer Offen Temperierter Probennehmer für Flüssigkeiten
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6956283B1 (en) 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
US6335224B1 (en) 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
US20020100600A1 (en) 2001-01-26 2002-08-01 Albert Douglas M. Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same
US6910268B2 (en) 2001-03-27 2005-06-28 Formfactor, Inc. Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via
US6973718B2 (en) 2001-05-30 2005-12-13 Microchips, Inc. Methods for conformal coating and sealing microchip reservoir devices
US6627509B2 (en) 2001-11-26 2003-09-30 Delaware Capital Formation, Inc. Surface flashover resistant capacitors and method for producing same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7340181B1 (en) 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
US6667543B1 (en) 2002-10-29 2003-12-23 Motorola, Inc. Optical sensor package
JP2005005380A (ja) 2003-06-10 2005-01-06 Sanyo Electric Co Ltd 半導体装置の製造方法
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
US7064069B2 (en) 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
JP4198072B2 (ja) 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
JP3811160B2 (ja) 2004-03-09 2006-08-16 株式会社東芝 半導体装置
US7095105B2 (en) 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US8324725B2 (en) 2004-09-27 2012-12-04 Formfactor, Inc. Stacked die module
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
TWI473183B (zh) * 2007-06-19 2015-02-11 Invensas Corp 可堆疊的積體電路晶片的晶圓水平表面鈍化
TW200917391A (en) * 2007-06-20 2009-04-16 Vertical Circuits Inc Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US6582992B2 (en) * 2001-11-16 2003-06-24 Micron Technology, Inc. Stackable semiconductor package and wafer level fabrication method
US20040217446A1 (en) * 2003-01-02 2004-11-04 Headley William R. Method and apparatus for preparing a plurality of dice in wafers
US20050082651A1 (en) * 2003-10-20 2005-04-21 Farnworth Warren M. Methods of coating and singulating wafers and chip-scale packages formed therefrom
US20060068567A1 (en) * 2004-09-24 2006-03-30 Eric Beyne Method for chip singulation
US20060278971A1 (en) * 2005-06-10 2006-12-14 Honeywell International Inc. Method and apparatus for applying external coating to grid array packages for increased reliability and performance

Also Published As

Publication number Publication date
TW200915453A (en) 2009-04-01
US20080315434A1 (en) 2008-12-25
US20110147943A1 (en) 2011-06-23
WO2008157722A1 (en) 2008-12-24
US7923349B2 (en) 2011-04-12
US8324081B2 (en) 2012-12-04

Similar Documents

Publication Publication Date Title
TWI473183B (zh) 可堆疊的積體電路晶片的晶圓水平表面鈍化
TWI479553B (zh) 半導體晶粒分離方法及半導體晶粒區塊或半導體晶粒列的陣列
US9741619B2 (en) Methods for singulating semiconductor wafer
TWI697959B (zh) 半導體封裝及封裝半導體裝置之方法
US7901989B2 (en) Reconstituted wafer level stacking
US7642629B2 (en) Methods and apparatus for packaging integrated circuit devices
TWI555096B (zh) 用於堆疊晶粒組件之晶粒墊與ｚ－互連間之電連接器和其形成方法
CN107464789B (zh) 半导体装置
JP5232185B2 (ja) 半導体装置の製造方法
KR20060088518A (ko) 반도체 장치 및 그 제조 방법
IL108359A (en) Method and device for creating integrated circular devices
JP2003031524A (ja) 半導体装置およびその製造方法
CN103021888B (zh) 用于制造包括高可靠性晶粒底填充的集成电路系统的方法
JP2004055852A (ja) 半導体装置及びその製造方法
EP2908335B1 (en) Dicing method
JP2005191485A (ja) 半導体装置
JP2006173153A (ja) 半導体装置の製造方法
CN118213268A (zh) 一种半导体芯片制备方法、晶圆结构及半导体芯片
JP2008235380A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees