JP2008235380A

JP2008235380A - 半導体装置の製造方法

Info

Publication number: JP2008235380A
Application number: JP2007069724A
Authority: JP
Inventors: Hisahiro Okamoto; 九弘岡本; Yutaka Makino; 豊牧野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-03-19
Filing date: 2007-03-19
Publication date: 2008-10-02

Abstract

【課題】半導体基板の背面を研削する工程を有する半導体装置の製造方法であって、導体ウェハ背面を研磨する際のクラックの発生を防止するとともに、ウェハ背面に生じる凹部の深さを従来よりも抑制すること。
【解決手段】半導体ウェハ１上の導電性パッド２の上に形成される複数のバンプ７の相互間に形成される樹脂膜６について、バンプ７を囲んで開口部６ａを形成した後に、バンプ７と樹脂膜６の上にバックグラインド用テープ８を貼り合わせ、その後に、半導体ウェハ１の背面を研削して薄層化している。
【選択図】図２

Description

本発明は、半導体装置の製造方法に関し、より詳しくは、半導体基板の背面を研削する工程を有する半導体装置の製造方法に関する。

半導体装置の実装においては、半導体チップ表面の配線パッドに半田、金等のバンプを形成し、そのバンプを回路基板上の配線に直接接続するフリップチップ実装が行われている。特に、半導体装置とパッケージの高密度実装を可能にするために、半導体チップ上面で複数の半田バンプが縦方向と横方向に配置されてなるエリアバンプを用いたフリップチップ接合が広く用いられている。

このような高密度実装が行われるパッケージにおいてもさらなる小型化が要求され、その１つの方法として半導体ウェハの背面を研削して薄くすることが行われている。半導体集積回路が形成された半導体ウェハは通常５００〜１０００μｍの厚さを有するが、半導体集積回路として機能する領域はウェハ表面から２〜３μｍの厚さである。

例えば、バンプが形成された半導体ウェハを複数の半導体チップにスクライブして分割する前に、半導体ウェハの背面を研削することが下記の特許文献１、２及び３に記載されている。

特許文献１には、シリコンウェハにおいてバンプが形成された側の面にシート状樹脂組成物を密着させ、そのシート状樹脂組成物を支持している離型性プラスチックフィルムを研磨ステージに固定し、この状態でシリコンウェハの露出面をバックグラインドすることが記載されている。

しかし、この方法によれば、シート状樹脂組成物をバンプ同士の間に充填しにくいので、研磨の際にバンプに横方向の力が加わって損傷を与えるおそれがある。

これに対して、特許文献２では、充填性の良い樹脂膜をバンプ同士の間に埋め込んだ後に、その樹脂膜の平坦面上に背面研磨テープを貼り付け、その状態で半導体ウェハの背面を研磨して薄層化した後に、背面研磨テープと樹脂膜を同時に半導体ウェハから剥離することが記載されている。

この方法によれば、半導体ウェハの背面の平坦性は良好であり、バンプが周囲からも樹脂膜で保護されて損傷しにくくなる。しかし、バンプの形成後に、樹脂膜の塗布、ベーク、背面研磨テープ貼り付けというように、ウェハ背面研磨の前処理工数が多くなる。

これに対して、図５（ａ）に示すように、半導体ウェハ１０１表面の導電性パッド１０２の上にバンプ形成用開口部１０３を有するレジストパターン１０４を半導体ウェハ１０１上に形成し、バンプ形成用開口部１０３内にバンプ１０５を形成した後に、図５（ｂ）に示すように、レジストパター１０４をそのまま残し、レジストパターン１０４及びバンプ１０５の上に保護テープ１０６を貼り付け、ついで、半導体ウェハ１０１背面を研磨することが特許文献３に記載されている。

これによれば、バンプ１０５間を埋め込む樹脂膜の新たな形成工程が不要となり、半導体ウェハ１背面の研磨前処理のスループットが向上する。なお、図５において符号１０７は、導電性パッド１０２を露出させる開口を有するパッシベーション膜、１０８は、バンプ１０５を金メッキにより形成するためのメタル膜を示している。
特開平６−１３３８２号公報特開２００４−２７３６０４号公報特開２００３−２７３０５２号公報

ところで、図５（ａ）、（ｂ）に示したバンプ１０５の高さは２０μｍ程度であって、レジストパターン１０４の厚さとほぼ同じであればその上に貼り付けられる保護テープ１０６は平坦になる。

しかし、バンプ１０５がレジストパターン１０４よりも高くなると、図５（ｂ）に示すようにバンプ１０５上で保護テープ１０６に盛り上がり部１０６ａが生じるため、半導体ウェハ１０１背面を研磨する際にバンプ１０５下方とその周囲とで圧力差が高くなり、図５（ｃ）に示すように、薄層化された半導体ウェハ１０１にクラック１１０が発生しやすくなる。

バンプ１０５の数が少なくてバンプ１０５の間隔が十分に広ければ、ウェハ背面研磨時に保護テープ１０６の盛り上がり部１０６ａに加わる力が横方向に分散して盛り上がり部１０６ａが平坦化する。しかし、実際には、バンプ１０５の高密度化から、図５（ｃ）の破線で示すように、隣のバンプ１０５の領域から逆方向の力が作用するために、盛り上がり部１０６ａに加わった力はその直下に集中し、クラック１１０発生の原因となる。

また、図５（ｄ）に示すように、半導体ウェハ１０１背面研磨の際にバンプ１０５直下への押圧力が大きくなると、その部分の研磨量が増えて、半導体ウェハ１０１の背面に目視可能な凹部１０１ａが形成され、その凹部１０１ａはバンプ１０５の数だけ発生する。なお、引用文献２においても、樹脂膜からバンプが突出してその上に背面研磨テープを貼り付ける場合にも、背面研磨テープに盛り上がり部が生じて図５（ｄ）に示すような凹部１０１ａが発生しやすくなる。

本発明の目的は、半導体ウェハ背面を研磨する際のクラックの発生を防止するとともに、ウェハ背面に生じる凹凸差を従来よりも抑制することが可能な半導体装置の製造方法を提供することにある。

本発明の観点に従えば、半導体ウェハの上面側に形成される複数のバンプの相互間に形成される樹脂膜をパターニングして開口部を形成し、その中にバンプを形成した後に、バンプと樹脂膜の上にバックグラインド用テープを貼り合わせ、ついで、半導体ウェハの背面を研削して薄層化している。

その樹脂膜は例えばフォトレジストであって、その開口部内ではバンプ周囲に間隙が形成されてもよい。また、バックグラインド用テープの剥離は、樹脂膜とともに半導体ウェハから剥離されてもよいし、樹脂膜とは別々に剥離されてもよい。

本発明によれば、半導体ウェハの背面を研削する際に、ステージ面により押圧されたバックグラインド用テープのうちバンプの上の部分はその周囲から開口部内に沈み込む。これにより、バックグラインド用テープのうちステージ面と接触する側の面が押圧されて平坦化されるので、バックグラインド用テープにかかる力の面内分布は均一化される。

従って、半導体ウェハにおいて、バンプの直下に押圧力が集中することは避けられるので、バンプの直下とその周囲との押圧力差は小さくなってクラックの発生を防止することができ、しかも、バンプ直下に凹部は生じにくくなり、生じたとしても従来よりも浅くすることができる。

以下に本発明の実施の形態を図面に基づいて詳細に説明する。
（第１の実施の形態）
図１、図２は、本発明の第１実施形態に係る半導体装置の形成工程を示す断面図である。

まず、図１（ａ）に示すように、後述する半導体集積回路が形成されたシリコンウェハ（半導体ウェハ）１の一面の上には、半導体集積回路に電気的に接続される電極パッド２が縦横に間隔をおいて複数形成されている。シリコンウェハ１の一面は、電極パッド２とともに保護絶縁膜３により覆われ、また、保護絶縁膜３には、電極パッド２のバンプ形成領域を露出する開口３ａが形成されている。

電極パッド２は、シリコン含有のアルミニウム合金膜などから構成され、また、保護絶縁膜３は、例えばポリイミドから構成されている。なお、ポリイミドは感光性のものを使用することにより開口３ａの形成が容易になる。

また、電極パッド２のうち開口３ａから露出したバンプ形成領域にはニッケル（Ｎｉ）層４ａと金（Ａｕ）層４ｂからなる金属膜５がメッキにより形成されている。

次に、図１（ｂ）に示すように、感光性樹脂膜であるドライフィルムレジスト６を金属膜５、保護絶縁膜３の上にラミネートする。そして、ドライフィルムレジスト６を露光、現像することにより、図１（ｃ）に示すように、電極パッド２のバンプ形成領域とその周囲の領域に広がる開口部６ａを形成する。その開口部６ａからは金属膜５が露出する。

さらに、図１（ｄ）に示すように、ドライフィルムレジスト６の開口部６ａ内にペースト状ハンダ７ｐを充填する。ペースト状ハンダ７ｐのハンダとして、銀錫（ＡｇＳｎ）、鉛錫（ＰｂＳｎ）等を使用し、共晶であってもよいし他の混晶比であってもよく、例えば融点が２４５℃以下の合金を採用する。

次に、図１（ｅ）に示すように、ハンダの融点以上の温度、例えば２４５〜２６５℃の温度で、ペースト状ハンダ７ｐの一体化を目的としたリフローを行うと、そのハンダ成分は溶融し、フラックス等は蒸発される。これにより、表面張力により丸くなったハンダからなるバンプ７が形成されるが、このときのバンプ７の形状や表面状態は必ずしも最終形状、表面状態である必要はない。バンプ７は、例えば１００μｍの高さに形成され、フィルムレジスト６の上面から突出した状態になる。

この場合、バンプ７同士の間にはフィルムレジスト６が介在する一方で、フィルムレジスト６の開口部６ａの内壁とその中のバンプ７の間にスペース（間隙）６ｓが生じるように、開口部６ａの大きさ、ペースト状ハンダ７ｐの構成材料や量が予め定められる。

続いて、図２（ａ）に示すように、ドライフィルムレジスト６とバンプ７の上にバックグラインド（ＢＧ）用テープ８をラミネートして貼り合わせる。ＢＧ用テープ８は、基材８ａの片面に接着剤８ｂが設けられた構造を有し、基材８ａは、例えばエチレン酢酸ビニルからなり、接着層８ｂは、例えばアクリル系樹脂、ＵＶ硬化型樹脂等から構成されている。

この場合、ＢＧ用テープ８の接着剤８ｂとドライフィルムレジスト６の接着力Ｆ₁が、ドライフィルムレジスト６と保護絶縁膜３の接着力Ｆ₂よりも大きくなる（Ｆ₁＞Ｆ₂）ように、予め接着剤８ｂ、ドライフィルムレジスト６のそれぞれの材料が選択される。

これにより、それぞれのバンプ７は、外周ではドライフィルムレジスト６により保護され、その上ではＢＧ用テープ８により保護される。また、バンプ７がドライフィルムレジスト６から突出した部分で、ＢＧ用テープ８には盛り上がり部８ｃが発生する。

この後に、図２（ｂ）に示すように、ＢＧ用テープ８が研削ステージ面１０に接するように、シリコンウェハ１の一面側をステージに取り付け、さらにグラインダー１１によりシリコンウェハ１の他面（背面）１ａを研磨する。ここで、ＢＧ用テープ８が研削ステージ面１０により押圧されると、ＢＧ用テープ８の盛り上がり部８ｃにある接着剤８ｂはバンプ７外周のスペース６ｓ内に沈み込むため、その上の基材８ａも同時に沈み込んでその上面が平坦化する。

従って、研削ステージ面１０からＢＧ用テープ８に加わる力は面内にほぼ均一に分布することになり、バンプ７の直下に集中する力が従来よりも大幅に低減する。研削前のシリコンウェハ１の厚みは６２５〜７７５μｍ程度であるが、バックグラインド後には５０〜６００μｍとなるようにする。これにより、シリコンウェハ１の厚さ（凹凸）分布のバラツキは、背面において８μｍ以下となった。なお、スペース６ｓを設けない従来技術では、研削された背面における厚さ分布のバラツキは最大で３０μｍであった。

続いて、シリコンウェハ１の背面を研削した後に、化学エッチング、ポリッシング、又は化学機械研磨（ＣＭＰ）を行ってシリコンウェハ１をさらに精度良く所望の厚さとなるように薄くする。
この後に、図２（ｃ）に示すように、ＢＧ用テープ８をシリコンウェハ１から剥離すると、上記したような接着力Ｆ₁＞Ｆ₂の関係から、ドライフィルムレジスト６はＢＧ用テープ８とともにシリコンウェハ１から剥離される。

ＢＧ用テープ８の剥離方法をより具体的に説明すると、まず、円形の枠に貼り渡されたダイシングテープ（不図示）に、研削されたシリコンウェハ１の背面１ａを貼る。そして、その逆の面にあるＢＧ用テープ８をシリコンウェハ１から剥離すると、ドライフィルムレジスト６は同時に剥離される。この後に、シリコンウェハ１をダイシングしてチップ状の半導体装置に分割する。

また、図２（ｄ）に示すように、バンプ７を再び２４５〜２６５℃の温度でリフローして最終的な所望のバンプの形状及び表面状態にする。この場合のバンプ７の高さは、７０〜１００μｍ程度になる。その後に、バンプ７を持つチップ状の半導体装置をダイシングテープから剥離する。

以上のように、本実施形態では、バンプ７を形成するために使用したフィルムレジスト６をそのまま残すとともに、バンプ７とその周囲の開口部６ａ内壁の間にスペース６ｓを設けるようにしている。これにより、シリコンウェハ１の背面を研削する際に、バンプ７及びフィルムレジスト６の上に形成されたＢＧ用テープ８がバンプ７の周囲でスペース６ｓ内に沈み込むようになり、ＢＧ用テープ８にかかる力の面内分布が均一化され、シリコンウェハ１のバンプ７の直下での凹部の形成が抑制される。しかも、バンプ７の直下とその周辺領域にそれぞれ加わる力成分の差は小さくなって、薄層化されたシリコンウェハ１にクラックが発生することが防止される。

ところで、シリコンウェハ１に形成される半導体集積回路は、例えば図３に示すような構造を有している。

図３において、シリコンウェハ１の素子分離領域には、溝内に二酸化シリコンを埋め込んだ構造のシャロートレンチアイソレーション（ＳＴＩ）２１が形成されている。また、シリコンウェハ１のうちＳＴＩ２１に囲まれたトランジスタ形成領域に、例えばボロンをイオン注入してＰウェル２２を形成する。なお、シリコンウェハ１には、特に図示しないが、砒素、リン等のイオン注入により形成されるＮウェルも存在する。

トランジスタ形成領域には、シリコンウェハ１の表面を熱酸酸化することによりゲート絶縁膜２３が形成されている。さらに、ゲート絶縁膜２３上には、例えばＣＶＤ法により成長した多結晶シリコン膜をパターニングして構成されるゲート電極２４が形成されている。

ゲート電極２４の上には保護絶縁膜２５が形成され、さらにゲート電極２４の側面にはシリコン酸化膜からなる絶縁性サイドウォール２６が形成されている。さらに、ゲート電極２５両側の領域のシリコンウェハ１にはＬＤＤ構造のｎ型不純物拡散領域２７が形成され、ソース／ドレイン領域となっている。そして、ゲート電極２５、ｎ型不純物拡散領域２７等によりＭＯＳトランジスタが構成される。

保護絶縁膜２５、絶縁性サイドウォール２６及びシリコンウェハ１の上には、第１の層間絶縁膜２９としてシリコン酸化膜がＣＶＤ法により成長される。また、第１の層間絶縁膜２９の中には、ｎ型不純物拡散領域２７のそれぞれに接続される導電性プラグ２８が形成されている。また、第１の層間絶縁膜２９上には、導電性プラグ２８に接続される一層目の配線３０が形成されている。

さらに、第１の層間絶縁膜２９、一層目の配線３０の上には第２の層間絶縁膜３１が形成され、その上には、上記と同様な導電性プラグ（不図示）が形成され、さらに第２の層間絶縁膜３１の上には二層目の配線３２が形成されている。

このように層間絶縁膜３３．３４、導電性プラグ（不図示）、配線（不図示）は繰り返して多層構造が形成され、最終的に絶縁膜３５に覆われる。そして、その最上の絶縁膜３５上には、図１、図２に示した配線パッド２が形成され、さらに保護絶縁膜３が形成される。また、シリコンウェハ１に形成される半導体集積回路を構成するゲート電極２４、配線３０，３２、層間絶縁膜２９，３１，３３，３４等の総厚は、シリコンウェハ１の表面から上に約２〜３μｍの厚さである。

（第２の実施の形態）
図４は、本発明の第２実施形態に係る半導体装置の形成工程を示す断面図である。なお、図４において、図１、図２と同じ符号は同じ要素を示している。

まず、第１実施形態と同様な方法により、図４（ａ）に示すような断面構造を形成する。即ち、シリコンウェハ１上の金属膜５、保護絶縁膜３の上に積層されたドライフィルムレジスト６を露光、現像することにより、電極パッド２のバンプ形成領域からその周囲に広がる開口部６ａを形成する。

さらに、第１実施形態と同様な方法により、ハンダからなるバンプ７を開口部６ａ内に形成する。また、バンプ７と開口部６ａ内壁の間には、スペース（間隙）６ｓが形成されている。このときのバンプ７の形状や表面状態は必ずしも最終形状、表面状態である必要はない。バンプ７は、例えば１００μｍの高さに形成され、フィルムレジスト６の上面から突出した状態になる。

そして、ドライフィルムレジスト６とバンプ７の上にはＢＧ用テープ８がラミネートして貼り合わされされている。ＢＧ用テープ８は、基材８ａの片面に接着剤８ｂが設けられた構造を有しているが、この場合、ＢＧ用テープ８の接着剤８ｂとドライフィルムレジスト６の接着力Ｆ₁₁が、ドライフィルムレジスト６と保護絶縁膜３の接着力Ｆ₂₁よりも小さくなる（Ｆ₁₁＜Ｆ₂₁）ように、予め接着剤８ｂ、ドライフィルムレジスト６のそれぞれの材料が選択される。

基材８ａは、例えばエチレン酢酸ビニルからなり、接着層８ｂは、例えばアクリル系樹脂、ＵＶ硬化型樹脂等から構成されている。これにより、各バンプ７は、その上からＢＧ用テープ８により保護され、周囲からドライフィルムレジスト６により保護される。また、バンプ７がドライフィルムレジスト６から突出した部分で、ＢＧ用テープ８には盛り上がり部８ｃが発生する。

この後に、図４（ｂ）に示すように、ＢＧ用テープ８が研削ステージ面１０に接するように、シリコンウェハ１をステージに取り付け、さらにグラインダー１１によりシリコンウェハ１の他面（背面）１ａを研削する。ここで、ＢＧ用テープ８が研削ステージ面１０により押圧された状態では、盛り上がり部８ｃにあるＢＧ用テープ８の接着剤８ｂは、斜めに移動してバンプ７とその外周のフィルムレジスト６の間のスペース６ｓに入り込むため、バンプ７の直上で突出した基材８ａも合わせて沈み込んでその露出面が平坦化される。

従って、第１実施形態と同様に、研削ステージ面１０からＢＧ用テープ８に加わる力の面内分布は均一化されることになり、バンプ７の直下に集中する力が従来よりも大幅に低減する。研削前のシリコンウェハ１の厚みは６２５〜７７５μｍ程度であるが、バックグラインド後には５０〜６００μｍとなるようにする。そして、シリコンウェハ１の厚さ（凹凸）のバラツキは、背面において最大で８μｍ、多くは５μｍ以下となった。なお、スペース６ｓを設けない従来技術では、研削された背面における厚さのバラツキは３０μｍとなる。

さらに、円形の枠に貼り渡されたダイシングテープ（不図示）にシリコンウェハ１の研磨面を貼り、その後に、図４（ｃ）に示すように、ＢＧ用テープ８を剥離すると、上記したような接着力Ｆ₁₁＜Ｆ₂₁の関係から、ＢＧ用テープ８はドライフィルムレジスト６から剥離される一方、ドライフィルムレジスト６はシリコンウェハ１に張り付いた状態となっている。

次に、加熱された有機アルカリ係の剥離液をドライフィルムレジスト６にシャワー散布して図４（ｄ）に示すように除去する。この状態でシリコンウェハ１をダイシングし、バンプ７を持つチップ状の半導体装置に分割する。

続いて、バンプ７を再び２４５〜２６５℃の温度でリフローして最終的な所望のバンプ７の形状及び表面状態にする。この場合のバンプ７の高さは、７０〜１００μｍ程度になる。最後に、バンプ７を持つチップ状の半導体装置をダイシングテープから剥離する。

以上のように、本実施形態では、バンプ７を形成するために使用したドライフィルムレジスト６をそのまま残すとともに、バンプ７とその周囲の開口部６ａ内壁の間にスペース６ｓを設けるようにしている。これにより、第１実施形態と同様に、薄層化されたシリコンウェハ１にクラックが発生することが防止され、しかも、研磨面の凹凸の差が８μｍ以下となる。

また、本実施形態では、ドライフィルムレジスト６の剥離とＢＧ用テープ８の剥離を別々に行っている。これは、ドライフィルムレジスト６と保護絶縁膜３の接着力が強い場合には、保護絶縁膜３が部分的に剥離されるおそれが無くなるので好ましい。

なお、上記した第１、第２の実施形態において、ＢＧ用テープ８の接着剤８ｂ，８ｄとしてＵＶ硬化型接着剤を用いる場合には、シリコンウェハ１背面の研削までの工程でシリコンウェハ１を紫外線（ＵＶ）照射の無い環境に置く一方、研削後には接着剤８ｂをＵＶ照射により硬化させる。これにより、接着剤８ｂがドライフィルムレジスト６から剥離され易くなる。また、ドライフィルムレジスト６を除去した後に、新たに感光性樹脂をシリコンウェハ１上に塗布し、バンプ７との間に隙間のある開口を感光性樹脂に形成してから、ＢＧ用テープ８を貼っても良い。

以下に、本実施形態の特徴を付記する。
（付記１）開口部を有する樹脂膜と該開口部内のバンプとを半導体ウェハの上に形成する工程と、前記バンプと前記樹脂膜の上にバックグラインド用テープを貼り合わせる工程と、前記バックグラインド用テープをステージ面に接触させた状態で、前記半導体ウェハの背面を研削して薄層化する工程とを有することを特徴とする半導体装置の製造方法。
（付記２）前記樹脂膜としてフォトレジストを前記半導体ウェハ上に形成した後に、前記フォトレジストを露光、現像することにより前記電極パッド上及び周辺に開口部を形成し、さらに前記開口部内にペースト状ハンダを充填し、ついで加熱により前記ペースト状ハンダをリフローする工程により、前記バンプが形成されることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）前記バックグラインド用テープを前記樹脂膜とともに前記半導体ウェハ上から剥離する工程を有することを特徴とする付記１又は付記２に記載の半導体装置の製造方法。
（付記４）前記樹脂膜と前記バックグラインド用テープの接着力は、前記樹脂膜と前記半導体ウェハの接着力よりも高いことを特徴とする付記１乃至付記３のいずれか１つに記載の半導体装置の製造方法。
（付記５）前記バックグラインド用テープを前記樹脂膜上から剥離した後に、前記樹脂膜を前記半導体ウェハから除去する工程を有することを特徴とする付記１又は付記２に記載の半導体装置の製造方法。
（付記６）前記樹脂膜と前記バックグラインド用テープの接着力は、前記樹脂膜と前記半導体ウェハの接着力よりも低いことを特徴とする付記１、付記２、付記５のいずれか１つに記載の半導体装置の製造方法。
（付記７）前記バックグラインド用テープを構成する接着層は紫外線硬化型材料からなり、前記半導体ウェハの前記背面を研削した後に前記接着剤に紫外線を照射してから前記バックグラインド用テープを前記樹脂膜から剥離することを特徴とする付記１、付記２、付記５、付記６のいずれか１つに記載の半導体装置の製造方法。
（付記８）前記樹脂膜と前記反動ウェハの間には絶縁膜が形成されていることを特徴とする付記１乃至付記７のいずれか１つに記載の半導体装置の製造方法。
（付記９）前記半導体ウェハの前記背面を研削した後に前記背面をダイシングテープに貼り付けた状態で、前記バックグラインド用テープを剥離することを特徴とする付記３乃至付記８のいずれか１つに記載の半導体装置の製造方法。
（付記１０）前記半導体ウェハの前記背面を前記ダイシングテープに貼り付けた状態で、前記バックグラインド用テープ及び前記樹脂膜を除去した後に、前記半導体ウェハは複数のチップに分割されることを特徴とする付記１乃至付記９のいずれか１つに記載の半導体装置の製造方法。
（付記１１）前記半導体ウェハを研削した後に、前記背面をさらに化学的エッチング、ポリッシング、化学機械研磨のいずれかによりさらに薄くする工程を含むことを特徴とする付記１乃至付記１０のいずれかに記載の半導体装置の製造方法。

図１は、本発明の第１実施形態に係る半導体装置の形成工程を示す断面図（その１）である。図２は、本発明の第１実施形態に係る半導体装置の形成工程を示す断面図（その２）である。図３は、本発明の実施形態に係る半導体装置の断面図である。図４は、本発明の第２実施形態に係る半導体装置の形成工程を示す断面図である。図５は、従来技術に係る半導体装置の形成工程を示す断面図である。

符号の説明

１シリコン基板（半導体ウェハ）
１ａ背面
２電極パッド
３保護絶縁膜
４ａＮｉ層
４ｂＡｕ層
５金属膜
６ドライフィルムレジスト
６ａ開口部
６ｓスペース
７ｐペースト状ハンダ
７バンプ
８ａ基材
８ｂ接着剤
８ＢＧ用フィルム。

Claims

開口部を有する樹脂膜と該開口部内のバンプとを半導体ウェハの上に形成する工程と、
前記バンプと前記樹脂膜の上にバックグラインド用テープを貼り合わせる工程と、
前記バックグラインド用テープをステージ面に接触させた状態で、前記半導体ウェハの背面を研削して薄層化する工程と
を有することを特徴とする半導体装置の製造方法。
前記樹脂膜としてフォトレジストを前記半導体ウェハ上に形成した後に、前記フォトレジストを露光、現像することにより前記開口部を形成し、さらに前記開口部内にペースト状ハンダを充填し、ついで加熱により前記ペースト状ハンダをリフローする工程により、前記バンプが形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
前記バックグラインド用テープを前記樹脂膜とともに前記半導体ウェハ上から剥離する工程を有することを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
前記バックグラインド用テープを前記樹脂膜上から剥離した後に、前記樹脂膜を前記半導体ウェハから除去する工程を有することを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。