CN112309965A - 一种降低封装芯片io接口损伤的方法 - Google Patents

一种降低封装芯片io接口损伤的方法 Download PDF

Info

Publication number
CN112309965A
CN112309965A CN202011136933.5A CN202011136933A CN112309965A CN 112309965 A CN112309965 A CN 112309965A CN 202011136933 A CN202011136933 A CN 202011136933A CN 112309965 A CN112309965 A CN 112309965A
Authority
CN
China
Prior art keywords
chip
interface
dielectric layer
carrying
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011136933.5A
Other languages
English (en)
Inventor
环珣
杨斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
Guangdong Xinhua Microelectronics Technology Co ltd
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinhua Microelectronics Technology Co ltd, Guangdong Fozhixin Microelectronics Technology Research Co ltd filed Critical Guangdong Xinhua Microelectronics Technology Co ltd
Priority to CN202011136933.5A priority Critical patent/CN112309965A/zh
Publication of CN112309965A publication Critical patent/CN112309965A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

本发明公开一种降低封装芯片IO接口损伤的方法，制作芯片封装体，依次对所述芯片封装体正对芯片IO接口的位置进行激光开孔和干蚀刻处理，使所述芯片IO接口外露，然后将所述芯片IO接口电性引出。本发明对芯片封装体正对芯片IO接口的位置先采用激光开孔处理，再对残留的覆盖芯片IO接口的材料进行干蚀刻处理，使芯片IO接口外露，不但提高了封装芯片的生产效率，同时有效降低了芯片IO接口损伤，提高了封装芯片的良率。

Description

一种降低封装芯片IO接口损伤的方法
技术领域
本发明涉及集成电路封装技术领域，具体涉及一种降低封装芯片IO接口损伤的方法。
背景技术
现有芯片封装结构的制备方法，主要包括以下步骤：制作芯片封装体；提供介电层，将所述介电层贴附于所述芯片封装体的正面；对介电层进行激光开孔处理，形成使所述芯片封装体的芯片IO接口外露的窗口，再制作种子层和重布线层，实现芯片IO接口与重布线层的电气连接。其中，对介电层进行激光开孔处理时，开孔效率高，但是难易精确控制激光开孔时间，容易损伤芯片IO接口，从而降低封装芯片的良率。
其中，对于介电层的激光开孔处理，也可以采用干蚀刻来代替，通过干蚀刻形成使芯片IO接口的外露的孔位，但是干蚀刻在实际操作过程中存在蚀刻时间长的缺陷，严重影响封装芯片的生产效率。
发明内容
本发明的目的在于提供一种降低芯片IO接口损伤的方法，同时能提高使芯片IO接口外露的孔位的制作效率。
为达此目的，本发明采用以下技术方案：
提供一种降低封装芯片IO接口损伤的方法，制作芯片封装体，依次对所述芯片封装体正对芯片IO接口的位置进行激光开孔和干蚀刻处理，使所述芯片IO接口外露，然后将所述芯片IO接口电性引出。
本发明首先对芯片封装体正对芯片IO接口的位置进行一定程度的激光开孔处理，可以加快开孔效率，然后对残留的覆盖芯片IO接口的材料进行干蚀刻处理，使芯片IO接口外露，有效降低了芯片IO接口损伤。
现有技术中仅仅使用激光或者蚀刻进行开孔处理，使芯片IO接口外露，并未出现将两者相结合进行开孔的研究报道，本发明将激光和蚀刻组合用于开孔，不但提高了封装芯片的生产效率，同时有效降低了芯片IO接口损伤，提高了封装芯片的良率。
进一步地，本发明提供了三种降低封装芯片IO接口损伤的方法，具体如下：
第一种，本发明中的降低封装芯片IO接口损伤的方法包括以下步骤：
S10a、提供芯片和载板，将芯片正面朝向所述载板并贴于所述载板上，然后进行塑封；
S10b、拆键合，然后在键合面贴覆介电层，制得芯片封装体；
S10c、对所述芯片封装体的所述芯片IO接口进行定位处理，然后对所述介电层正对芯片IO接口的位置进行激光开孔，残留覆盖所述芯片IO接口的部分介电层，然后对残留的所述介电层进行干蚀刻处理，使所述芯片IO接口外露；
S10d、将所述芯片IO接口电性引出。
第二种，本发明中的降低封装芯片IO接口损伤的方法包括以下步骤：
S20a、提供芯片和载板，将芯片背面朝向所述载板并贴于所述载板上，然后进行塑封，形成包覆所述芯片的塑封层；
S20b、对所述塑封层进行研磨减薄处理，然后贴覆介电层，制得芯片封装体；
S20c、对所述芯片封装体的所述芯片IO接口进行定位处理，然后对所述介电层正对芯片IO接口的位置进行激光开孔，残留覆盖所述芯片IO接口的部分介电层，然后对残留的所述介电层进行干蚀刻处理，使所述芯片IO接口外露；
S20d、将所述芯片IO接口电性引出。
上述两种方法中，本申请人根据激光开孔速度控制激光开孔时间，可以使残留的覆盖所述芯片IO接口的所述介电层的厚度为1～2μm，避免直接射穿介电层损伤芯片IO接口。
第三种，本发明中的降低封装芯片IO接口损伤的方法，包括以下步骤：
S30a、提供芯片和载板，将芯片背面朝向所述载板并贴于所述载板上，然后进行塑封，形成包覆所述芯片的塑封层，制得芯片封装体；
S30b、对所述芯片封装体的所述芯片IO接口进行定位处理，然后对所述塑封层正对芯片IO接口的位置进行激光开孔，残留覆盖所述芯片IO接口的部分塑封层，然后对残留的所述塑封层进行干蚀刻处理，使所述芯片IO接口外露；
S30d、将所述芯片IO接口电性引出。
该方法中，本申请人根据激光开孔速度控制激光开孔时间，使残留的覆盖所述芯片IO接口的塑封层的厚度为1～2μm，避免直接射穿塑封层损伤芯片IO接口。
上述三种方法本质相同，在具体步骤中的区别仅体现在芯片封装体的结构及其制备方法。
至于将所述芯片IO接口电性引出，即制作种子层和重布线层，实现芯片IO接口电性引出，具体不再赘述。
本发明中，开孔之前对芯片IO接口的定位采用AOI设备，以及单独的激光开孔、干蚀刻处理均属于现有技术，具体不再赘述。
本发明的有益效果：本发明对芯片封装体正对芯片IO接口的位置先采用激光开孔处理，再对残留的覆盖芯片IO接口的材料进行干蚀刻处理，使芯片IO接口外露，不但提高了封装芯片的生产效率，同时有效降低了芯片IO接口损伤，提高了封装芯片的良率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一所述的降低封装芯片IO接口损伤的方法的流程图。
图2是本发明实施例一所述的芯片塑封于载板上的剖视示意图。
图3是本发明实施例一所述的芯片封装体的剖视示意图。
图4是本发明实施例一所述的对芯片封装体激光开孔后的剖视示意图。
图5是本发明实施例一所述的对芯片封装体干蚀刻处理后的剖视示意图。
图6是本发明实施例二所述的降低封装芯片IO接口损伤的方法的流程图。
图7是本发明实施例二所述的芯片塑封于载板上的剖视示意图。
图8是本发明实施例二所述的芯片封装体的剖视示意图。
图9是本发明实施例二所述的对芯片封装体激光开孔后的剖视示意图。
图10是本发明实施例二所述的对芯片封装体干蚀刻处理后的剖视示意图。
图11是本发明实施例三所述的降低封装芯片IO接口损伤的方法的流程图。
图12是本发明实施例三所述的芯片封装体的剖视示意图。
图13是本发明实施例三所述的对芯片封装体激光开孔后的剖视示意图。
图14是本发明实施例三所述的对芯片封装体干蚀刻处理后的剖视示意图。
图2-5中：
1、载板；2、芯片；3、塑封层；4、介电层；41、残留介电层；
图7-10中：
10、载板；20、芯片；30、塑封层；40、介电层；401、残留介电层；
图12-14中：
100、载板；200、芯片；300、塑封层；3001、残留塑封层。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本发明的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
本发明提供一种降低封装芯片IO接口损伤的方法，制作芯片封装体，依次对所述芯片封装体正对芯片IO接口的位置进行激光开孔和干蚀刻处理，使所述芯片IO接口外露，然后将所述芯片IO接口电性引出。
接下来通过以下具体的实施例对本发明的降低封装芯片IO接口损伤的方法进行进一步详细说明。
实施例一
如图1所示，本实施例中，降低封装芯片IO接口损伤的方法包括以下步骤：
S10a、提供芯片2和载板1，将芯片2正面朝向所述载板1并贴于所述载板1上，然后进行塑封，形成包覆芯片2的塑封层3(图2)；
S10b、拆键合、翻转，然后在键合面贴覆介电层4，制得如图3所示的芯片封装体；
S10c、对所述芯片封装体的所述芯片IO接口进行定位处理，然后对所述介电层4正对芯片IO接口的位置进行激光开孔(图4)，控制激光开孔速度及激光开孔时间，残留厚度为1～2μm的覆盖所述芯片IO接口的介电层(残留介电层41)，然后对覆盖所述芯片IO接口的残留介电层41进行干蚀刻处理，使所述芯片IO接口外露(图5)；
S10d、将所述芯片IO接口电性引出。
实施例二
如图6所示，本实施例中，降低封装芯片IO接口损伤的方法包括以下步骤：
S20a、提供芯片20和载板10，将芯片20背面朝向所述载板10并贴于所述载板10上，然后进行塑封，形成包覆所述芯片20的塑封层30(图7)；
S20b、对所述塑封层30进行研磨减薄处理，然后贴覆介电层40，制得芯片封装体(图8)；
S20c、对所述芯片封装体的所述芯片IO接口进行定位处理，然后对所述介电层40正对芯片IO接口的位置进行激光开孔，控制激光开孔速度及激光开孔时间，残留厚度为1～2μm的覆盖所述芯片IO接口的介电层(残留介电层401)(图9)，然后对残留介电层401进行干蚀刻处理，使所述芯片IO接口外露(图10)；
S20d、将所述芯片IO接口电性引出。
实施例三
如图11所示，本实施例中，降低封装芯片IO接口损伤的方法包括以下步骤：
S30a、提供芯片200和载板100，将芯片200背面朝向所述载板100并贴于所述载板100上，然后进行塑封，形成包覆所述芯片200的塑封层300，制得如图12所示的芯片封装体；
S30b、对所述芯片封装体的所述芯片IO接口进行定位处理，然后对所述塑封层300正对芯片IO接口的位置进行激光开孔，控制激光开孔速度及激光开孔时间，残留厚度为1～2μm的覆盖所述芯片IO接口的塑封层(残留塑封层3001)(图13)，然后对残留塑封层3001进行干蚀刻处理，使所述芯片IO接口外露(图14)；
S30d、将所述芯片IO接口电性引出。
需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。

Claims (6)

1.一种降低封装芯片IO接口损伤的方法，其特征在于，制作芯片封装体，依次对所述芯片封装体正对芯片IO接口的位置进行激光开孔和干蚀刻处理，使所述芯片IO接口外露，然后将所述芯片IO接口电性引出。
2.根据权利要求1所述的降低封装芯片IO接口损伤的方法，其特征在于，包括以下步骤：
S10a、提供芯片和载板，将芯片正面朝向所述载板并贴于所述载板上，然后进行塑封；
S10b、拆键合，然后在键合面贴覆介电层，制得芯片封装体；
S10c、对所述芯片封装体的所述芯片IO接口进行定位处理，然后对所述介电层正对芯片IO接口的位置进行激光开孔，残留覆盖所述芯片IO接口的部分介电层，然后对残留的所述介电层进行干蚀刻处理，使所述芯片IO接口外露；
S10d、将所述芯片IO接口电性引出。
3.根据权利要求1所述的降低封装芯片IO接口损伤的方法，其特征在于，包括以下步骤：
S20a、提供芯片和载板，将芯片背面朝向所述载板并贴于所述载板上，然后进行塑封，形成包覆所述芯片的塑封层；
S20b、对所述塑封层进行研磨减薄处理，然后贴覆介电层，制得芯片封装体；
S20c、对所述芯片封装体的所述芯片IO接口进行定位处理，然后对所述介电层正对芯片IO接口的位置进行激光开孔，残留覆盖所述芯片IO接口的部分介电层，然后对残留的所述介电层进行干蚀刻处理，使所述芯片IO接口外露；
S20d、将所述芯片IO接口电性引出。
4.根据权利要求2或3任一项所述的降低封装芯片IO接口损伤的方法，其特征在于，根据激光开孔速度控制激光开孔时间，使残留的覆盖所述芯片IO接口的所述介电层的厚度为1～2μm。
5.根据权利要求1所述的降低封装芯片IO接口损伤的方法，其特征在于，包括以下步骤：
S30a、提供芯片和载板，将芯片背面朝向所述载板并贴于所述载板上，然后进行塑封，形成包覆所述芯片的塑封层，制得芯片封装体；
S30b、对所述芯片封装体的所述芯片IO接口进行定位处理，然后对所述塑封层正对芯片IO接口的位置进行激光开孔，残留覆盖所述芯片IO接口的部分塑封层，然后对残留的所述塑封层进行干蚀刻处理，使所述芯片IO接口外露；
S30d、将所述芯片IO接口电性引出。
6.根据权利要求5所述的降低封装芯片IO接口损伤的方法，其特征在于，根据激光开孔速度控制激光开孔时间，使残留的覆盖所述芯片IO接口的塑封层的厚度为1～2μm。
CN202011136933.5A 2020-10-22 2020-10-22 一种降低封装芯片io接口损伤的方法 Pending CN112309965A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011136933.5A CN112309965A (zh) 2020-10-22 2020-10-22 一种降低封装芯片io接口损伤的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011136933.5A CN112309965A (zh) 2020-10-22 2020-10-22 一种降低封装芯片io接口损伤的方法

Publications (1)

Publication Number Publication Date
CN112309965A true CN112309965A (zh) 2021-02-02

Family

ID=74328380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011136933.5A Pending CN112309965A (zh) 2020-10-22 2020-10-22 一种降低封装芯片io接口损伤的方法

Country Status (1)

Country Link
CN (1) CN112309965A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115954284A (zh) * 2023-03-15 2023-04-11 合肥矽迈微电子科技有限公司 一种mosfet芯片的封装工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860065A (zh) * 2019-02-14 2019-06-07 南通通富微电子有限公司 一种扇出型封装方法
CN110323197A (zh) * 2019-07-09 2019-10-11 王新 用于超高密度芯片FOSiP封装的结构及其制备方法
CN110620053A (zh) * 2019-09-06 2019-12-27 广东佛智芯微电子技术研究有限公司 具有激光开孔阻挡层的扇出型封装结构及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860065A (zh) * 2019-02-14 2019-06-07 南通通富微电子有限公司 一种扇出型封装方法
CN110323197A (zh) * 2019-07-09 2019-10-11 王新 用于超高密度芯片FOSiP封装的结构及其制备方法
CN110620053A (zh) * 2019-09-06 2019-12-27 广东佛智芯微电子技术研究有限公司 具有激光开孔阻挡层的扇出型封装结构及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115954284A (zh) * 2023-03-15 2023-04-11 合肥矽迈微电子科技有限公司 一种mosfet芯片的封装工艺

Similar Documents

Publication Publication Date Title
US8766435B2 (en) Integrated circuit package including embedded thin-film battery
EP3430646B1 (en) Stairstep interposers with integrated shielding for electronics packages
TWI392054B (zh) 用於三維電子模組之集體式製造的製程
CN105897218B (zh) 凹槽埋孔型表面声滤波芯片封装结构及其制造方法
CN103579171B (zh) 半导体封装件及其制造方法
CN104867865B (zh) 一种晶圆三维集成引线工艺
CN112309965A (zh) 一种降低封装芯片io接口损伤的方法
CN108389850A (zh) 三维系统级封装结构及其封装方法
CN103094223A (zh) 封装基板及其制法
CN105742195A (zh) 一种蚀刻埋孔型表面声滤波芯片封装结构的制造方法
CN105810597B (zh) 金属圆片级埋孔型表面声滤波芯片封装结构的制造方法
CN105742255A (zh) 金属圆片级凹槽埋孔型表面声滤波芯片封装结构及方法
CN105762085B (zh) 金属圆片埋孔型表面声滤波芯片封装结构及制造方法
CN206584922U (zh) 预包封无导线可电镀引线框架封装结构
CN107093588B (zh) 一种芯片双面垂直封装结构及封装方法
CN207303143U (zh) 声表面滤波器的晶圆封装结构
KR20070106364A (ko) 반도체(플립 칩) 실장 부품과 그 제조 방법
CN206497883U (zh) 大功率mosfet的扇出形封装结构
CN105846038B (zh) 金属圆片级蚀刻型表面声滤波芯片封装结构的制造方法
CN115196583A (zh) 一种mems传感器芯片与asic芯片的扇出型封装结构及封装方法
CN104716116A (zh) 一种埋入式传感芯片封装结构及其制备方法
CN103915356A (zh) 一种芯片的封装方法
CN204516750U (zh) 一种埋入式传感芯片封装结构
CN112838016B (zh) 一种埋入基板的芯片增厚方法
KR100381349B1 (ko) 판형체, 리드 프레임 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230407

Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Applicant after: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Applicant before: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Applicant before: Guangdong Xinhua Microelectronics Technology Co.,Ltd.

TA01 Transfer of patent application right