CN103915356A - 一种芯片的封装方法 - Google Patents

一种芯片的封装方法 Download PDF

Info

Publication number
CN103915356A
CN103915356A CN201410138323.7A CN201410138323A CN103915356A CN 103915356 A CN103915356 A CN 103915356A CN 201410138323 A CN201410138323 A CN 201410138323A CN 103915356 A CN103915356 A CN 103915356A
Authority
CN
China
Prior art keywords
chip
pin
line layer
packaging
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410138323.7A
Other languages
English (en)
Other versions
CN103915356B (zh
Inventor
崔成强
王健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AKM Electronics Industrial (PanYu) Ltd
Original Assignee
AKM Electronics Industrial (PanYu) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AKM Electronics Industrial (PanYu) Ltd filed Critical AKM Electronics Industrial (PanYu) Ltd
Priority to CN201410138323.7A priority Critical patent/CN103915356B/zh
Publication of CN103915356A publication Critical patent/CN103915356A/zh
Application granted granted Critical
Publication of CN103915356B publication Critical patent/CN103915356B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明属于芯片封装技术领域，具体公开了一种芯片的封装方法，包括以下步骤：制作可以承载一颗或多颗芯片的封装基板，所述封装基板包括有机板材和制作在该有机板材上用于引出芯片引脚的线路层，在所述有机板材上开设有与芯片引脚对应一致的引脚孔以漏出的线路层；使一颗或多颗芯片引脚获取助焊膏，并将各颗芯片引脚与封装基板上的引脚孔对齐；将一颗或多颗芯片引脚同时对位到封装基板上对应的孔内并完成芯片引脚与线路层的连接；在芯片外通过形成塑封体后，切割成单颗芯片。本发明相对于现有技术而言，封装的工序更加简单便捷，并且封装尺寸可以做的更小。

Description

一种芯片的封装方法
技术领域
本发明属于芯片封装技术领域，具体涉及一种芯片的封装方法。
背景技术
IC封装，就是指把硅片上的电路管脚，用导线接引到外部接头处，以便与其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。
传统的IC封装以金线邦定为主要技术手段，邦定一词来源于bonding，美英意译为“芯片打线”或者“帮定”。邦定是芯片生产工艺中一种打线的方式，一般用于封装前将芯片内部电路用金线或铝线与封装管脚或线路板镀金铜箔连接，来自超声波发生器的超声波（一般为40-140KHz），经换能器产生高频振动，通过变幅杆传送到劈刀，当劈刀与引线及被焊件接触时，在压力和振动的作用下，待焊金属表面相互摩擦，氧化膜被破坏，并发生塑性变形，致使两个纯净的金属面紧密接触，达到原子距离的结合，最终形成牢固的机械连接。一般邦定后(即电路与管脚连接后)用黑胶将芯片封装。比如，我国Zl201310260733.4号发明专利，它就是通过金线邦定的方式。
通过上述传统的邦定方式完成封装存在封装尺寸过大及过厚的问题，并且越来越不能应对高速低损耗信号的要求。尤其是便携式电子产品越来越要求更小的封装尺寸，因此倒置芯片封装形式越来越重要。
发明内容
针对现有技术的不足，本发明的目的在于提供一种封装的工序更加简单、效率更高、封装尺寸更小的芯片的封装方法。
为了实现上述发明目的，本发明所采用的技术方案如下：
一种芯片的封装方法，其特征在于包括以下步骤：
制作可以承载一颗或多颗芯片的封装基板，所述封装基板包括有机板材和制作在该有机板材上用于引出芯片引脚的线路层，在所述有机板材上开设有与芯片引脚对应一致的引脚孔以漏出的线路层；
使一颗或多颗芯片引脚获取助焊膏，并将各颗芯片引脚与封装基板上的引脚孔对齐；
将一颗或多颗芯片引脚同时对位到封装基板上对应的孔内并完成芯片引脚与线路层的连接；
在芯片外通过形成塑封体后，切割成单颗芯片。
进一步的，所述封装基板为单面板，具体包括有机板材、位于有机板材背面的中间线路层、以及位于中间线路层之下的保护膜，所述封装基板的制作具体包括以下子步骤：在有机板材上采用激光钻孔开设与芯片引脚对应一致的引脚孔，并漏出其背面的金属铜箔；通过金属图形化工艺在所述金属铜箔上蚀刻得到与芯片引脚对应一致的线路层；在线路层上涂覆保护油墨或覆盖保护膜。
进一步的，所述封装基板为双面板，具体包括有机板材、位于有机板材背面的中间线路层、位于所述有机板材上表面的表面线路层、以及位于所述中间线路层之下的保护膜，所述表面线路层与中间线路层通过贯穿有机板材的导孔实现电连接，所述封装基板的制作具体包括以下子步骤：在有机板材上采用激光钻孔开设与芯片引脚对应一致的引脚孔，并漏出其背面的金属铜箔；通过金属图形化工艺在有机板材的上下表面的金属铜箔上进行蚀刻得到与芯片引脚对应一致的线路层；在线路层上涂覆保护油墨或覆盖保护膜。
进一步的，所述有机板材的厚度为10-200微米。
进一步的，所述金属铜箔厚度为6-70微米。
进一步的，所述油墨或保护膜厚度为10～100微米。
进一步的，在线路层上涂覆保护油墨或覆盖保护膜之后还包括以下子步骤：通过有机保焊膜（OSP）、化学镍金（ENIG）、化学镍钯金（ENEPIG）、抗氧化、化学镀纯锡、电镀纯锡中的任一种或多种方式对封装基板进行表面处理。
进一步的，所述芯片引脚与线路层的连接具体采用热压或回流焊连接。
进一步的，所述封装基板的有机板材为环氧玻璃布层压板（FR-4）、聚酰亚胺（PI）、涤纶树脂（PET）、液晶聚合物（LCP）、聚萘二甲酸乙二醇酯（PEN）、聚四氟乙烯（PTFE）系薄膜中的任意一种或多种。
进一步的，所述芯片为引脚小于等于300脚的芯片。
本发明通过采用特殊结构的封装基板和特殊的工艺流程，使得本发明相对于现有技术而言，封装的工序更加简单便捷，并且封装尺寸可以做的更小。
附图说明
图1是本发明实施例1的封装基板的层叠结构示意图；
图2是本发明实施例1封装基板的俯视图；
图3是本发明实施例1封装后的芯片结构示意图；
图4a至图4g为本发明实施例1方法的过程示意图；
图5是本发明实施例2的封装基板的层叠结构示意图；
图6是本发明实施例2封装后的芯片结构示意图。
图中：
101、有机板材  1011、引脚孔
1012、导孔     102、中间线路层
103、保护层    104、表面线路层
200、芯片      300、塑封体
400、助焊膏
具体实施方式
为了充分地了解本发明的目的、特征和效果，以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明。
实施例1
如图1和2所示，本实施例采用的封装基板结构包括有机板材101和位于有机板材101背面的中间线路层102，在有机板材101上开设有与芯片引脚对应一致的引脚孔1011以漏出下层的中间线路层102，当然为了在加工过程中保护中间线路层102，在其下表面还形成有起绝缘和阻焊作用的保护层103—油墨或保护膜。其中，封装基板的有机板材101可为环氧玻璃布层压板（FR-4）、聚酰亚胺（PI）、涤纶树脂（PET）、液晶聚合物（LCP）、聚萘二甲酸乙二醇酯（PEN）、聚四氟乙烯（PTFE）系薄膜中的任意一种或多种。
如图4a至图4g所示，本实施例公开了一种芯片的封装方法，包括如下步骤：
（1）、制作如图1和图2所示的承载芯片的封装基板，该封装基板包括上层有机板材101和位于其背面的用于引出芯片引脚的中间线路层102，在有机板材101上开设有与芯片200引脚对应一致的引脚孔1011以漏出下层的中间线路层102，该封装基板可以承载一颗或多颗芯片，图中示意性画出了16颗的情况，这并不代表对本发明的限制，还可以是承载1颗或2、3、4、18等等多颗芯片的情况；本步骤目的在于制作一种与本发明方法相适应的专用封装基板，使其能够采用更快捷方便地完成整个芯片的封装过程，进而提高生产效率；本步骤以单层铜箔，双面开窗的方式实现，具体包括以下子步骤：
（11）、在所述封装基板的有机板材上采用激光钻孔开设与芯片引脚对应一致的引脚孔，并漏出下层的线路层；本子步骤通过激光实现有机板材的开窗是关键，我们现在实验的精度为5um误差，如此才能实现布线的高密度和芯片的精密对位，材料厚度影响激光开窗精度，200um以内可以保证精度，10um以上保证材料的韧度，因此，本发明有机板材的厚度为10-200微米；本步骤完成后，再进行金属图形化，形成二次布线线路；
（12）、通过金属图形化工艺在下层金属铜箔上得到与芯片引脚对应一致的线路层；本子步骤可以通过常规制程DES线（印制线路板DES生产线就是内层或者是外层酸性蚀刻的显影+蚀刻+剥膜线）实现；为了避免蚀刻不良，最好避免激光开窗位置台阶破干膜；铜箔越厚图形化的密度越差，但是生产中的中转更容易；铜层越薄，可实现的线路密度越大，为了兼顾密度和中转，本发明选用封装基板的金属铜箔的铜层厚为6-70微米；
（13）、在线路层上涂覆保护油墨或覆盖保护膜，即保护层103；阻焊层厚度目前最小可到10um，整个基板的厚度可做到30um以内，这需要很高的技术水平；对于普通产品，可以选用100um以内的材料来降低成本；因此，本的保护层（油墨或保护膜）厚度为10～100微米；
（2）、使一颗或多颗芯片引脚获取助焊膏，并将各颗芯片引脚与封装基板上的引脚孔对齐；本步骤具体可如图4a所示，首先用机器拾取一颗或同时拾取多颗芯片，然后再如图4b所示，将芯片的引脚伸入到助焊膏槽中蘸取助焊膏，再然后如图4c所示，将蘸取助焊膏后的芯片的引脚与封装基板上的引脚孔对齐；
（3）、将一颗或多颗芯片引脚同时对位到封装基板上对应的孔内并完成芯片引脚与线路层的连接；本步骤具体可如图4d-1和图4d-2所示，将芯片的引脚对位到封装基板上对应的孔内实现预邦定，再然后如图4e所示，完成邦定，实现芯片引脚与线路层对应金属铜箔的电气连接，芯片引脚与线路层的连接具体可以采用热压或回流焊连接；
（4）、在芯片外通过形成塑封体后，切割成单颗芯片；本步骤具体可如图f-1和图f-2所示，将树脂或其他塑封体材料包裹在芯片外进行一些列处理得到一个整体，再然后如图g所示，延图中的虚线切割就得到图3所示的单颗产品芯片。
本实施例通过在封装基板上直接布线实现各个芯片引脚的引出，加工过程中直接将芯片引脚插入到对应的封装基板上即可，而不再需要用金线来实现管脚或线路板铜箔之间的连接，进而使得本实施例的封装工艺更加简单便捷，并且封装尺寸可以做的更小。
为了提高本发明产品的产品质量，在线路层上涂覆保护油墨或覆盖保护膜之后还包括以下子步骤：通过有机保焊膜（OSP）、化学镍金（ENIG）、化学镍钯金（ENEPIG）、抗氧化、化学镀纯锡、电镀纯锡中的任一种或多种方式对封装基板进行表面处理。
本发明为单层金属层作为芯片封装的二次布线，故其布线密度相对较低，所以本发明比较适合低引脚数的芯片封装，经过大量实验得出本发明方法利用在引脚小于等于300脚的芯片上效果都比较理想。
实施例2
本实施例与实施例1的不同仅在于，本实施的封装基板结构略有不同，如图5和6所示，本实施例采用的封装基板为双面板，具体包括有机板材101、位于有机板材101背面的中间线路层102、位于所述有机板材101上表面的表面线路层104、以及位于所述中间线路层101之下的保护膜103，表面线路层104与中间线路层102通过贯穿有机板材的导孔1012实现电连接，该封装基板的制作具体包括以下子步骤：在有机板材上采用激光钻孔开设与芯片引脚对应一致的引脚孔，并漏出其背面的金属铜箔；通过金属图形化工艺在有机板材的上下表面的金属铜箔上进行蚀刻得到与芯片引脚对应一致的线路层；在线路层上涂覆保护油墨或覆盖保护膜。
本实施例相对于实施例1来讲，不仅具有实施例1的优点，进一步还具有以下优点：双面板结构可使线路密度做得更大和集成度更高，并且可使部分金属层作为屏蔽层，使高频信号稳定性更高。
需要说明的是，本发明还没有封装前的芯片实际上准确地讲应该是裸芯片，封装完成后的成品才是可以用的成品芯片。
以上详细描述了本发明的较佳具体实施例，应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此，凡本技术领域中技术人员依本发明构思在现有技术基础上通过逻辑分析、推理或者根据有限的实验可以得到的技术方案，均应该在本权利要求书所确定的保护范围之中。

Claims (10)

1.一种芯片的封装方法，其特征在于包括以下步骤：
制作可以承载一颗或多颗芯片的封装基板，所述封装基板包括有机板材和制作在该有机板材上用于引出芯片引脚的线路层，在所述有机板材上开设有与芯片引脚对应一致的引脚孔以漏出的线路层；
使一颗或多颗芯片引脚获取助焊膏，并将各颗芯片引脚与封装基板上的引脚孔对齐；
将一颗或多颗芯片引脚同时对位到封装基板上对应的孔内并完成芯片引脚与线路层的连接；
在芯片外通过形成塑封体后，切割成单颗芯片。
2.根据权利要求1所述的芯片的封装方法，其特征在于：
所述封装基板为单面板，具体包括有机板材、位于有机板材背面的中间线路层、以及位于中间线路层之下的保护膜，所述封装基板的制作具体包括以下子步骤：
在有机板材上采用激光钻孔开设与芯片引脚对应一致的引脚孔，并漏出其背面的金属铜箔；
通过金属图形化工艺在所述金属铜箔上蚀刻得到与芯片引脚对应一致的线路层；
在线路层上涂覆保护油墨或覆盖保护膜。
3.根据权利要求1所述的芯片的封装方法，其特征在于：
所述封装基板为双面板，具体包括有机板材、位于有机板材背面的中间线路层、位于所述有机板材上表面的表面线路层、以及位于所述中间线路层之下的保护膜，所述表面线路层与中间线路层通过贯穿有机板材的导孔实现电连接，所述封装基板的制作具体包括以下子步骤：
在有机板材上采用激光钻孔开设与芯片引脚对应一致的引脚孔，并漏出其背面的金属铜箔；
通过金属图形化工艺在有机板材的上下表面的金属铜箔上进行蚀刻得到与芯片引脚对应一致的线路层；
在线路层上涂覆保护油墨或覆盖保护膜。
4.根据权利要求2或3所述的芯片的封装方法，其特征在于：
所述有机板材的厚度为10-200微米。
5.根据权利要求2或3所述的芯片的封装方法，其特征在于：
所述金属铜箔厚度为6-70微米。
6.根据权利要求2或3所述的芯片的封装方法，其特征在于：
所述油墨或保护膜厚度为10～100微米。
7.根据权利要求2或3所述的芯片的封装方法，其特征在于，在线路层上涂覆保护油墨或覆盖保护膜之后还包括以下子步骤：
通过有机保焊膜（OSP）、化学镍金（ENIG）、化学镍钯金（ENEPIG）、抗氧化、化学镀纯锡、电镀纯锡中的任一种或多种方式对封装基板进行表面处理。
8.根据权利要求2或3所述的芯片的封装方法，其特征在于：
所述芯片引脚与线路层的连接具体采用热压或回流焊连接。
9.根据权利要求2或3任一项所述的芯片的封装方法，其特征在于：
所述封装基板的有机板材为环氧玻璃布层压板（FR-4）、聚酰亚胺（PI）、涤纶树脂（PET）、液晶聚合物（LCP）、聚萘二甲酸乙二醇酯（PEN）、聚四氟乙烯（PTFE）系薄膜中的任意一种或多种。
10.根据权利要求2或3任一项所述的芯片的封装方法，其特征在于：
所述芯片为引脚小于等于300脚的芯片。
CN201410138323.7A 2014-04-08 2014-04-08 一种芯片的封装方法 Active CN103915356B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410138323.7A CN103915356B (zh) 2014-04-08 2014-04-08 一种芯片的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410138323.7A CN103915356B (zh) 2014-04-08 2014-04-08 一种芯片的封装方法

Publications (2)

Publication Number Publication Date
CN103915356A true CN103915356A (zh) 2014-07-09
CN103915356B CN103915356B (zh) 2016-07-20

Family

ID=51040951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410138323.7A Active CN103915356B (zh) 2014-04-08 2014-04-08 一种芯片的封装方法

Country Status (1)

Country Link
CN (1) CN103915356B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538322A (zh) * 2014-12-23 2015-04-22 福州瑞华印制线路板有限公司 一种单面镀镍邦定方法
CN111047993A (zh) * 2019-12-27 2020-04-21 吕文伟 一种可弯曲透明led显示屏及加工方法
CN113441530A (zh) * 2021-07-16 2021-09-28 重庆航天职业技术学院 一种废旧计算机的cpu拆解收集设备
CN117154530A (zh) * 2023-11-01 2023-12-01 江苏博睿光电股份有限公司 大功率vcsel激光器及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060278999A1 (en) * 2003-09-29 2006-12-14 Phoenix Precision Technology Corporation Substrate for Pre-Soldering Material and Fabrication Method Thereof
KR20100060867A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 웨이퍼 레벨 패키지의 제조방법
CN101819951A (zh) * 2010-05-07 2010-09-01 日月光半导体制造股份有限公司 基板及应用其的半导体封装件与其制造方法
CN103383983A (zh) * 2012-05-02 2013-11-06 茂邦电子有限公司 发光二极管封装及所使用的pcb式散热基板与其制法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060278999A1 (en) * 2003-09-29 2006-12-14 Phoenix Precision Technology Corporation Substrate for Pre-Soldering Material and Fabrication Method Thereof
KR20100060867A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 웨이퍼 레벨 패키지의 제조방법
CN101819951A (zh) * 2010-05-07 2010-09-01 日月光半导体制造股份有限公司 基板及应用其的半导体封装件与其制造方法
CN103383983A (zh) * 2012-05-02 2013-11-06 茂邦电子有限公司 发光二极管封装及所使用的pcb式散热基板与其制法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538322A (zh) * 2014-12-23 2015-04-22 福州瑞华印制线路板有限公司 一种单面镀镍邦定方法
CN104538322B (zh) * 2014-12-23 2017-09-26 福州瑞华印制线路板有限公司 一种单面镀镍邦定方法
CN111047993A (zh) * 2019-12-27 2020-04-21 吕文伟 一种可弯曲透明led显示屏及加工方法
CN113441530A (zh) * 2021-07-16 2021-09-28 重庆航天职业技术学院 一种废旧计算机的cpu拆解收集设备
CN113441530B (zh) * 2021-07-16 2022-05-27 重庆航天职业技术学院 一种废旧计算机的cpu拆解收集设备
CN117154530A (zh) * 2023-11-01 2023-12-01 江苏博睿光电股份有限公司 大功率vcsel激光器及其制作方法
CN117154530B (zh) * 2023-11-01 2024-02-02 江苏博睿光电股份有限公司 大功率vcsel激光器及其制作方法

Also Published As

Publication number Publication date
CN103915356B (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
CN104952828A (zh) 覆晶堆叠封装结构及其制作方法
US8637963B2 (en) Radiation-shielded semiconductor device
TW201824500A (zh) 晶片封裝結構及其製造方法
JP2010251395A (ja) 電子装置及びその製造方法
CN101887874A (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
JP2007318076A (ja) Ｓｉｐモジュール
US20100230823A1 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device
JP2004235523A (ja) 半導体装置および半導体装置の製造方法
US20110057301A1 (en) Semiconductor package
JP2015041773A (ja) インターポーザ基板およびその製造方法
CN105489565B (zh) 嵌埋元件的封装结构及其制法
TW200947607A (en) Chip embedded package structure and method for fabricating the same
TWI446508B (zh) 無核心式封裝基板及其製法
CN103915356A (zh) 一种芯片的封装方法
CN103137613B (zh) 制备有源芯片封装基板的方法
CN103579171B (zh) 半导体封装件及其制造方法
TWI567888B (zh) 封裝結構及其製法
TW201320276A (zh) 封裝基板及其製法
TW201515181A (zh) 無芯層封裝結構及其製造方法
TWI559464B (zh) 封裝模組及其基板結構
CN105722299A (zh) 中介基板及其制法
TWI762885B (zh) 半導體封裝載板及其製法與封裝製程
TW201725669A (zh) 封裝基板
CN107845610B (zh) 基板结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant