CN104538322B - 一种单面镀镍邦定方法 - Google Patents

一种单面镀镍邦定方法 Download PDF

Info

Publication number
CN104538322B
CN104538322B CN201410808583.0A CN201410808583A CN104538322B CN 104538322 B CN104538322 B CN 104538322B CN 201410808583 A CN201410808583 A CN 201410808583A CN 104538322 B CN104538322 B CN 104538322B
Authority
CN
China
Prior art keywords
plating
nickel
copper
ink
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410808583.0A
Other languages
English (en)
Other versions
CN104538322A (zh
Inventor
陈跃生
林书芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FUZHOU RUIHUA PRINTED WIRING BOARD Co Ltd
Original Assignee
FUZHOU RUIHUA PRINTED WIRING BOARD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FUZHOU RUIHUA PRINTED WIRING BOARD Co Ltd filed Critical FUZHOU RUIHUA PRINTED WIRING BOARD Co Ltd
Priority to CN201410808583.0A priority Critical patent/CN104538322B/zh
Publication of CN104538322A publication Critical patent/CN104538322A/zh
Application granted granted Critical
Publication of CN104538322B publication Critical patent/CN104538322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Abstract

本发明提供一种单面镀镍邦定方法，需提供一光板，所述光板包括上层的第一铜层和下层的基材，所述方法包括如下步骤：在光板上层的非绑定区域上印刷耐电镀油墨；在邦定区域电镀铜，再图形电镀镍；退膜，洗去非邦定区域上的电镀油墨；线路印刷油墨、曝光、显影；酸性蚀刻，蚀刻掉不受油墨保护的那部分铜和镍；印刷阻焊、字符；成型；防氧化处理。本发明通过针对性的对邦定区域进行镀镍操作，大大降低了镍的使用量，同时在后期采用osp防氧化处理代替通过图形镀金的防氧化工序，降低了生产成本。

Description

一种单面镀镍邦定方法
技术领域
本发明尤其涉及一种单面镀镍邦定方法。
背景技术
邦定是芯片生产工艺中一种打线的方式，一般用于封装前将芯片内部电路用金线或铝线与封装管脚或线路板镀金铜箔连接，来自超声波发生器的超声波(一般为40-140KHz),经换能器产生高频振动，通过变幅杆传送到劈刀，当劈刀与引线及被焊件接触时，在压力和振动的作用下，待焊金属表面相互摩擦，氧化膜被破坏，并发生塑性变形，致使两个纯净的金属面紧密接触，达到原子距离的结合，最终形成牢固的机械连接。目前对线路板上的芯片实施邦定一般工序为：线路湿膜印刷—曝光—线路显影—图形镀铜—图形镀镍、再图形镀金—碱性蚀刻—印刷阻焊、字符—成型—FQA—包装。这种单面板实际上只需要对芯片引脚的区域进行邦定镀镍即可，其他位置不需要进行镀镍操作，如果按照这种工艺流程完成邦定，没有划分邦定区和非邦定区，而是直接对整块光板进行图形镀镍，耗镍大，并使用镀金来起到防氧化等保护作用，成本大，为防止镍和金被蚀刻而采用碱性蚀刻，碱性蚀刻不如酸性蚀刻稳定，更容易发生侧蚀，目前还有一种采用焊盘的方式来完成邦定板，但这种方式采用的是化学镍金，成本高昂。
发明内容
本发明要解决的技术问题，在于提供一种单面镀镍邦定方法，节约生产成本。
本发明是这样实现的：一种单面镀镍邦定方法，需提供一光板，所述光板包括上层的第一铜层和下层的基材，所述方法包括如下步骤：
步骤10、在光板上层的非绑定区域上印刷耐电镀油墨，所述耐电镀油墨为抗电镀的油墨，所述非邦定区域为除了邦定区域以外的区域；
步骤20、在邦定区域电镀铜，形成第二铜层，再图形电镀镍，在第二铜层的表面形成一镍层，所述邦定区域为单面板上待邦定的芯片引脚区域；
步骤30、退膜，洗去非邦定区域上的耐电镀油墨；
步骤40、线路印刷油墨、曝光、显影；
步骤50、酸性蚀刻，蚀刻掉不受油墨保护的那部分铜和镍，留下受油墨保护第一铜层、第二铜层和镍层；
步骤60、印刷阻焊、字符；
步骤70、成型；
步骤80、防氧化处理。
进一步的，所述邦定区域为单面板上用于摆放邦定芯片的区域，非邦定区域为单面板上除去邦定区域以外的区域。
进一步的，所述步骤20中的图形电镀铜和图形电镀镍采用丝网印刷。
进一步的，所述步骤80的防氧化处理是通过在铜的表面生成一层有机保焊膜OSP，以增加铜的耐热冲击性和耐湿性，防止铜在常态环境下生锈，且可通过助焊剂迅速清除有机保焊膜。
进一步的，所述步骤80后还进行出厂前的工厂品质保证检测和包装出厂。
本发明具有如下优点：本发明通过针对性的对邦定区域进行镀镍操作，而不是对全板面进行图形镀镍，大大降低了镍的使用量，同时在后期采用osp防氧化处理代替通过图形镀金的防氧化工序，降低了生产成本。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明方法邦定板的邦定区域划分示意图。
图2为本发明方法工艺流程结构图。
具体实施方式
如图1至图2所示，一种单面镀镍邦定方法，需提供一光板，所述光板包括上层的第一铜层2和下层的基材1，该光板的剖面结构如图2中的(a)所示，所述方法包括如下步骤：
步骤10、在光板上层的第一铜层2的非绑定区域21上印刷耐电镀油墨3，该单面板的剖面结构如图2中的(b)所示；
步骤20、在邦定区域22电镀铜，形成第二铜层4，再图形电镀镍，在第二铜层的表面形成一镍层5，图形电镀铜和图形电镀镍采用丝网印刷，所述邦定区域22为单面板上待邦定的芯片引脚区域，为方便操作，把芯片引脚以外小部分区域划入邦定区域，使邦定区域形成一常见图形，如圆形，非邦定区域21为单面板上除去邦定区域以外的区域，该单面板的剖面结构如图2中的(c)所示；
步骤30、退膜，洗去非邦定区域上的电镀油墨3，该单面板的剖面结构如图2中的(d)所示；
步骤40、线路印刷油墨6、曝光、显影，该单面板的剖面结构如图2中的(e)所示；
步骤50、酸性蚀刻，蚀刻掉不受油墨保护的那部分铜和镍，留下受油墨6保护第一铜层2、第二铜层4和镍层5，该单面板的剖面结构如图2中的(f)所示；
步骤60、印刷阻焊、字符；
步骤70、成型；
步骤80、防氧化处理，再进行出厂前的工厂品质保证检测和包装出厂，防氧化处理主要是为了保护铜，通过在铜的表面生成一层有机保焊膜OSP，以增加铜的耐热冲击性和耐湿性，防止铜在常态环境下生锈，在需要焊接时又可通过助焊剂迅速清除有机保焊膜。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (5)

1.一种单面镀镍邦定方法，其特征在于：需提供一光板，所述光板包括上层的第一铜层和下层的基材，所述方法包括如下步骤：
步骤10、在光板上层的非绑定区域上印刷耐电镀油墨；
步骤20、在邦定区域电镀铜，形成第二铜层，再图形电镀镍，在第二铜层的表面形成一镍层；
步骤30、退膜，洗去非邦定区域上的耐电镀油墨；
步骤40、线路印刷油墨、曝光、显影；
步骤50、酸性蚀刻，蚀刻掉不受油墨保护的那部分铜和镍，留下受油墨保护第一铜层、第二铜层和镍层；
步骤60、印刷阻焊、字符；
步骤70、成型；
步骤80、防氧化处理。
2.根据权利要求1所述的一种单面镀镍邦定方法，其特征在于：所述邦定区域为单面板上用于摆放邦定芯片的区域，非邦定区域为单面板上除去邦定区域以外的区域。
3.根据权利要求1所述的一种单面镀镍邦定方法，其特征在于：所述步骤20中的图形电镀铜和图形电镀镍采用丝网印刷。
4.根据权利要求1所述的一种单面镀镍邦定方法，其特征在于：所述步骤80的防氧化处理是通过在铜的表面生成一层有机保焊膜OSP。
5.根据权利要求1所述的一种单面镀镍邦定方法，其特征在于：所述步骤80后还进行出厂前的工厂品质保证检测和包装出厂。
CN201410808583.0A 2014-12-23 2014-12-23 一种单面镀镍邦定方法 Active CN104538322B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410808583.0A CN104538322B (zh) 2014-12-23 2014-12-23 一种单面镀镍邦定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410808583.0A CN104538322B (zh) 2014-12-23 2014-12-23 一种单面镀镍邦定方法

Publications (2)

Publication Number Publication Date
CN104538322A CN104538322A (zh) 2015-04-22
CN104538322B true CN104538322B (zh) 2017-09-26

Family

ID=52853828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410808583.0A Active CN104538322B (zh) 2014-12-23 2014-12-23 一种单面镀镍邦定方法

Country Status (1)

Country Link
CN (1) CN104538322B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105611750A (zh) * 2015-12-21 2016-05-25 台州市日昌晶灯饰有限公司 彩灯控制电路板的制作工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201234401Y (zh) * 2008-01-14 2009-05-06 王勇铎 局部电镀镍金印刷电路板
CN103298267A (zh) * 2013-03-05 2013-09-11 深圳市迅捷兴电路技术有限公司 局部电镀厚金表面处理的线路板制作方法
CN103915356A (zh) * 2014-04-08 2014-07-09 安捷利（番禺）电子实业有限公司 一种芯片的封装方法
CN104066270A (zh) * 2014-07-02 2014-09-24 三星半导体(中国)研究开发有限公司 用于电路板的表面镀层、焊盘和电路板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112524B2 (en) * 2003-09-29 2006-09-26 Phoenix Precision Technology Corporation Substrate for pre-soldering material and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201234401Y (zh) * 2008-01-14 2009-05-06 王勇铎 局部电镀镍金印刷电路板
CN103298267A (zh) * 2013-03-05 2013-09-11 深圳市迅捷兴电路技术有限公司 局部电镀厚金表面处理的线路板制作方法
CN103915356A (zh) * 2014-04-08 2014-07-09 安捷利（番禺）电子实业有限公司 一种芯片的封装方法
CN104066270A (zh) * 2014-07-02 2014-09-24 三星半导体(中国)研究开发有限公司 用于电路板的表面镀层、焊盘和电路板

Also Published As

Publication number Publication date
CN104538322A (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
CN102629599B (zh) 四边扁平无引脚封装件及其生产方法
JP5113346B2 (ja) 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
CN106409688B (zh) 一种超薄无芯封装基板的加工方法和结构
CN101785106A (zh) 包括半导体组件的半导体装置及其制造方法
CN203133187U (zh) Mems器件以及设计用于经历测试操作的mems器件的条带
CN103946965B (zh) 封装上受控的管芯上焊料集成及其装配方法
CN101252092B (zh) 多芯片封装结构及其制作方法
CN105280834A (zh) 封装结构以及封装结构的制作方法
CN103681384A (zh) 芯片封装基板和结构及其制作方法
KR20160016215A (ko) 인쇄회로기판 및 그 제조방법
CN101800184B (zh) 具凹穴结构的封装基板及其制作方法
CN107889351A (zh) 一种消费电子线路板及制作工艺
CN104538322B (zh) 一种单面镀镍邦定方法
CN106783790A (zh) 一种具有低电阻损耗三维封装结构及其工艺方法
CN103094223A (zh) 封装基板及其制法
CN203721709U (zh) 键合结构
CN103367339A (zh) 芯片封装方法及芯片封装结构
CN105097718B (zh) 封装基板的制法
CN101870449B (zh) 晶圆级微机电系统芯片封装技术的多层线路制作工艺
CN104254190B (zh) 电路板的制作方法
CN109714903A (zh) 一种ic载板表面处理方法
CN106997851A (zh) 一种晶圆级（或面板级）传感器芯片封装的制作方法
CN109661124A (zh) 一种ic载板新型表面处理方法
TW201212744A (en) Printed circuit board having grounded and shielded structure
CN103915356A (zh) 一种芯片的封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant