TWI737505B - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TWI737505B
TWI737505B TW109133790A TW109133790A TWI737505B TW I737505 B TWI737505 B TW I737505B TW 109133790 A TW109133790 A TW 109133790A TW 109133790 A TW109133790 A TW 109133790A TW I737505 B TWI737505 B TW I737505B
Authority
TW
Taiwan
Prior art keywords
layer
area
wiring layer
substrate
mask layer
Prior art date
Application number
TW109133790A
Other languages
English (en)
Other versions
TW202213660A (zh
Inventor
游舜名
褚漢明
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW109133790A priority Critical patent/TWI737505B/zh
Priority to CN202011462886.3A priority patent/CN114340137A/zh
Priority to US17/318,066 priority patent/US11658084B2/en
Application granted granted Critical
Publication of TWI737505B publication Critical patent/TWI737505B/zh
Publication of TW202213660A publication Critical patent/TW202213660A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明提供一種密著性佳的封裝結構，包括一定義出一有效區及一圍繞有效區的無作用區的基板、一設置於基板上的佈線層、一設置於佈線層上的遮罩層及一設置於遮罩層上的封膠層，且佈線層、遮罩層與封膠層覆蓋無作用區與有效區。佈線層包括位在無作用區處並定義出簍空區以裸露基板的預定圖案。遮罩層包括連通簍空區並裸露基板的貫孔，且遮罩層的貫孔尺寸小於佈線層之簍空區尺寸，從而在遮罩層貫孔與佈線層簍空區兩者處構成填補空間。封膠層填補該填補空間，且於填補空間處具有附著於基板的錨扣件。此外，本發明還提供一種密著性佳的封裝方法。

Description

封裝結構
本發明是有關於一種封裝結構，特別是指一種密著性佳的封裝結構及其封裝方法。
電子科技相關業界皆知，舉凡電容器、電感器與電阻器等電子零組件通常都需經由陶瓷類或塑膠類等膠體進行封裝，以藉此避免前述電子零組件的佈線因與外界空氣、水氣接觸而影響佈線的導性；其中，塑膠類的膠體又以熱固性環氧樹脂(epoxy molding compound；簡稱EMC)占大宗。
參閱圖1、圖2與圖3，公開一種現有的封裝結構1，其包括一具有一有效區(effective area)111的基板11、一形成於該基板11上的佈線層12、一形成於該佈線層12上的焊料遮罩(solder mask)層13，及一包覆該佈線層12與該焊料遮罩層13的封膠層14。該基板11的有效區111內配置有一線路(圖未示)與一電性連接於該線路的電子零組件(圖未示)，且該佈線層12與該焊料遮罩層13 皆配置於該基板11的有效區111內；其中，該焊料遮罩層13是用以避免基板11有效區111內的電子零組件產生短路並作為一絕緣用的防焊層使用。該電子零組件(圖未示)可透過焊線(bonding wire；圖未示)與該佈線層12電性導通，且該封膠層14覆蓋該有效區111。
雖然覆蓋住該基板11之有效區111的封膠層14可以令該佈線層12、線路及電子零組件(圖未示)阻絕外部的空氣與濕氣。然而，如圖3所示，位處於該基板11有效區111之周緣處的該封膠層14卻容易出現脫附的問題，導致該封膠層14與該基板11兩者間的密著性不足。
為解決上述封膠層14與基板11間密著性不足的問題，目前業界較為常用的技術手段是在覆蓋該封膠層14前先對該基板11、佈線層12與焊料遮罩層13施予一電漿清潔(plasma cleaning)程序。然而，該電漿清潔程序必須在真空環境下才得以執行。因此，現有技術在解決前述問題時，仍需使用到成本高昂的真空系統，此種手段無形中也提高了封裝製作成本。
經上述說明可知，改良電子零組件之封裝結構與封裝方法，以在無須提封裝高製作成本的前提下提升封裝結構的封膠密著性，是所屬技術領域中的相關技術人員有待突破的課題。
因此，本發明的第一目的，即在提供一種密著性佳的封裝結構。
於是，本發明之密著性佳的封裝結構，包括一基板、一佈線層、一遮罩層，及一封膠層。該基板定義出一有效區，及一圍繞該有效區的無作用區(dummy area)。該佈線層設置於該基板上，並覆蓋住該無作用區與該有效區，且該佈線層包括至少一位在該無作用區處並裸露出該基板的預定圖案，該佈線層之預定圖案定義出至少一簍空區。該遮罩層設置於該佈線層上，並覆蓋住該無作用區與該有效區，且該遮罩層包括至少一連通該佈線層之簍空區並裸露出該基板的貫孔，該遮罩層的貫孔尺寸小於該佈線層之簍空區尺寸，從而在該遮罩層之貫孔與該佈線層之簍空區兩者處構成一填補空間。該封膠層設置於該遮罩層上，且覆蓋住該無作用區與該有效區並填補該填補空間，且於該填補空間處具有一附著於該基板的錨扣件。
此外，本發明的第二目的，即在提供一種密著性佳的封裝方法。
於是，本發明之密著性佳的封裝方法，包括以下步驟：一步驟(a)、一步驟(b)、一步驟(c)、一步驟(d)，及一步驟(e)。
該步驟(a)是於一基板上形成一導體層，該導體層覆蓋住 該基板所定義的一有效區及一圍繞該有效區的無作用區。
該步驟(b)是於該導體層上形成一覆蓋住該有效區及該無作用區的光阻層。
該步驟(c)是對該光阻層的至少一預定區域施予一微影程序(photolithography process)，經該微影程序後的該光阻層成為一設置於該導體層上並具有一裸露出該導體層之貫孔的遮罩層，該光阻層的預定區域位於該基板的無作用區。
該步驟(d)是對裸露於該遮罩層之貫孔外的該導體層施予一等向性蝕刻程序(isotropically etching process)，經該等向性蝕刻程序後的該導體層成為一設置於該基板上並具有至少一裸露出該基板之簍空區的佈線層，該佈線層之簍空區是由該佈線層的至少一預定圖案所定義而成，該遮罩層的貫孔尺寸小於該佈線層之簍空區尺寸，從而在該遮罩層之貫孔與該佈線層之簍空區兩者處構成一填補空間。
該步驟(e)是於該遮罩層上設置一封膠層以覆蓋住該無作用區與該有效區並填補該填補空間，令該封膠層於該填補空間處形成一附著於該基板的錨扣件。
本發明的功效在於：無需使用到設備成本高的真空系統與電漿生成設備來對其基板、佈線層與遮罩層施予電漿清洗，只需要透過該步驟(c)的微影程序與該步驟(d)的等向性蝕刻程序，令該 佈線層之簍空區與遮罩層之貫孔兩者處構成該填補空間，使該基板能自該填補空間直接暴露於外以供該封膠層的錨扣件直接接觸且附著並密著於該基板，從而增加該封膠層對該基板的密著性。
2:基板
21:有效區
22:無作用區
3:佈線層
301:導體層
3011:條狀區
3012:間隙
31:預定圖案
310:簍空區
3100:剩餘空間
311:凸肋區
4:遮罩層
40:貫孔
401:光阻層
41:填充部
5:封膠層
50:填補空間
51:錨扣件
511:主體部
512:錨部
本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一俯視示意圖，說明一種現有的封裝結構；圖2是一正視示意圖，說明該現有的封裝結構的細部元件；圖3是圖2的一局部放大圖，說明該現有之封裝結構的一封膠層脫附於一基板的態樣；圖4是一俯視示意圖，說明本發明之密著性佳的封裝結構的一第一實施例；圖5是沿圖4之直線V-V所取得的一局部剖視圖，說明本發明該第一實施例之細部結構；圖6是一俯視示意圖，說明本發明該第一實施例之封裝方法的一步驟(a)；圖7是一俯視示意圖，說明本發明該第一實施例之封裝方法的一步驟(b)；圖8是一俯視示意圖，說明本發明該第一實施例之封裝方法的一 步驟(c)；圖9是一俯視示意圖，說明本發明該第一實施例之封裝方法的一步驟(d)；圖10是沿圖9之直線X-X所取得的一局部剖視圖，說明本發明該第一實施例之封裝方法的步驟(d)；圖11是一局部剖視圖，說明本發明該第一實施例之封裝方法的一步驟(e)；圖12是一俯視示意圖，說明本發明之密著性佳的封裝結構的一第二實施例；圖13是沿圖12之直線XIII-XIII所取得的一局部剖視圖，說明本發明該第二實施例之細部結構；圖14是一俯視示意圖，說明本發明該第二實施例之封裝方法的一步驟(a)；圖15是一俯視示意圖，說明本發明該第二實施例之封裝方法的一步驟(c)；圖16是沿圖15之直線XVI-XVI所取得的一局部剖視圖，說明本發明該第二實施例之封裝方法的步驟(c)；圖17是一俯視示意圖，說明本發明該第二實施例之封裝方法的一步驟(d)；圖18是沿圖17之直線XVIII-XVIII所取得的一局部剖視圖， 說明本發明該第二實施例之封裝方法的步驟(d)；圖19是一俯視示意圖，說明本發明之密著性佳的封裝結構的一第三實施例；圖20是沿圖19之直線XX-XX所取得的一局部剖視圖，說明本發明該第三實施例之細部結構；圖21是一俯視示意圖，說明本發明該第三實施例之封裝方法的一步驟(a)；圖22是一俯視示意圖，說明本發明該第三實施例之封裝方法的一步驟(c)；圖23是沿圖22之直線XXIII-XXIII所取得的一局部剖視圖，說明本發明該第三實施例之封裝方法的步驟(c)；圖24是一俯視示意圖，說明本發明該第三實施例之封裝方法的一步驟(d)；及圖25是沿圖24之直線XXV-XXV所取得的一局部剖視圖，說明本發明該第三實施例之封裝方法的步驟(d)。
參閱圖4與圖5，本發明密著性佳的封裝結構的一第一實施例，包括一基板2、一佈線層3、一遮罩層4，及一封膠層5。
該基板2定義出一有效區21，及一圍繞該有效區21的無 作用區22，且該有效區21內配置有一線路(圖未示)及一電性連接於該線路的電子元件(圖未示)。在本發明該第一實施例中，該基板2是一電路板，前述所提到的線路便是電路板的線路，而此處須說明的是，所謂的有效區21是指電路板上配置有線路以及電子元件的區域，而所謂的無作用區22則是指電路板上沒有配置任何有功能性的電路板的線路也沒有配置任何電子元件的區域。
該佈線層3設置於該基板2上，並覆蓋住該無作用區22與該有效區21，且該佈線層3包括複數位在該無作用區22處並裸露出該基板2的預定圖案31，各預定圖案31分別定義出各自所對應的一簍空區310，從而自各簍空區310裸露出該基板2的部分無作用區22。
該遮罩層4設置於該佈線層3上，並覆蓋住該無作用區22與該有效區21，且該遮罩層4包括複數各自對應連通該佈線層3之各簍空區310並裸露出該基板2的貫孔40。較佳地，該遮罩層4之貫孔40的數量相同於該佈線層3之簍空區310數量，且該佈線層3之簍空區310與該遮罩層4之貫孔40是分散且位於該無作用區22的一周緣處。該遮罩層4的貫孔40尺寸d小於該佈線層3之簍空區尺寸D，從而在該遮罩層4之各貫孔40與該佈線層3之各自所對應的簍空區310兩者處構成一底切結構(undercut structure)之填補空間50。
該封膠層5設置於該遮罩層4上，且覆蓋住該無作用區22 與該有效區21並填補該等填補空間50，且該封膠層5於各填補空間50處具有一外形互補於各自所對應之填補空間50並附著於該基板2的錨扣件51。在本發明該第一實施例中，該封膠層5的一俯視形狀是一矩形，該佈線層3是一厚度約10~30μm的銅層，該佈線層3之簍空區310與該遮罩層4之貫孔40的數量皆為四個，而該佈線層3的該等簍空區310與該遮罩層4的該等貫孔40分別位在該無作用區22的四個角落處，且該佈線層3之各簍空區310為一貫孔，致使該封膠層5之各錨扣件51的一外型是呈一倒置的扁式圖釘狀，且呈倒置之扁式圖釘狀的該等錨扣件51之扁頭處是如圖5所示，密著地附著在本發明該第一實施例之基板2的無作用區22的四角落處。在本發明該第一實施例中，該佈線層3之各簍空區310僅以圓形貫孔為例做說明，在其他實施例中，該佈線層3之各簍空區310也可以是方形貫孔、橢圓形貫孔或不規則形貫孔，其簍空區310之輪廓容後說明於其他實施例。
根據上述說明可知，該封膠層5的該等錨扣件51是接觸且附著並密著於該基板2。因此，本發明該第一實施例主要是透過該等填補空間50處所對應之封膠層5的錨扣件51來增加該封膠層5對該基板2的密著性。
為提供足夠的空間以供該封膠層5的各錨扣件51能嵌設於各填補空間50處；因此，較佳地，該佈線層3之各呈貫孔狀的簍 空區310尺寸D與該遮罩層4所各自對應之貫孔40尺寸d的一差值是介於50μm至100μm間。更佳地，該遮罩層4之各貫孔40的尺寸d介於100μm至500μm間。在本發明該第一實施例中，該遮罩層4之各貫孔40的尺寸d是100μm。
本發明該第一實施例之密著性佳的封裝方法，包括以下步驟：一步驟(a)、一步驟(b)、一步驟(c)、一步驟(d)，及一步驟(e)。
參閱圖6，該步驟(a)是於該基板2上形成一導體層301，該導體層301覆蓋住該基板2所定義的該有效區21及圍繞該有效區21的無作用區22。
參閱圖7，該步驟(b)是於該導體層301上形成一覆蓋住該有效區21及該無作用區22的光阻層401。
參閱圖8，該步驟(c)是對該光阻層401的複數預定區域施予一微影程序，以令經該微影程序後的該光阻層401成為設置於該導體層301上並具有該等裸露出圖6之導體層301之貫孔40的該遮罩層4，該光阻層401的該等預定區域位於該基板2的無作用區22，且是分散並位於該基板2之無作用區22的周緣。在本發明該第一實施例中，該步驟(c)之光阻層401的預定區域數量是四個，並位於該無作用區22的四個角落處。
參閱圖9與圖10，該步驟(d)是對裸露於該遮罩層4之貫 孔40內的該導體層301施予一等向性蝕刻程序，以令經該等向性蝕刻程序後的該導體層301成為設置於該基板2上且具有該等裸露出該基板2之簍空區310的該佈線層3，並在該遮罩層4之貫孔40與該佈線層3之簍空區310兩者處構成各自所對應的該填補空間50。
參閱圖11，該步驟(e)是於該遮罩層4上設置該封膠層5以覆蓋住該無作用區22與該有效區21並填補該等填補空間50，令該封膠層5於該等填補空間50處各自形成如圖5所示之該外形互補於各自所對應之填補空間50並附著於該基板2的錨扣件51。
經本發明上述第一實施例之封裝方法的相關說明可知，本發明該第一實施例無需使用到設備成本高的真空系統與電漿生成設備來對其基板2、佈線層3與遮罩層4施予電漿清洗，只需要透過該步驟(c)的微影程序與該步驟(d)的等向性蝕刻程序，令該佈線層3之各簍空區310與遮罩層4之各自所對應的貫孔40兩者處構成底切結構的填補空間50，使該基板2能自各簍空區310與貫孔40直接暴露於外，以供該封膠層5的各錨扣件51直接接觸且附著並密著於該基板2的無作用區22，從而增加該封膠層5對該基板2的密著性，其封裝方法的成本也相對低於先前技術所提到的電漿清潔程序。
參閱圖12與圖13，本發明密著性佳的封裝結構的一第二實施例，大致上是相同於該第一實施例，其不同處是在於，該第二 實施例之佈線層3的各預定圖案31及該封裝層5之各錨扣件51的細部結構。
具體來說，本發明該第二實施例之佈線層3的各預定圖案31具有複數受該遮罩層4所覆蓋的凸肋區311，各預定圖案31之該等凸肋區311彼此相向延伸且間隔設置以定義出各自所對應的該簍空區310，從而使該封膠層5之各錨扣件51具有一由各自所對應之遮罩層4貫孔40朝向各自所對應之簍空區310延伸的主體部511，及複數分別由各自所對應之主體部511的一軸線徑向向外且朝向各自所對應之預定圖案31之該等凸肋區311凸伸的錨部512。
此外，本發明該第二實施例之密著性佳的封裝方法，大致上是相同於該第一實施例，其不同處是在於，該步驟(a)、該步驟(b)、該步驟(d)與該步驟(e)。
如圖14所示，本發明該第二實施例之步驟(a)的導體層301具有四個第一圖案，且該導體層301之第一圖案是位在該基板2之無作用區22的四個角落處，並各具有兩彼此十字交錯的條狀區3011，且各第一圖案之相互十字交錯的條狀區3011共同定義出一前期簍空區。於實施該步驟(b)時，該光阻層401是覆蓋住該導體層301並填補於各前期簍空區。
此外，本發明該第二實施例在對該光阻層401實施完該步驟(c)之微影程序後所形成的遮罩層4之貫孔40，是如圖15與圖 16所示位在各第一圖案之條狀區3011的十字交錯處，以令基板2之無作用區22的四角落自該等十字交錯處的前期簍空區處裸露出來。進一步參閱圖17與圖18，本發明該第二實施例在實施該步驟(d)之濕式蝕刻時，該蝕刻劑是自前述十字交錯處的各前期簍空區等向性地蝕刻該導體層301，從而形成如圖17與圖18所示的佈線層3之各預定圖案31的該等凸肋區311，並分別自定義出各自所對應的該簍空區310，且與其上方的遮罩層4之各貫孔40構成各自所對應的填補空間50。又，本發明該第二實施例在實施完該步驟(e)時，該封膠層5填充於該等填補空間50內所形成的各錨扣件51，如圖12與圖13所示，各自具有填補於各貫孔40的該主體部511及自其主體部511的軸線徑向向外且朝向各預定圖案31之凸肋區311延伸的錨部512。
本發明該第二實施例除了有上述第一實施例所提到之密著性佳的優點外，還因為該步驟(a)之導體層301的各條狀區3011增加了實施該步驟(b)之光阻層401的覆蓋面積，因而提升該遮罩層4之側向剝離的抵抗能力，且減少實施該步驟(d)之濕式蝕刻的難度，提升了本發明該第二實施例之穩定的實現性。
參閱圖19與圖20，本發明密著性佳的封裝結構的一第三實施例，大致上是相同於該第二實施例，其不同處是在於，該第三實施例之佈線層3的各預定圖案31與該遮罩層4間的連接關係。
具體來說，本發明該第三實施例之該遮罩層4還包括複數數量對應於該佈線層3之該等預定圖案31的填充部41。該遮罩層4之各填充部41填補於該佈線層3之各簍空區310的一周緣以各自對應包覆該佈線層3之各預定圖案31的該等凸肋區311，使該基板2自該簍空區310的一剩餘空間3100裸露，並從而在該遮罩層4之各貫孔40與該佈線層3之各自所對應的剩餘空間3100兩者處構成各自所對應的該填補空間50。
此外，本發明該第三實施例之密著性佳的封裝方法，大致上是相同於該第二實施例，其不同處是在於，如圖21所示，該步驟(a)的導體層301的各第一圖案之彼此十字交錯的各條狀區3011具有兩彼此間隔的間隙3012，且各第一圖案之相互十字交錯的條狀區3011與該等間隙3012共同定義出其前期簍空區；於實施該步驟(b)時，該光阻層401是覆蓋住該導體層301更填補於該等間隙3012以包覆住各第一圖案之各條狀區3011；在對該光阻層401實施完該步驟(c)之微影程序後所形成的遮罩層4之貫孔40，是如圖22與圖23所示位在各第一圖案之條狀區3011的十字交錯處，以使各第一圖案之條狀區3011的十字交錯處自各自所對應的貫孔40裸露出，並令各第一圖案之間隙3012是受該遮罩層4所填充與遮蔽以構成該第三實施例之遮罩層4的各填充部41；在實施該步驟(d)之濕式蝕刻時，該蝕刻劑是自裸露於各貫孔40內的各第一圖案之條狀區 3011的十字交錯處等向性地蝕刻該導體層301，從而形成如圖24與圖25所示的佈線層3之各預定圖案31的該等凸肋區311，並分別定義出各自所對應的該簍空區310的剩餘空間3100，且各剩餘空間3100與其上方的遮罩層4之各貫孔40構成各自所對應的填補空間50。本發明該第三實施例在實施完該步驟(e)時，該封膠層5填充於該等填補空間50內所形成的各錨扣件51的外型是如圖19與圖20所示。具體來說，在本發明該第三實施例中，各錨扣件51的主體部511是分別填充於各自所對應的貫孔40內，且各錨扣件51的該等錨部512是分別填充於各自所對應的剩餘空間3100中。
此處需補充說明的是，本發明該第三實施例除了有上述第一實施例所提到之優點外，其雷同於該第二實施例，基於該導體層301之各條狀區3011增加了該光阻層401的覆蓋面積，除了提升該遮罩層4之側向剝離的抵抗能力外，更減少實施步驟(d)之濕式蝕刻的難度；因此，提升本發明該第三實施例之穩定的實現性。
綜上所述，本發明密著性佳的封裝結構及其封裝方法，能在封裝製造成本低的前提下透過該等直接接觸且附著並密著於該基板2的該封膠層5的各錨扣件51，來增加該封膠層5對該基板2的密著性，故確實能達成本發明的目的。
惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書 內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。
2:基板
21:有效區
22:無作用區
31:預定圖案
310:簍空區
40:貫孔
5:封膠層
50:填補空間
51:錨扣件

Claims (4)

  1. 一種封裝結構，包含：一基板，定義出一有效區及一圍繞該有效區的無作用區；一佈線層，設置於該基板上並覆蓋住該無作用區與該有效區，該佈線層包括至少一位在該無作用區處並裸露出該基板的預定圖案，且該佈線層之預定圖案定義出至少一簍空區；一遮罩層，設置於該佈線層上並覆蓋住該無作用區與該有效區，該遮罩層包括至少一連通該佈線層之簍空區並裸露出該基板的貫孔，該遮罩層的貫孔尺寸小於該佈線層之簍空區尺寸，從而在該遮罩層之貫孔與該佈線層的簍空區兩者處構成一填補空間；及一封膠層，設置於該遮罩層上且覆蓋住該無作用區與該有效區並填補該填補空間，且該封膠層於該填補空間處具有一附著於該基板的錨扣件；其中，該佈線層的預定圖案具有複數受該遮罩層所覆蓋的凸肋區，該預定圖案之該等凸肋區彼此相向延伸且間隔設置以定義出該簍空區。
  2. 如請求項1所述的封裝結構，其中，該遮罩層之貫孔的數量是複數個且是相同於該佈線層之簍空區的數量，該佈線層之簍空區與該遮罩層之貫孔是分散並位於該無作用區 的一周緣處。
  3. 如請求項1所述的封裝結構，其中，各錨扣件具有一由各自所對應之遮罩層貫孔朝向各自所對應之簍空區延伸的主體部，及複數分別由各自所對應之主體部的一軸線徑向向外且朝向各自所對應之預定圖案之該等凸肋區凸伸的錨部。
  4. 如請求項1所述的封裝結構，其中，該遮罩層還包括複數數量對應於該佈線層之該等預定圖案的填充部，該遮罩層之各填充部填補於該佈線層之各簍空區的一周緣以各自對應包覆該佈線層之各預定圖案的該等凸肋區，使該基板自該簍空區的一剩餘空間裸露，並從而在該遮罩層之各貫孔與該佈線層之各自所對應的剩餘空間兩者處構成各自所對應的填補空間。
TW109133790A 2020-09-29 2020-09-29 封裝結構 TWI737505B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109133790A TWI737505B (zh) 2020-09-29 2020-09-29 封裝結構
CN202011462886.3A CN114340137A (zh) 2020-09-29 2020-12-14 密着性佳的封装结构及其封装方法
US17/318,066 US11658084B2 (en) 2020-09-29 2021-05-12 Semiconductor packaging structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109133790A TWI737505B (zh) 2020-09-29 2020-09-29 封裝結構

Publications (2)

Publication Number Publication Date
TWI737505B true TWI737505B (zh) 2021-08-21
TW202213660A TW202213660A (zh) 2022-04-01

Family

ID=78283487

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109133790A TWI737505B (zh) 2020-09-29 2020-09-29 封裝結構

Country Status (3)

Country Link
US (1) US11658084B2 (zh)
CN (1) CN114340137A (zh)
TW (1) TWI737505B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW471145B (en) * 1999-06-21 2002-01-01 Noge Electric Ind Co Ltd Package for resin packaging and substrate for terminal formation
TWI231590B (en) * 2002-11-04 2005-04-21 United Test Ct Inc Window-type semiconductor package and fabrication method thereof
US20060278882A1 (en) * 2005-06-10 2006-12-14 Cree, Inc. Power lamp package
US20170141063A1 (en) * 2015-11-18 2017-05-18 Samsung Electro-Mechanics Co., Ltd. Electronic component package and electronic device including the same
TW201916304A (zh) * 2017-09-29 2019-04-16 台灣積體電路製造股份有限公司 半導體封裝
US20200091099A1 (en) * 2018-09-13 2020-03-19 Samsung Electronics Co., Ltd. Semiconductor package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003071843A1 (fr) * 2002-02-22 2003-08-28 Fujikura Ltd. Tableau de connexions multicouche, base pour tableau de connexions multicouche, tableau de connexions imprime et son procede de production
JP5199189B2 (ja) * 2009-06-29 2013-05-15 ラピスセミコンダクタ株式会社 半導体装置、及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW471145B (en) * 1999-06-21 2002-01-01 Noge Electric Ind Co Ltd Package for resin packaging and substrate for terminal formation
TWI231590B (en) * 2002-11-04 2005-04-21 United Test Ct Inc Window-type semiconductor package and fabrication method thereof
US20060278882A1 (en) * 2005-06-10 2006-12-14 Cree, Inc. Power lamp package
US20170141063A1 (en) * 2015-11-18 2017-05-18 Samsung Electro-Mechanics Co., Ltd. Electronic component package and electronic device including the same
TW201916304A (zh) * 2017-09-29 2019-04-16 台灣積體電路製造股份有限公司 半導體封裝
US20200091099A1 (en) * 2018-09-13 2020-03-19 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
CN114340137A (zh) 2022-04-12
US11658084B2 (en) 2023-05-23
US20220102232A1 (en) 2022-03-31
TW202213660A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
US6238952B1 (en) Low-pin-count chip package and manufacturing method thereof
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
KR100252731B1 (ko) 반도체 디바이스 및 반도체 디바이스용 패키지
US6476331B1 (en) Printed circuit board for semiconductor package and method for manufacturing the same
TWI496254B (zh) 嵌埋半導體元件之封裝結構及其製法
KR20020058216A (ko) 스택형 반도체패키지 및 이에 이용되는 가요성 배선기판의제조방법
TWI643275B (zh) 電子結構製程
JP3945380B2 (ja) 半導体装置およびその製造方法
TWI665770B (zh) 半導體封裝結構及其製法
JPH1197573A (ja) 半導体パッケージ
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JP6439046B2 (ja) 半導体装置
TWI737505B (zh) 封裝結構
US7071027B2 (en) Ball grid array package having improved reliability and method of manufacturing the same
KR20000053570A (ko) 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치
JP2001024097A (ja) チップパッケージ基板構造とその製造方法
JP3198243B2 (ja) 半導体装置及びその製造方法
JP2007287901A (ja) 半導体装置およびその製造方法
TW444370B (en) Flip-chip packaging substrate
JP4045717B2 (ja) 半導体装置
TWI831499B (zh) 引線框結構的形成方法
KR100596764B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조방법
JP2882378B2 (ja) 半導体パッケージ及びリードフレーム
JP2000091496A (ja) 半導体装置及びその製造方法
KR100331386B1 (ko) 웨이퍼 레벨 패키지