CN110828394B - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN110828394B
CN110828394B CN201910701419.2A CN201910701419A CN110828394B CN 110828394 B CN110828394 B CN 110828394B CN 201910701419 A CN201910701419 A CN 201910701419A CN 110828394 B CN110828394 B CN 110828394B
Authority
CN
China
Prior art keywords
layer
opening
semiconductor package
disposed
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910701419.2A
Other languages
English (en)
Other versions
CN110828394A (zh
Inventor
朴智恩
朴美珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110828394A publication Critical patent/CN110828394A/zh
Application granted granted Critical
Publication of CN110828394B publication Critical patent/CN110828394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体封装件，所述半导体封装件包括：支撑框架，包括腔；半导体芯片，设置在所述腔中，并具有布置有接触焊盘的有效表面；以及连接构件，位于所述支撑框架和所述半导体芯片的所述有效表面上。所述半导体芯片包括：第一绝缘膜，设置在所述有效表面上并使所述接触焊盘暴露；第二绝缘膜，设置在所述第一绝缘膜上并包括使所述接触焊盘的连接区域暴露的第一开口；以及导电防裂层，设置在所述连接区域上并具有外周区域，所述外周区域延伸到围绕所述第一开口的所述第二绝缘膜的一部分上。所述连接构件包括：绝缘层，包括使所述连接区域暴露的第二开口；以及重新分布层，通过所述第二开口连接到所述接触焊盘。

Description

半导体封装件
本申请要求于2018年8月10日在韩国知识产权局提交的第10-2018-0093929号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种半导体封装件。
背景技术
已经积极地研究了用于实现装置轻量、纤薄和紧凑的封装技术。在这方面，对于确保封装件在制造工艺或使用环境中抵抗热应力的可靠性是非常重要的。
这种热应力可能在不同材料之间的接触点处集中发生。具体地，在半导体芯片的重新分布层和钝化膜彼此接触的点处发生的应力可能引起严重的可靠性问题，诸如，引起裂纹。
发明内容
本公开的一方面在于提供一种半导体封装件，在该半导体封装件中，可减少由于热应力导致的可靠性劣化。
根据本公开的一方面，一种半导体封装件包括：支撑框架，具有彼此相对的第一表面和第二表面，并且包括连接所述第一表面和所述第二表面的腔；半导体芯片，设置在所述腔中，并具有布置有接触焊盘的有效表面；以及连接构件，设置在所述支撑框架的所述第二表面和所述半导体芯片的所述有效表面上。所述半导体芯片包括：第一绝缘膜，设置在所述有效表面上并使所述接触焊盘暴露；重新分布层(RDL)图案，连接到所述接触焊盘以延伸到所述第一绝缘膜上；第二绝缘膜，设置在所述有效表面上并包括使所述RDL图案的连接区域暴露的第一开口；以及导电防裂层，设置在所述连接区域上并具有外周区域，所述外周区域延伸到围绕所述第一开口的所述第二绝缘膜的一部分上。所述连接构件包括：绝缘层，设置在所述支撑框架的所述第二表面和所述半导体芯片的所述有效表面上，并包括使所述连接区域暴露的第二开口；以及重新分布层，通过所述第二开口连接到所述连接区域。
根据本公开的一方面，一种半导体封装件包括：支撑框架，具有彼此相对的第一表面和第二表面，并包括连接所述第一表面和所述第二表面的腔；半导体芯片，设置在所述腔中，并具有布置有接触焊盘的有效表面；连接构件，设置在所述支撑框架的所述第二表面和所述半导体芯片的所述有效表面上；以及包封剂，包封设置在所述腔中的所述半导体芯片。所述半导体芯片包括：第一绝缘膜，设置在所述有效表面上并使所述接触焊盘暴露；第二绝缘膜，设置在所述第一绝缘膜上并且包括使所述接触焊盘的连接区域暴露的第一开口；以及导电防裂层，设置在所述连接区域上并且延伸到围绕所述第一开口的所述第二绝缘膜的一部分。所述连接构件包括：绝缘层，设置在所述支撑框架的所述第二表面和所述半导体芯片的所述有效表面上，并且包括使所述连接区域暴露的第二开口，所述第二开口大于所述第一开口；以及重新分布层，通过所述第二开口连接到所述连接区域。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图。
图2是电子装置的示例的示意性透视图。
图3A和图3B是示意性示出扇入型半导体封装件在封装之前和封装之后的截面图。
图4是扇入型半导体封装件的封装工艺的示意性截面图。
图5是示意性示出扇入型半导体封装件安装在中介基板上以最终安装在电子装置的主板上的情况的截面图。
图6是示意性示出扇入型半导体封装件嵌入在中介基板内以最终安装在电子装置的主板上的情况的截面图。
图7是示出扇出型半导体封装件的示意性截面图。
图8是扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
图9是根据本公开中的示例性实施例的半导体封装件的示意性截面图。
图10是沿图9中的线I-I'截取的半导体封装件的平面图。
图11是示出图9的半导体封装件的A部分的放大截面图。
图12是当在B方向上观察时图11的半导体封装件的一部分的平面图。
图13A至13F是用于说明制造根据本公开的示例性实施例的半导体封装件的方法的主要工艺的截面图。
图14和图15是根据本公开的各种实施例的半导体封装件的示意性截面图。
具体实施方式
在下文中，将参照附图描述本公开的示例性实施例。为清楚起见，可夸大或缩小附图中的构成元件的形状和尺寸。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到如下所述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，并且还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括实现诸如以下的协议的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，并且可包括被指定为根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，并且还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，并且还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到母板1110。此外，可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，并且半导体封装件100可以是例如芯片相关组件中的应用处理器，但不限于此。电子装置不必然地局限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不会被使用，而是被封装并且在封装状态下在电子装置等中使用。
通常使用半导体封装的原因在于：在电连接方面，半导体芯片和电子装置的主板之间的电路宽度通常存在差异。详细地，半导体芯片的接触焊盘的尺寸和半导体芯片的接触焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的接触焊盘的尺寸和半导体芯片的接触焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，因此，用于缓解半导体和主板之间的电路宽度的差异的封装技术的使用是有优势的。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的示意性截面图，并且图4示出了表示扇入型半导体封装件的封装工艺的一系列示意性截面图。
参照图3A、图3B和图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；接触焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及诸如氧化物膜、氮化物膜等的钝化层2223，形成在主体2221的一个表面上并且覆盖接触焊盘2222的至少部分。在这种情况下，由于接触焊盘2222非常小，因此可能会难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240，以使接触焊盘2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成敞开至接触焊盘2222的通路孔2243，并且然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，并且可形成开口2251，以具有延伸通过开口2251的凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的接触焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装形式，可具有优异的电特性，并且可以以低成本生产。因此，安装在智能电话中的许多元件已经以扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子通常需要设置在半导体芯片的内部，因此扇入型半导体封装件具有大的空间局限性。因此，可能难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有小尺寸的半导体芯片。此外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的示意性截面图，并且图6是示出扇入型半导体封装件嵌入在中介基板内并且最终安装在电子装置的主板上的示意性截面图。
参照图5和图6，在扇入型半导体封装件2200中，半导体芯片2220的接触焊盘2222(即，I/O端子)可通过中介基板2301再次重新分布，并且在扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外表面可利用包封剂2290等覆盖。可选地，如图6中所示，扇入型半导体封装件2200可嵌入在中介基板2302内。在扇入型半导体封装件2200嵌入在中介基板2302内的状态下，半导体芯片2220的接触焊盘2222(即，I/O端子)可通过中介基板2302再次重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能会难以在电子装置的主板(例如，2500)上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板(例如，2301)上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在中介基板(例如，2302)内的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外表面可通过包封剂2130保护，并且半导体芯片2120的接触焊盘2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，可在连接构件2140上进一步形成钝化层2150，并且可在钝化层2150的开口中进一步形成凸块下金属层2160。焊球2170可进一步形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、接触焊盘2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，将接触焊盘2122和重新分布层2142彼此电连接。
在本制造工艺中，可在包封剂2130形成在半导体芯片2120外侧之后形成连接构件2140。在这种情况下，执行用于形成连接构件2140的工艺以形成将重新分布层与半导体芯片2120的接触焊盘2122彼此连接的过孔，并且过孔2143可因此具有朝向半导体芯片2120减小的宽度(见放大区域)。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片2120上的连接构件2140重新分布并且设置在半导体芯片2120的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子通常需要设置在半导体芯片的内部(例如，在封装件上的半导体芯片的封装(footprint)内)。因此，当半导体芯片的尺寸减小时，球的尺寸和节距通常需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片2120的I/O端子通过形成在半导体芯片上的连接构件2140重新分布并且设置在半导体芯片2120的外部(例如，半导体芯片的封装的外部)的形式。因此，即使在半导体芯片2120的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使接触焊盘2122重新分布到位于半导体芯片2120的面积/封装的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可以以比使用中介基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
另外，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术。扇出型半导体封装件是与诸如中介基板等的印刷电路板(PCB)(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
图9是根据本公开中的示例性实施例的半导体封装件的示意性截面图，并且图10是沿图9中的线I-I'截取的半导体封装件的平面图。
参照图9和图10，根据示例性实施例的半导体封装件100可包括：支撑框架110，具有彼此相对的第一表面110A和第二表面110B并且包括连接第一表面110A和第二表面110B的腔110H；半导体芯片120，设置在腔110H中并且具有其上布置有接触焊盘122的有效表面；连接构件140，设置在支撑框架110的第二表面110B和半导体芯片120的有效表面上；以及包封剂131，包封设置在腔110H中的半导体芯片120。
在示例性实施例中采用的半导体芯片120可包括从接触焊盘122延伸的重新分布层(RDL)图案125以及钝化结构中的第一绝缘膜123和第二绝缘膜124。RDL图案125可以是使连接到外部电路(例如，重新分布层145)的连接区域CA重新定位的导电图案。RDL图案125以及第一绝缘膜123和第二绝缘膜124可在用于制造半导体芯片120的晶圆级工艺中形成。
图11是示出图9的半导体封装件的A部分的放大截面图。
同时参照图11和图9，第一绝缘膜123可设置在半导体芯片120的有效表面上，并且可被构造为使接触焊盘122暴露。第一绝缘膜123可包括氧化物和氮化物中的至少一种。在一些实施例中，第一绝缘膜123可以是氧化硅膜或氮化硅膜。在一些其他实施例中，第一绝缘膜123可包括利用氧化硅膜或氮化硅膜形成的第一膜，以及利用诸如聚酰亚胺(PI)的有机绝缘材料形成的第二膜。
RDL图案125可连接到接触焊盘122并且可延伸到第一绝缘膜123上。该RDL图案125允许连接到重新分布层145的连接区域CA重新定位在半导体芯片120的有效表面的另一所需的位置上。例如，RDL图案125可利用铜(Cu)形成。第二绝缘膜124可设置在有效表面上，并且可具有从如图11中所示的方向B观察(即，如从钝化层150观察)的限定RDL图案125的连接区域CA的第一开口O1。第一开口O1可以是第二绝缘膜124与连接到第二绝缘膜124的另一层之间的边界线，并且通过使连接区域CA暴露而创建，其中，另一层是沉积在第二绝缘膜124的表面中的一个表面上并且面向钝化层150的层(例如，RDL图案125)。第二绝缘膜124可包括诸如聚酰亚胺(PI)的有机绝缘材料。
根据该实施例的半导体封装件100还可包括导电防裂层135，导电防裂层135设置在连接区域CA上并且延伸到围绕第一开口O1的第二绝缘膜124的一部分。在本说明书中，导电防裂层135的延伸到围绕第一开口O1的第二绝缘膜124的一部分的部分可被称为“外周区域135R”。
连接构件140可设置在支撑框架110的第二表面110B以及半导体芯片120的有效表面上，并且还可包括具有如从如图11中所示的方向B观察(即，如从钝化层150观察)时使连接区域CA暴露的第二开口O2的绝缘层141，并且重新分布层145可通过第二开口O2连接到连接区域CA。第二开口O2可以是绝缘层141和连接到绝缘层141的另一层之间的边界线并且通过使连接区域CA暴露而创建，其中，另一层是沉积在绝缘层141的表面中的一个表面上并且面对钝化层150的层(例如，第二绝缘膜124)。重新分布层145可包括设置在绝缘层141上的RDL图案142，以及贯穿绝缘层141以连接到连接区域CA等的RDL过孔143。
绝缘层141可利用各种绝缘材料形成。例如，绝缘层141可包括诸如环氧树脂的热固性树脂或者诸如聚酰亚胺的热塑性树脂。在特定示例中，绝缘层141可包括半固化片树脂、ABF(Ajinomoto Build-up Film)、FR-4树脂、双马来酰亚胺三嗪(BT)树脂、或诸如聚苯并恶唑的感光介电(PID)树脂。
绝缘层141可利用与第二绝缘膜124的绝缘材料不同的绝缘材料形成。例如，第二绝缘膜124可包括非感光介电材料，并且绝缘层141可包括感光介电材料。在另一示例中，第二绝缘膜124可包括感光介电材料，并且绝缘层141可包括非感光介电材料。
导电防裂层135的外周区域135R可位于绝缘层141和第二绝缘膜124之间。导电防裂层135的布置可防止裂纹扩散以提高半导体封装件100的可靠性。
详细地，参照图11，在由“TP”表示的点处，诸如Cu的金属(例如，重新分布层145)可与绝缘材料(例如，第二绝缘膜124和绝缘层141)接触。在这些不同材料的接触点处，由于热膨胀系数的差异引起的应力可能会集中，并且因此，可能发生裂纹C。然而，可通过导电防裂层135防止这样的裂纹C在朝向半导体芯片120的方向上扩散并且防止损坏RDL图案125或半导体芯片120。
导电防裂层135可利用具有优异粘附性的诸如金属的导电材料形成。例如，导电防裂层135可包括钛(Ti)或钨(W)中的至少一种。
在该实施例中，如图11中示出的，在重新分布层145包括种子层145S和设置在种子层145S上的镀层145P的情况下，导电防裂层135可利用与种子层145S的材料相同的材料形成。例如，导电防裂层135和种子层145S可以是Ti/W层或Ti/Cu层。
导电防裂层135的厚度t可以是50nm或更大，详细地，100nm或更大，以获得足够的防止应力和裂纹扩散效果，并且导电防裂层135可形成为具有1μm或更小的厚度(与种子层145S的厚度相似)，但是其厚度不限于此。在一个实施例中，导电防裂层135的厚度可以是200nm、300nm、400nm、500nm、600nm、700nm、800nm或900nm。
图12是当在B方向上观察时图11的半导体封装件的一部分的平面图。
参照图12的平面图，绝缘层141的第二开口O2的面积大于第一开口O1的面积，并且可设置为按照可使导电防裂层135的外周区域(图12中的第二开口O2内部的阴影区域)的一部分暴露的这样的方式围绕第一开口O1。
这种布置是为了精确地对准绝缘层的第二开口O2，使得第一开口O1的连接区域CA被充分暴露。结果，可能不可避免地出现上述接触点TP，并且可通过导电防裂层135防止在接触点TP处出现的应力或裂纹的不利扩散。
如图12中示出的，第一开口O1的中心C1和第二开口O2的中心C2可彼此不精确地重合。考虑到这种对准误差，外周区域可设计成具有足够的宽度d。宽度d是导电防裂层135的外边缘与O1之间沿着穿过C1和C2的线测量的距离。例如，外周区域的宽度d可以是至少5μm。在一个实施例中，外周区域的宽度是10μm、20μm、30μm、40μm或50μm。
导电防裂层135的外周区域可形成为防止延伸到RDL图案125的另一连接区域。例如，导电防裂层135可通过如下步骤形成：在整个表面上执行沉积，然后通过使用光刻法执行选择性的蚀刻工艺使得可仅保留所需区域(例如，连接区域及其外周)。
如图9中所示，根据该实施例的半导体封装件100可包括设置在连接构件140的下表面上的钝化层150。钝化层150可具有使重新分布层145的一部分暴露的多个开口。凸块下金属(UBM)层160可设置在钝化层150的开口中，并且可连接到重新分布层145。电连接结构170可形成在UBM层160上，以连接到外部电路(诸如，母板等)。
在下文中，将更详细地描述根据示例性实施例的半导体封装件100的主要组件。
半导体芯片120可基于有效晶圆形成。半导体芯片120的主体可包括硅(Si)、锗(Ge)、砷化镓(GaAs)等。接触焊盘122用于将半导体芯片120电连接到其他组件，并且诸如铝(Al)的金属可用作接触焊盘122的材料。如上所述，使接触焊盘122重新分布的RDL图案125以及具有第一绝缘膜123和第二绝缘膜124的钝化结构可形成在主体上。
半导体芯片120可以是数百至数百万个器件集成到一个芯片中的集成电路(IC)。例如，半导体芯片120可以是诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等的处理器，具体地，可以是应用处理器(AP)，但不限于此。例如，半导体芯片120可以是诸如模拟数字转换器、专用IC(ASIC)等的逻辑芯片，或者可以是诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等的存储器芯片。此外，这些器件也可设置为彼此组合。
支撑框架110可根据具体材料保持封装件的刚性，并且可用于确保包封剂131的厚度的均匀性。封装件可通过支撑框架110用于层叠封装(POP)结构中。支撑框架110包括多个布线图案112a、112b和112c，可以以各种方式使半导体芯片120的接触焊盘122重新分布，并且可简化另一区域(例如，连接构件140)的重新分布层。在腔110H中，半导体芯片120被设置为与支撑框架110间隔开预定距离。半导体芯片120的侧表面可被支撑框架110围绕。
诸如电容器或电感器的单独的无源组件还可根据需要设置在腔110H中，并且可通过重新分布层145等电连接到半导体芯片120。
本实施例中采用的支撑框架110可包括：第一绝缘层111a；第一布线图案112a，连接到连接构件140的重新分布层145并嵌入在第一绝缘层111a中；第二布线图案112b，设置在第一绝缘层111a的与第一绝缘层111a的嵌有第一布线图案112a的一侧相对的一侧上；第二绝缘层111b，设置在第一绝缘层111a上并覆盖第二布线图案112b；以及第三布线图案112c，设置在第二绝缘层111b上。第一布线图案112a、第二布线图案112b和第三布线图案112c可电连接到接触焊盘122。第一布线图案112a和第二布线图案112b以及第二布线图案112b和第三布线图案112c可分别通过贯穿第一绝缘层111a的第一过孔113a和贯穿第二绝缘层111b的第二过孔113b彼此电连接。
如上所述，通过在支撑框架110中实现多层布线图案112a、112b和112c，可进一步简化连接构件140的重新分布层145。因此，不仅可抑制由于在连接构件140的复杂的重新分布层形成工艺中发生的缺陷导致的良率降低，而且还可减小封装件的厚度。如图9中所示，第一布线图案112a可凹入第一绝缘层111a中，使得第一绝缘层111a的下表面和第一布线图案112a的下表面可具有台阶。例如，在该实施例中，可通过该台阶防止包封剂131的材料在形成包封剂131的工艺中渗出并污染第一布线图案112a。
支撑框架110可形成为具有与半导体芯片120的厚度基本对应的厚度，并且支撑框架110的第二布线图案112b可位于半导体芯片120的有效表面和无效表面之间的高度上。
由于支撑框架110的厚度可与半导体芯片120的厚度相对应，因此支撑框架110可通过一般的基板工艺形成而没有任何限制，同时可通过使用光刻法的精细图案形成技术形成连接构件140的重新分布层145以进一步纤薄化。因此，支撑框架110的第一布线图案112a、第二布线图案112b和第三布线图案112c的厚度可大于连接构件140的重新分布层145的厚度。
可使用例如与无机填料混合的绝缘树脂作为支撑框架110的第一绝缘层111a和第二绝缘层111b的材料。例如，含有增强材料(诸如，二氧化硅、氧化铝等无机填料)的树脂可与热固性树脂(诸如，环氧树脂)或热塑性树脂(诸如，聚酰亚胺)一起使用。详细地，根据需要，支撑框架110的绝缘层111a和111b可使用ABF(Ajinomoto Build-up Film)、FR-4树脂、双马来酰亚胺三嗪(BT)树脂、感光介电(PID)树脂等形成，并且可使用诸如热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(玻璃布、玻璃织物)的芯材料中的半固化片树脂等的材料形成。
支撑框架110的第一布线图案112a、第二布线图案112b和第三布线图案112c可包括导电材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)以及它们的合金等。第一布线图案112a、第二布线图案112b和第三布线图案112c可根据相关层的设计执行各种功能。例如，可使用接地(GND)图案、电力(PWR)图案和信号(S)图案。在这种情况下，信号(S)图案包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。此外，可使用过孔焊盘图案、连接端子焊盘图案等。
可使用导电材料作为支撑框架110的第一过孔113a和第二过孔113b的材料。第一过孔113a和第二过孔113b可利用导电材料完全填充，或者可形成为沿着通路孔的壁表面形成的导电材料。当形成用于第一过孔113a和第二过孔113b的孔时，第一布线图案112a和第二布线图案112b的焊盘图案的一部分可用作阻挡件，并且第一过孔113a和第二过孔113b可具有其上表面的宽度大于下表面的宽度的锥形形状。在这种情况下，第一过孔113a可与第二布线图案112b的一部分一体化，第二过孔113b可与第三布线图案112c的一部分一体化。
尽管未在附图中示出，但是根据需要，金属层可进一步设置在腔110H的侧壁上。金属层可用于将从半导体芯片120产生的热有效地散发和/或屏蔽电磁波。腔110H可以是多个腔110H，并且半导体芯片120或无源组件可设置在多个腔110H中的每个腔中。此外，还可应用本领域中已知的结构。
包封剂131可保护半导体芯片120。包封方法不受特别限制，并且可使用任意方法，只要可覆盖半导体芯片120的至少一部分即可。例如，包封剂131可覆盖半导体芯片120的无效表面的至少一部分和支撑框架110的第一表面110A的至少一部分，并且可填充腔110H的侧表面与半导体芯片120的侧表面之间的空间的至少一部分。包封剂131的具体材料没有特别限制，例如，可使用绝缘材料。作为绝缘材料，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、热固性树脂或热塑性树脂与诸如无机填料的增强材料混合的树脂(诸如，ABF、FR-4树脂、BT树脂)或PID树脂等。作为包封剂131，可使用诸如环氧塑封料(EMC)的已知模制材料。根据需要，可使用热固性树脂或热塑性树脂与无机填料一起浸在玻璃纤维等的芯材料中的树脂。
连接构件140可使半导体芯片120的接触焊盘122重新分布。具有各种功能的数十至数百个接触焊盘122可通过连接构件140重新分布，并且可根据其功能通过电连接结构170物理连接和/或电连接到外部。连接构件140包括重新分布层145，重新分布层145连接到半导体芯片120的连接区域CA并且延伸到支撑框架110的下表面。
连接构件140的重新分布层145可连接到半导体芯片120的连接区域CA和设置在支撑框架110的凹入部中的第一布线图案112a，以将半导体芯片120和支撑框架110的布线结构电连接。
重新分布层145可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。与第一布线图案112a、第二布线图案112b和第三布线图案112c相似，重新分布层145可根据相关层的设计执行各种功能。例如，重新分布层145可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。
钝化层150可被构造为保护连接构件140免受外部的物理损坏或化学损坏等。钝化层150可具有使连接构件140的重新分布层145的至少部分暴露的数十至数千个开口。钝化层150的材料不受具体地限制，并且例如，可使用诸如感光介电树脂的感光介电材料或阻焊剂。可选地，可使用与无机填料混合的绝缘树脂(例如，ABF等)形成钝化层150。在这种情况下，连接构件140的绝缘层141还可包括与无机填料混合的绝缘树脂。
电连接结构170可用作连接端子，以将半导体封装件100物理连接和/或电连接到外部。电连接结构170可利用导电材料(例如，诸如Sn-Al-Cu的低熔点合金)形成。电连接结构170可以是焊盘、焊球、引脚等。电连接结构170可利用多层或单层形成。
电连接结构170的数量、间距、布置类型等不受具体限制，并且本领域技术人员可根据设计规范进行充分修改。例如，根据半导体芯片120的接触焊盘122的数量，电连接结构170的数量可以以数十至数千的数量设置，并且可以为更多或更少。
电连接结构170中的至少一个设置在扇出区域中。扇出区域表示位于设置有半导体芯片120的区域外部的区域。这样的扇出型封装件可比扇入型封装件更可靠，可实现多个I/O端子，并且可促进3D互连。与球栅阵列(BGA)封装件和栅格阵列(LGA)封装件不同，扇出型封装件可在不使用单独的基板的情况下安装在电子装置上，并且因此，在纤薄和价格竞争力方面具有积极的属性。
在下文中，参照图13A至图13F，将描述根据本公开的示例性实施例的制造半导体封装件的方法。
在描述制造半导体封装件的方法时，可详细地理解根据示例性实施例的半导体封装件的各种特征和优点。
参照图13A，可制备具有彼此相对的第一表面110A和第二表面110B并且具有贯穿第一表面110A和第二表面110B的腔110H的支撑框架110。
详细地，通过如下步骤来制备支撑框架110：制备其上形成金属膜的载体膜(未示出)，使用金属膜作为种子层形成第一布线图案112a，在金属膜上形成第一绝缘层111a以覆盖第一布线图案112a，在第一绝缘层111a上形成第二布线图案112b，在第一绝缘层111a上形成第二绝缘层111b以覆盖第二布线图案112b，并在第二绝缘层111b上形成第三布线图案112c。接下来，在支撑框架110与载体膜分离之后，可去除残留在第一布线图案112a上的金属膜，以获得图13A中示出的支撑框架110。当去除金属膜时，可在支撑框架110中形成凹入部。第一布线图案112a、第二布线图案112b和第三布线图案112c可通过使用干膜等执行图案化然后按照本领域中已知的镀覆工艺填充图案来形成。第一绝缘层111a和第二绝缘层111b可通过已知的层压方法或涂覆和固化方法形成。可使用激光钻孔和/或机械钻孔和/或喷砂方法等来执行腔110H的形成。
随后，参照图13B，可将支撑框架110的第二表面110B附着到粘合膜200，并且可将半导体芯片120设置在支撑框架110的腔110H中。
可使用任意材料作为粘合膜200，只要其可固定支撑框架110即可，并且可在示例中使用已知的带等而不受限制。已知的带的示例包括热固性粘合带、紫外线可固化粘合带等。
半导体芯片120可在腔110H中附着到粘合膜200上。半导体芯片120可以以有效表面朝下的方式设置，使得其上设置有接触焊盘122的有效表面附着到粘合膜200。半导体芯片120包括连接到接触焊盘122的RDL图案125、设置在有效表面上的第一绝缘膜123和第二绝缘膜124。半导体芯片120可具有通过第二绝缘膜124的第一开口O1暴露的连接区域。
接下来，参照图13C，使用包封剂131包封半导体芯片120。
包封剂131可设置为包封设置在腔110H中的半导体芯片120。在示例性实施例中，包封剂131可覆盖支撑框架110的第一表面110A和半导体芯片120的无效表面，并且可填充腔110H中的空间的至少一部分。包封剂131可通过本领域中已知的方法形成。例如，包封剂131可通过层压然后固化前体(precursor)来形成。可选地，可将用于包封剂131的液态树脂涂覆在粘合膜200上，以包封半导体芯片120，然后固化。
参照图13D，可去除粘合膜200，并且可在半导体芯片120的第二绝缘膜124上形成导电防裂层135。
在根据粘合膜200的种类应用热处理或紫外线照射以降低粘合力之后，可剥离粘合膜200。可在连接区域CA上形成延伸到第二绝缘膜124的围绕第一开口O1的一部分的导电防裂层135。
导电防裂层135可通过如下步骤形成：在整个表面上沉积所需的金属，然后使用光刻法选择性地蚀刻除了连接区域和第二绝缘膜的位于连接区域外周的一部分之外的剩余区域。为了足够的防止应力和裂纹扩散效果，导电防裂层135的厚度可在50nm至1μm的范围内。在一个实施例中，导电防裂层135的厚度为100nm、200nm、300nm、400nm、500nm、600nm、700nm、800nm或900nm。
导电防裂层135可利用具有优异的粘附性的诸如金属的导电材料形成。例如，导电防裂层135可包括钛(Ti)或钨(W)中的至少一种。在特定示例中，导电防裂层135可利用与将在后续工艺中形成的重新分布层145的种子层的材料相同的材料形成。例如，导电防裂层135可以是Ti/W层或Ti/Cu层。
接下来，参照图13E，可在支撑框架110的第二表面110B(粘合膜200已经从第二表面110B去除)以及半导体芯片120的有效表面上形成连接构件140。
可在支撑框架110的第二表面110B和半导体芯片120的有效表面上形成绝缘层，并且可形成第二开口O2以使连接区域CA暴露。考虑到对准误差，第二开口O2的面积可形成为大于第一开口O1的面积，使得连接区域CA被暴露。导电防裂层135可通过第二开口暴露。绝缘层141可利用各种绝缘材料形成。例如，绝缘层141可包括诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂。在特定示例中，绝缘层141可包括半固化片树脂、ABF(AjinomotoBuild-up Film)、FR-4树脂、BT树脂，或者可包括感光介电(PID)树脂。绝缘层141可利用与第二绝缘膜124的材料不同的绝缘材料形成。例如，第二绝缘膜124可包括非感光介电材料，并且绝缘层141可包括感光介电材料。
重新分布层145可形成为经由通过第二开口O2暴露的导电防裂层135电连接到连接区域CA。重新分布层145可形成在支撑框架110的凹入部中以连接到支撑框架110的第一布线图案112a。如上所述的重新分布层145可通过形成种子层然后在种子层上形成诸如Cu层的镀层来形成。在结构方面，重新分布层145可包括：设置在绝缘层141上的RDL图案142以及贯穿绝缘层141以连接到连接区域CA等的RDL过孔143，RDL过孔143和连接区域CA彼此区分开。
参照图13F，可在连接构件140上形成钝化层150，并且形成连接到重新分布层145的UBM层160以及电连接结构170。
钝化层150可通过层压前体然后固化前体形成，或者通过涂覆液态树脂然后固化液态树脂来形成。钝化层150可形成有使连接构件140的重新分布层145的一部分暴露的开口。UBM层160可通过本领域中已知的金属化方法形成在重新分布层145的暴露区域上，并且电连接结构170可形成在UBM层160上。上述工艺在大尺寸面板单元中执行，并且在完成上述工艺之后，可使用锯切工艺将封装件分割为单独的半导体封装件。
本公开的示例性实施例可以以各种形式修改和实现。图14和图15是根据各种实施例的半导体封装件的示意性截面图。
参照图14，除了支撑框架110'的布线结构和连接构件140'的重新分布层结构之外，根据示例性实施例的半导体封装件100A可具有与图9和图10中所示的结构相似的结构。除非另有详细说明，否则该示例性实施例的组件的描述可参照图9和图10中示出的半导体封装件100的相同或相似组件的描述。
在示例性实施例中应用的支撑框架110'的布线结构可包括：第一绝缘层111a；第一布线图案112a和第二布线图案112b，分别设置在第一绝缘层111a的两个表面上；第二绝缘层111b，设置在第一绝缘层111a的上表面上并且覆盖第一布线图案112a；第三布线图案112c，设置在第二绝缘层111b上；第三绝缘层111c，设置在第一绝缘层111a的下表面上并且覆盖第二布线图案112b；第四布线图案112d，设置在第三绝缘层111c上；第一过孔113a，贯穿第一绝缘层111a以使第一布线图案112a和第二布线图案112b连接；第二过孔113b，贯穿第二绝缘层111b以使第一布线图案112a和第三布线图案112c连接；以及第三过孔113c，贯穿第三绝缘层111c以使第二布线图案112b和第四布线图案112d连接。
在示例性实施例中采用的连接构件140'具有两级重新分布结构，例如，包括分别设置在第一绝缘膜141a和第二绝缘膜141b上的第一重新分布层145a和第二重新分布层145b。第一重新分布层145a包括设置在第一绝缘膜141a上的第一RDL图案142a以及贯穿第一绝缘膜141a以连接到第一RDL图案142a和连接区域的第一过孔143a。第二重新分布层145b包括设置在第二绝缘膜141b上的第二RDL图案142b，以及贯穿第二绝缘膜141b以使第一RDL图案142a和第二RDL图案142b连接的第二过孔143b。如上所述，尽管连接构件140'通过示例示出为具有两级重新分布结构(具有第一重新分布层142a和第二重新分布层142b)，但是其示例性实施例不限于此。例如，连接构件140'可由具有三个或更多个重新分布层的结构实现。
参照图15，除了没有引入RDL图案之外，根据示例性实施例的半导体封装件100B可具有与图9和图10中所示的结构相似的结构。除非另有详细说明，否则该示例性实施例的组件的描述可参照图9和图10中所示的半导体封装件100的相同或相似组件的描述。
在该实施例中应用的半导体芯片120'可包括：第一绝缘膜123，设置在有效表面上并使接触焊盘122暴露；以及第二绝缘膜124，设置在第一绝缘膜123上并具有使接触焊盘122的连接区域CA暴露的第一开口O1。导电防裂层135可设置在连接区域CA上并且延伸到第二绝缘膜124的围绕第一开口O1的一部分。
连接构件140可设置在支撑框架110的第二表面110B和半导体芯片120'的有效表面上。连接构件140的绝缘层141可具有使连接区域CA暴露并且具有大于第一开口O1的开口尺寸的开口尺寸的第二开口O2。重新分布层145可通过第二开口O2连接到连接区域CA。
当从上方观察时，第二开口O2的面积可大于第一开口O1的面积，并且导电防裂层135可在绝缘层141和第二绝缘膜124之间延伸。即使在位于沿着第二开口O2的边缘的不同材料之间的接触点(绝缘层141、重新分布层145和第二绝缘膜124)处发生高的应力或裂纹的情况下，导电防裂层135也可防止应力或裂纹在朝向半导体芯片120'的方向上扩散，从而显著提高了封装件的可靠性。
如上所述，根据示例性实施例，通过将导电防裂层引入到半导体芯片的钝化结构中，可有效地防止由于与形成在半导体芯片的连接区域上的重新分布层的热膨胀系数的差异而导致的高的应力和裂纹的发生。
在本公开中“连接”的含义不仅包括直接连接，还包括通过粘合层等的间接连接。此外，术语“电连接”是包括物理连接和非物理连接两者的概念。此外，“第一”、“第二”等的表述用于将一个组件与另一组件区分开，并且不限制组件的顺序和/或重要性。在一些情况下，在不脱离本公开的范围的情况下，第一组件可被称为第二组件，并且相似地，第二组件可被称为第一组件。
本公开中使用的表述“示例”并不意味着相同的实施例，而是被提供以用于强调和说明不同的独特特征。然而，上述示例不排除实现为与其他示例的特征组合。例如，除非另外描述或与另一示例相矛盾，否则即使在另一示例中没有描述特定示例中的特征，但该特征仍可理解为与特定示例相关。
这里使用的术语仅用于描述各种示例，并不用于限制本公开。除非上下文另外清楚地指示，否则单数形式包括复数表述。
尽管上面已经示出并描述了示例性实施例，但是对于本领域技术人员将明显的是，可在不脱离本发明的由所附权利要求限定的范围的情况下做出修改和改变。

Claims (16)

1.一种半导体封装件，包括：
支撑框架，具有彼此相对的第一表面和第二表面，并且包括连接所述第一表面和所述第二表面的腔；
半导体芯片，设置在所述腔中，并具有布置有接触焊盘的有效表面；以及
连接构件，设置在所述支撑框架的所述第二表面和所述半导体芯片的所述有效表面上，
其中，所述半导体芯片包括：
第一绝缘膜，设置在所述有效表面上并使所述接触焊盘暴露；重新分布层图案，连接到所述接触焊盘并延伸到所述第一绝缘膜上；第二绝缘膜，设置在所述有效表面上并包括使所述重新分布层图案的连接区域暴露的第一开口；以及导电防裂层，设置在所述连接区域上并具有外周区域，所述外周区域延伸到围绕所述第一开口的所述第二绝缘膜的一部分上，并且
所述连接构件包括：
绝缘层，设置在所述支撑框架的所述第二表面和所述半导体芯片的所述有效表面上，并包括使所述连接区域暴露的第二开口；以及重新分布层，通过所述第二开口连接到所述连接区域。
2.根据权利要求1所述的半导体封装件，其中，所述导电防裂层的所述外周区域设置在所述绝缘层和所述第二绝缘膜之间。
3.根据权利要求1所述的半导体封装件，其中，所述导电防裂层的所述外周区域具有至少5μm的宽度。
4.根据权利要求1所述的半导体封装件，其中，所述导电防裂层具有等于1μm或更小的厚度。
5.根据权利要求1所述的半导体封装件，其中，所述导电防裂层包括钛和钨中的至少一种。
6.根据权利要求1所述的半导体封装件，其中，所述第二开口的面积大于所述第一开口的面积，并且所述第二开口使所述导电防裂层的所述外周区域部分地暴露。
7.根据权利要求1所述的半导体封装件，其中，所述重新分布层包括种子层和设置在所述种子层上的镀层。
8.根据权利要求7所述的半导体封装件，其中，所述导电防裂层利用与所述种子层的材料相同的材料形成。
9.根据权利要求8所述的半导体封装件，其中，所述导电防裂层和所述种子层是钛/钨层或钛/铜层。
10.根据权利要求1所述的半导体封装件，其中，所述第一绝缘膜包括氧化物和氮化物中的至少一种。
11.根据权利要求1所述的半导体封装件，其中，所述第二绝缘膜包括有机绝缘材料。
12.根据权利要求1所述的半导体封装件，其中，所述第二绝缘膜包括非感光介电材料，并且所述绝缘层包括感光介电材料。
13.根据权利要求11所述的半导体封装件，其中，所述连接构件包括设置在所述重新分布层上的附加绝缘层以及连接到所述重新分布层的附加重新分布层。
14.根据权利要求3所述的半导体封装件，其中，所述导电防裂层的宽度是所述导电防裂层的外边缘与所述第一开口之间沿穿过所述第一开口的中心和所述第二开口的中心的线测量的距离。
15.一种半导体封装件，包括：
支撑框架，具有彼此相对的第一表面和第二表面，并包括连接所述第一表面和所述第二表面的腔；
半导体芯片，设置在所述腔中，并具有布置有接触焊盘的有效表面；
连接构件，设置在所述支撑框架的所述第二表面和所述半导体芯片的所述有效表面上；以及
包封剂，包封设置在所述腔中的所述半导体芯片，
其中，所述半导体芯片包括：
第一绝缘膜，设置在所述有效表面上并使所述接触焊盘暴露；第二绝缘膜，设置在所述第一绝缘膜上并且包括使所述接触焊盘的连接区域暴露的第一开口；以及导电防裂层，设置在所述连接区域上并且延伸到围绕所述第一开口的所述第二绝缘膜的一部分，并且
其中，所述连接构件包括：
绝缘层，设置在所述支撑框架的所述第二表面和所述半导体芯片的所述有效表面上，并且包括使所述连接区域暴露的第二开口，所述第二开口大于所述第一开口；以及重新分布层，通过所述第二开口连接到所述连接区域。
16.根据权利要求15所述的半导体封装件，其中，所述第二开口的面积大于所述第一开口的面积，并且
所述导电防裂层延伸到所述绝缘层和所述第二绝缘膜之间。
CN201910701419.2A 2018-08-10 2019-07-31 半导体封装件 Active CN110828394B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180093929A KR102127828B1 (ko) 2018-08-10 2018-08-10 반도체 패키지
KR10-2018-0093929 2018-08-10

Publications (2)

Publication Number Publication Date
CN110828394A CN110828394A (zh) 2020-02-21
CN110828394B true CN110828394B (zh) 2023-09-12

Family

ID=69406785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910701419.2A Active CN110828394B (zh) 2018-08-10 2019-07-31 半导体封装件

Country Status (4)

Country Link
US (3) US10756030B2 (zh)
KR (1) KR102127828B1 (zh)
CN (1) CN110828394B (zh)
TW (1) TWI689057B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11990353B2 (en) 2017-11-29 2024-05-21 Pep Innovation Pte. Ltd. Semiconductor device with buffer layer
KR20210133524A (ko) * 2020-04-29 2021-11-08 삼성전자주식회사 배선 구조체 및 이를 포함하는 반도체 패키지
TWI738325B (zh) * 2020-05-08 2021-09-01 大陸商上海兆芯集成電路有限公司 晶片封裝方法、晶片封裝體陣列及晶片封裝體
TWI783577B (zh) * 2020-07-15 2022-11-11 新加坡商Ｐｅｐ創新私人有限公司 具有緩衝層的半導體裝置及處理半導體晶圓的方法
CN114695301A (zh) * 2020-12-30 2022-07-01 万国半导体国际有限合伙公司 具有薄衬底的半导体封装及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087832B2 (en) * 2013-03-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage reduction and adhesion improvement of semiconductor die package
CN106328618A (zh) * 2015-06-30 2017-01-11 台湾积体电路制造股份有限公司 凸块下金属（ubm）及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1107307B1 (en) 1999-06-15 2005-09-07 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
KR100396889B1 (ko) * 2001-03-08 2003-09-03 삼성전자주식회사 크랙방지층을 이용한 콘택 형성방법 및 이를 이용한반도체 소자
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
US6743660B2 (en) * 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
TWI251890B (en) * 2004-11-05 2006-03-21 Advanced Semiconductor Eng Wafer structure, chip structure and bumping process
KR100817079B1 (ko) 2006-12-05 2008-03-26 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그 제조 방법, 및 웨이퍼레벨 칩 스케일 패키지를 포함하는 반도체 칩 모듈
TWI479617B (zh) * 2009-03-16 2015-04-01 Winbond Electronics Corp 半導體結構及其製造方法
US8759209B2 (en) 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
US9159686B2 (en) * 2012-01-24 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Crack stopper on under-bump metallization layer
JP6094583B2 (ja) * 2012-06-29 2017-03-15 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
TWI578420B (zh) * 2015-05-04 2017-04-11 精材科技股份有限公司 半導體結構及其製作方法
US9646943B1 (en) * 2015-12-31 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Connector structure and method of forming same
KR102016492B1 (ko) * 2016-04-25 2019-09-02 삼성전기주식회사 팬-아웃 반도체 패키지
KR101872619B1 (ko) * 2016-11-17 2018-06-28 삼성전기주식회사 팬-아웃 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087832B2 (en) * 2013-03-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage reduction and adhesion improvement of semiconductor die package
CN106328618A (zh) * 2015-06-30 2017-01-11 台湾积体电路制造股份有限公司 凸块下金属（ubm）及其形成方法

Also Published As

Publication number Publication date
CN110828394A (zh) 2020-02-21
US11417612B2 (en) 2022-08-16
KR102127828B1 (ko) 2020-06-29
TW202010064A (zh) 2020-03-01
US10756030B2 (en) 2020-08-25
KR20200018111A (ko) 2020-02-19
US20200051928A1 (en) 2020-02-13
US11862581B2 (en) 2024-01-02
TWI689057B (zh) 2020-03-21
US20220392853A1 (en) 2022-12-08
US20200365527A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
US10256192B2 (en) Fan-out semiconductor package
US10332855B2 (en) Fan-out semiconductor package
CN110137149B (zh) 扇出型半导体封装件
US11043441B2 (en) Fan-out semiconductor package
CN110828394B (zh) 半导体封装件
CN110957292B (zh) 扇出型半导体封装件
CN109755234B (zh) 扇出型半导体封装件
CN110896061B (zh) 半导体封装件
CN109509726B (zh) 扇出型半导体封装件
CN110875299B (zh) 半导体封装件
CN109727958B (zh) 扇出型半导体封装件
CN110556364B (zh) 半导体封装件
CN110970399A (zh) 半导体封装件
CN111146188B (zh) 半导体封装件
US10622322B2 (en) Fan-out semiconductor package and method of manufacturing the fan-out semiconductor
CN111162068A (zh) 半导体封装件
TW202038392A (zh) 半導體封裝
CN111341733B (zh) 扇出型半导体封装件
CN110676229B (zh) 半导体封装件
CN111180419B (zh) 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构
CN111613538A (zh) 制造半导体芯片的连接结构和制造半导体封装件的方法
CN111199964A (zh) 封装模块
TWI682505B (zh) 扇出型半導體封裝
CN110783296A (zh) 扇出型半导体封装件
CN111613602A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant