TWI573244B - 晶片封裝體及其製造方法、半導體電鍍系統 - Google Patents

Description

晶片封裝體及其製造方法、半導體電鍍 系統

本發明是有關一種晶片封裝體、一種晶片封裝體的製造方法與一種半導體電鍍系統。

習知的射頻感測器(RF sensor)包含晶片封裝體與被動元件，其中被動元件例如電感元件(inductor)。晶片封裝體作為主動元件。晶片封裝體與電感元件均設置於電路板上，且電感元件位於晶片封裝體外。

也就是說，當晶片封裝體製作完成後，還需在電路板設置獨立的電感元件才可讓射頻感測器正常工作。如此一來，射頻感測器會花費大量的組裝時間，且電感元件的成本難以降低。此外，電路板還需預留安裝電感元件的空間與線路，造成設計上的不便。

本發明之一技術態樣為一種晶片封裝體。

根據本發明一實施方式，一種晶片封裝體包含晶片、絕緣層與重佈線層。晶片具有基底、焊墊與保護層。基底具有相對的第一表面與第二表面。保護層位於第一表面上。焊墊位於保護層中。基底具有穿孔，保護層具有凹孔，使焊墊從凹孔與穿孔裸露。絕緣層位於第二表面、穿孔的壁面與凹孔的壁面上。重佈線層包含連接部與被動元件部。連接部位於絕緣層上，且電性接觸焊墊。被動元件部位於在第二表面的絕緣層上，且被動元件部的一端連接在第二表面上的連接部。

本發明之一技術態樣為一種晶片封裝體的製造方法。

根據本發明一實施方式，一種晶片封裝體的製造方法包含下列步驟。使用暫時黏著層將載體貼附於晶圓上，其中晶圓具有基底、焊墊與保護層，基底具有相對的第一表面與第二表面，保護層位於第一表面上，焊墊位於該保護層中。蝕刻基底的第二表面，使基底形成穿孔。蝕刻穿孔中的保護層，使保護層形成凹孔，且焊墊從凹孔與該穿孔裸露。形成絕緣層於第二表面、穿孔的壁面與凹孔的壁面上。形成重佈線層於絕緣層上與焊墊上。圖案化重佈線層，使重佈線層同步形成連接部與被動元件部，連接部位於絕緣層上且電性接觸焊墊，被動元件部位於在第二表面的絕緣層上，且被動元件部的一端連接在第二表面上的連接部。

在本發明上述實施方式中，由於晶片封裝體的重佈線層具有被動元件部，因此晶片封裝體除了具有主動元件的功能外，還具有被動元件的功能。舉例來說，被動元件部可作 為晶片封裝體的電感元件。當圖案化重佈線層時，被動元件部與連接部會同步形成，使被動元件部形成於基底第二表面的絕緣層上，因此可節省製作被動元件部的時間。本發明的晶片封裝體可作為射頻感測器，不需習知獨立的電感元件便具有電感元件的功能。如此一來，晶片封裝體不僅可節省大量的組裝時間，且能降低習知電感元件的成本。此外，設置晶片封裝體的電路板不需預留安裝習知電感元件的空間與線路，可提升設計上的便利性。

本發明之一技術態樣為一種半導體電鍍系統。

根據本發明一實施方式，一種半導體電鍍系統包含導電環與至少一導電裝置。導電環用以承載晶圓。導電環具有至少二接點。晶圓具有相對的第一表面與第二表面。絕緣層位於第二表面上。導電裝置的兩端分別連接於導電環的兩接點。當導電環浸泡於電鍍液中且通電後，絕緣層上形成待圖案化的重佈線層。導電裝置用以將流經兩接點其中之一的部分電流傳輸至另一接點。

本發明之一技術態樣為一種半導體電鍍系統。

根據本發明一實施方式，一種半導體電鍍系統包含導電環與至少一導電件。導電環用以承載晶圓。導電環具有環狀軌道。晶圓具有相對的第一表面與第二表面。絕緣層位於第二表面上。導電件的兩端各具有接點。接點分別可移動地連接於導電環的環狀軌道，且導電件與部分的導電環重疊。當導電環浸泡於電鍍液中且通電後，絕緣層上形成待圖案化的重佈 線層。導電件用以將流經兩接點其中之一的部分電流傳輸至另一接點。

100~100d‧‧‧晶片封裝體

110‧‧‧晶片

110a‧‧‧晶圓

111‧‧‧第一表面

112‧‧‧基底

113‧‧‧第二表面

114‧‧‧焊墊

114a‧‧‧焊墊

115‧‧‧穿孔

116‧‧‧保護層

117‧‧‧凹孔

118‧‧‧開口

119‧‧‧表面

120‧‧‧絕緣層

130‧‧‧重佈線層

132‧‧‧連接部

134‧‧‧被動元件部

140‧‧‧阻隔層

140a‧‧‧阻隔層

142‧‧‧開口

142a‧‧‧開口

150‧‧‧導電結構

160‧‧‧空穴

170‧‧‧磁性元件

180‧‧‧導電層

17-17‧‧‧線段

202‧‧‧暫時黏著層

204‧‧‧載體

300、300a、300b‧‧‧半導體電鍍系統

302‧‧‧導線

310、310a‧‧‧導電環

311‧‧‧容置空間

312‧‧‧頂面

313‧‧‧環狀軌道

314‧‧‧壁面

316‧‧‧支撐面

318a~318g‧‧‧接點

320、320a、320b‧‧‧導電裝置

322、322a、322b‧‧‧一端

324、324a、324b‧‧‧一端

330‧‧‧導電件

332‧‧‧一端

334‧‧‧一端

D1~D2‧‧‧厚度

D3、D4‧‧‧方向

L-L‧‧‧線段

L1‧‧‧導線

S1~S6‧‧‧步驟

S1a~S4a‧‧‧步驟

S1b~S4b‧‧‧步驟

第1圖繪示根據本發明一實施方式之晶片封裝體的剖面圖。

第2圖繪示第1圖之晶片封裝體之重佈線層的線路布局示意圖。

第3圖繪示根據本發明一實施方式之晶片封裝體的製造方法的流程圖。

第4圖繪示根據本發明一實施方式之晶圓被載體貼附後的剖面圖。

第5圖繪示第4圖之基底研磨後的剖面圖。

第6圖繪示第5圖之基底形成穿孔後的剖面圖。

第7圖繪示第6圖之保護層形成凹孔後的剖面圖。

第8圖繪示第7圖之第二表面、穿孔的壁面與凹孔的壁面形成絕緣層後的剖面圖。

第9圖繪示第8圖之絕緣層與焊墊形成重佈線層後的剖面圖。

第10圖繪示第9圖之重佈線層形成導電結構後的剖面圖。

第11A圖繪示根據本發明一實施方式之晶片封裝體的剖面圖。

第11B圖繪示第11A圖之晶片封裝體之重佈線層的線路布局示意圖。

第12A圖繪示根據本發明一實施方式之晶片封裝體的剖面圖。

第12B圖繪示第12A圖之晶片封裝體之重佈線層的線路布局示意圖。

第12C圖繪示第12B圖的另一實施方式。

第13圖繪示根據本發明一實施方式之晶片封裝體的剖面圖。

第14圖繪示根據本發明一實施方式之晶片封裝體的剖面圖。

第15圖繪示根據本發明一實施方式之半導體電鍍系統的操作方法的流程圖。

第16圖繪示根據本發明一實施方式之半導體電鍍系統的俯視圖。

第17圖繪示第16圖之半導體電鍍系統沿線段17-17的剖面圖。

第18圖繪示第8圖之絕緣層經第16圖之半導體電鍍系統形成待圖案化的重佈線層後的剖面圖。

第19圖繪示根據本發明一實施方式之半導體電鍍系統的俯視圖。

第20圖繪示根據本發明一實施方式之半導體電鍍系統的操作方法的流程圖。

第21圖繪示根據本發明一實施方式之半導體電鍍系統的俯視圖。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

第1圖繪示根據本發明一實施方式之晶片封裝體100的剖面圖。第2圖繪示第1圖之晶片封裝體100之重佈線層130的線路布局示意圖。同時參閱第1圖與第2圖，晶片封裝體100包含晶片110、絕緣層120與重佈線層130(Redistribution Layer；RDL)。晶片110具有基底112、焊墊114與保護層116。基底112具有相對的第一表面111與第二表面113。保護層116位於第一表面111上。焊墊114位於保護層116中。基底112具有穿孔115，且保護層116具有凹孔117，使得焊墊114可從凹孔117與穿孔115裸露。絕緣層120位於第二表面113、穿孔115的壁面與凹孔117的壁面上。重佈線層130包含連接部132與被動元件部134。連接部132位於絕緣層120上且電性接觸焊墊114。被動元件部134位於在第二表面113的絕緣層120上，且被動元件部134的一端連接在第二表面113上的連接部132。

在本實施方式中，晶片封裝體100可以為射頻感測器(RF sensor)，但並不用以限制本發明。基底112的材質可以包含矽。保護層116可包含內層介電層(ILD)、內金屬介電層(IMD)與鈍化層(passivation layer)。重佈線層130的材質可以包含鋁或銅，可先採用物理氣相沉積(PVD)或電鍍的方式覆蓋絕緣層120與焊墊114後，再利用圖案化製程使重佈線層130同步形成連接部132與被動元件部134。圖案化製程可包含曝光、顯影與蝕刻等光微影技術。

由於晶片封裝體100的重佈線層130具有被動元件部134，因此晶片封裝體100除了具有主動元件的功能外，還具有被動元件的功能。舉例來說，被動元件部134可作為晶片封裝體100的電感元件(inductor)。本發明的晶片封裝體100不需習知獨立的電感元件便具有電感元件的功能。如此一來，晶片封裝體100不僅可節省大量的組裝時間，且能降低習知電感元件的成本。

當圖案化重佈線層130時，被動元件部134與連接部132會同步形成，使被動元件部134形成於基底112第二表面113的絕緣層120上，因此可節省製作被動元件部134的時間。此外，設置晶片封裝體100的電路板不需預留安裝習知電感元件的空間與線路，可提升設計上的便利性。

在本實施方式中，被動元件部134的形狀為U形，但並不此為限。設計者可依實際需求設計重佈線層130的線路布局，使被動元件部134具有其他形狀。

晶片封裝體100還包含阻隔層140與導電結構150。阻隔層140位於重佈線層130上與第二表面113的絕緣層120上。阻隔層140具有開口142，使連接部132裸露。導電結構150位於阻隔層140之開口142中的連接部132上，使導電結構150可透過重佈線層130的連接部132電性連接焊墊114。導電結構150可以球閘陣列(BGA)的錫球或導電凸塊。此外，晶片封裝體100還可選擇性具有空穴160。空穴160位於阻隔層140與穿孔115中的連接部132之間。

在以下敘述中，將說明晶片封裝體100的製造方法。

第3圖繪示根據本發明一實施方式之晶片封裝體的製造方法的流程圖。晶片封裝體的製造方法包含下列步驟。在步驟S1中，使用暫時黏著層將載體貼附於晶圓上，其中晶圓具有基底、焊墊與保護層，基底具有相對的第一表面與第二表面，保護層位於第一表面上，焊墊位於該保護層中。接著在步驟S2中，蝕刻基底的第二表面，使基底形成穿孔。之後在步驟S3中，蝕刻穿孔中的保護層，使保護層形成凹孔，且焊墊從凹孔與該穿孔裸露。接著在步驟S4中，形成絕緣層於第二表面、穿孔的壁面與凹孔的壁面上。之後在步驟S5中，形成重佈線層於絕緣層上與焊墊上。最後在步驟S6中，圖案化重佈線層，使重佈線層同步形成連接部與被動元件部，連接部位於絕緣層上且電性接觸焊墊，被動元件部位於在第二表面的絕緣層上，且被動元件部的一端連接在第二表面上的連接部。在以下敘述中，將說明上述步驟。

第4圖繪示根據本發明一實施方式之晶圓110a被載體204貼附後的剖面圖。第5圖繪示第4圖之基底112研磨後的剖面圖。在以下敘述中，晶圓110a意指第1圖之晶片110尚未經切割製程的半導體結構。晶圓110a具有基底112、焊墊114與保護層116。同時參閱第4圖與第5圖，首先，可使用暫時黏著層202將載體204貼附於晶圓110a上。載體204的材質可包含玻璃，用以提供晶圓110a支撐強度。接著，可研磨基底112的第二表面113，使基底112的厚度D1減薄至厚度D2。

第6圖繪示第5圖之基底112形成穿孔115後的剖面圖。第7圖繪示第6圖之保護層116形成凹孔117後的剖面圖。同時參閱第6圖與第7圖，待基底112減薄後，可蝕刻基底112的第二表面113，使基底112形成對齊焊墊114的穿孔115。接著，可蝕刻穿孔115中的保護層116，使保護層116形成對齊焊墊114的凹孔117。如此一來，焊墊114便可從凹孔117與穿孔115裸露。

第8圖繪示第7圖之第二表面113、穿孔115的壁面與凹孔117的壁面形成絕緣層120後的剖面圖。第9圖繪示第8圖之絕緣層120與焊墊114形成重佈線層130後的剖面圖。同時參閱第8圖與第9圖，待焊墊114從凹孔117與穿孔115裸露後，可於基底112的第二表面113、穿孔115的壁面與凹孔117的壁面上形成絕緣層120。絕緣層120可經由圖案化製程形成，使至少部分的焊墊114未被絕緣層120覆蓋。

待絕緣層120形成後，可於絕緣層120上與焊墊114上形成重佈線層130。接著，圖案化重佈線層130，使重佈 線層130同步形成連接部132與被動元件部134。其中，連接部132位於絕緣層120上且電性接觸焊墊114。被動元件部134位於在第二表面113的絕緣層120上，且被動元件部134的一端連接在第二表面113上的連接部132。

第10圖繪示第9圖之重佈線層130形成導電結構150後的剖面圖。同時參閱第9圖與第10圖，待重佈線層130經圖案化形成連接部132與被動元件部134後，可於重佈線層130上與第二表面113的絕緣層120上形成阻隔層140。接著，圖案化阻隔層140以形成開口142，使重佈線層130的連接部132從開口142裸露。之後，便可於阻隔層140之開口142中的連接部132上形成導電結構150，使導電結構150經由連接部132電性連接焊墊114。

待導電結構150形成後，可沿線段L-L切割載體204、晶圓110a、絕緣層120與阻隔層140。接著，可將暫時黏著層202照射紫外光、提高溫度或浸泡於化學液體中，以去除暫時黏著層202的黏性。如此一來，便可移除載體204，以形成第1圖之晶片封裝體100。

在以下敘述中，已敘述過的元件連接關係與材料將不再重複贅述，僅敘述其他型式的晶片封裝體。

第11A圖繪示根據本發明一實施方式之晶片封裝體100a的剖面圖。第11B圖繪示第11A圖之晶片封裝體100a之重佈線層130的線路布局示意圖。同時參閱第11A圖與第11B圖，晶片封裝體100a包含晶片110、絕緣層120與重佈線層130。重佈線層130包含連接部132與被動元件部134。與第 1圖、第2圖實施方式不同的地方在於：被動元件部134的形狀為平面螺旋狀。晶片110具有位於保護層116中的導線L1，且導線L1連接焊墊114與相鄰的另一焊墊114。

第12A圖繪示根據本發明一實施方式之晶片封裝體100b的剖面圖。第12B圖繪示第12A圖之晶片封裝體100b之重佈線層130的線路布局示意圖。同時參閱第12A圖與第12B圖，晶片封裝體100b包含晶片110、絕緣層120與重佈線層130。重佈線層130包含連接部132與被動元件部134。與第1圖、第2圖實施方式不同的地方在於：被動元件部134的形狀為立體螺旋狀。也就是說，被動元件部134的位置並非在同一水平面上。

第12C圖繪示第12B圖的另一實施方式。同時參閱第12A圖與第12C圖，晶片封裝體100b包含晶片110、絕緣層120與重佈線層130。重佈線層130包含連接部132與被動元件部134。與第12B圖實施方式不同的地方在於：晶片110還包含磁性元件170，且磁性元件170由重佈線層130的被動元件部134環繞。在本實施方式中，磁性元件170可提高晶片封裝體100b的感值(inductance value)。

第13圖繪示根據本發明一實施方式之晶片封裝體100c的剖面圖。晶片封裝體100c包含晶片110、絕緣層120與重佈線層130。重佈線層130包含連接部132與被動元件部134。晶片110具有第一焊墊114。與第1圖實施方式不同的地方在於：晶片110還包含第二焊墊114a。第二焊墊114a位於保護層116中，且第一焊墊114位於第二焊墊114a與基底112之 間。此外，保護層116具有開口118，使第二焊墊114a裸露。導電結構150位於保護層116之開口118中的第二焊墊114a上。第二焊墊114a可透過保護層116中的導體與第一焊墊114電性連接。

第14圖繪示根據本發明一實施方式之晶片封裝體100d的剖面圖。晶片封裝體100d包含晶片110、絕緣層120與重佈線層130。重佈線層130包含連接部132與被動元件部134。與第13圖實施方式不同的地方在於：晶片封裝體100d還包含導電層180與阻隔層140a。導電層180位於保護層116背對基底112的表面119上與保護層116之開口118中的第二焊墊114a上。阻隔層140a覆蓋導電層180與保護層116，且阻隔層140a具有開口142a，使導電層180裸露。導電結構150位於阻隔層140a之開口142a中的導電層180上，使導電結構150經由導電層180電性連接第二焊墊114a。

在以下敘述中，將說明第8圖的製程完成後，在絕緣層120上形成均勻厚度之待圖案化的重佈線層的方法。

第15圖繪示根據本發明一實施方式之半導體電鍍系統的操作方法的流程圖。當第8圖之絕緣層120形成後，在步驟S1a中，將至少一導電裝置的兩端分別連接於導電環的二接點。接著在步驟S2a中，放置具絕緣層的晶圓於導電環中。之後在步驟S3a中，浸泡導電環於電鍍液中。最後在步驟S4a中，對導電環通電，以於絕緣層上形成待圖案化的重佈線層，其中流經接點其中之一的部分電流藉由導電裝置傳輸至另一接點。在以下敘述中，將說明上述各步驟。

第16圖繪示根據本發明一實施方式之半導體電鍍系統300的俯視圖。第17圖繪示第16圖之半導體電鍍系統300沿線段17-17的剖面圖。同時參閱第16圖與第17圖，半導體電鍍系統300包含導電環310與至少一導電裝置320。導電環310可用來承載第8圖的半導體結構。導電環310具有至少二接點318a、318b。接點318a、318b可以為螺絲或插銷，導電裝置320可以為電線，並不用以限制本發明。在使用時，可先將導電裝置320的兩端322、324分別連接於導電環310的兩接點318a、318b，並使導電裝置320沿導電環310的邊緣設置。待16圖的半導體電鍍系統300安裝完成後，便可將第8圖具絕緣層120的晶圓110a放置於導電環310中。

在本實施方式中，導電環310具有依序連接的頂面312、壁面314與支撐面316。接點318a、318b與導電裝置320均設置於導電環310的頂面312。壁面314圍繞出容置空間311，且支撐面316朝容置空間311凸出，使得頂面312、壁面314與支撐面316呈階梯結構。容置空間311可容納第8圖的晶圓110a，且晶圓110a可放置於支撐面316上，使晶圓110a由壁面314環繞。其中，晶圓110a的第一表面111(正面)朝向支撐面316。

待第8圖之晶圓110a放置於導電環310中後，可將導電環310及其內具有被動元件部134的晶圓110a浸泡於電鍍液中並通電，電流可從導線302進入導電環310。在本實施方式中，導電環310的接點318a可同時連接導線302與導電裝置320的一端322。

第18圖繪示第8圖之絕緣層120經第16圖之半導體電鍍系統300形成待圖案化的重佈線層130後的剖面圖。同時參閱第16圖與18圖，待導電環310通電後，絕緣層120上可形成待圖案化的重佈線層130。導電裝置320可將流經接點318a的部分電流傳輸至另一接點318b，使得第二表面113(背面)上之重佈線層130具有均勻的厚度。若導電環310無設置導電裝置320，通電後由於導電環310本身阻抗的關係，且電流流至導電環310之接點318a附近的位置較近，流至導電環310之接點318b附近的位置較遠，因此易造成靠近接點318a附近所形成的重佈線層130較厚，而靠近接點318b附近所形成的重佈線層130較薄。

在本實施方式中，位於導電環310上的導電裝置320具有分散電流的功能。當第8圖之晶圓110a位於導電環310中且一同浸泡於電鍍液時，導電裝置320可將流經導電環310之接點318a的部分電流引導到特定的位置(例如接點318b)，以減低接點318a附近所形成之重佈線層130的厚度，並增加接點318b附近所形成之重佈線層130的厚度，進而提升待圖案化之重佈線層130的厚度均勻性。如此一來，晶圓110a之第二表面113(背面)上重佈線層130各位置的厚度標準差可降低至0.2μm至0.4μm。設計者可依實際需求調整導電裝置320與接點318a、318b在導電環310之頂面312的位置，及導電裝置320與接點318a、318b的數量。

在重佈線層130經圖案化後，第9圖之被動元件部134亦會具有相近的厚度，以確保其作為被動元件(Integrated Passive Device；IPD)的功能。

應瞭解到，已敘述過的元件材料與元件連接關係將不再重複贅述，合先敘明。在以下敘述中，將說明其他型式的半導體電鍍系統及操作方法。

第19圖繪示根據本發明一實施方式之半導體電鍍系統300a的俯視圖。半導體電鍍系統300a包含導電環310與導電裝置320a、320b。與第16圖實施方式不同的地方在於：半導體電鍍系統300a具有兩導電裝置320a、320b及五接點318c、318d、318e、318f、318g。其中，接點318c連接提供電流的導線302。導電裝置320a的兩端322a、324a分別連接於導電環310的兩接點318d、318e，而導電裝置320b的兩端322b、324b分別連接於導電環310的兩接點318f、318g。

在本實施方式中，當第8圖之晶圓110a位於導電環310中且一同浸泡於電鍍液時，導電裝置320a可將流經導電環310之接點318d的部分電流引導到接點318e，導電裝置320b可將流經導電環310之接點318f的部分電流引導到接點318g，以減低接點318d、318f附近所形成之重佈線層130(見第18圖)的厚度，並增加接點318e、318g附近所形成之重佈線層130的厚度，進而提升待圖案化之重佈線層130的厚度均勻性。

第20圖繪示根據本發明一實施方式之半導體電鍍系統的操作方法的流程圖。當第8圖之絕緣層120形成後， 在步驟S1b中，將至少一導電件的兩端的兩接點分別可移動地連接於導電環的環狀軌道，其中導電件與部分的導電環重疊。接著在步驟S2b中，放置具絕緣層的晶圓於導電環中。之後在步驟S3b中，浸泡導電環於電鍍液中。最後在步驟S4b中，對導電環通電，以於絕緣層上形成待圖案化的重佈線層，其中流經接點其中之一的部分電流藉由導電件傳輸至另一接點。在以下敘述中，將說明上述各步驟。

第21圖繪示根據本發明一實施方式之半導體電鍍系統300b的俯視圖。半導體電鍍系統300b包含導電環310a與至少一導電件330。導電環310a可用來承載第8圖的半導體結構。導電環310a具有環狀軌道313。導電件330的兩端332、334各具有接點分別可移動地連接於導電環310a的環狀軌道313。舉例來說，導電件330的兩端332、334的接點可以為凸點，而環狀軌道313可以為耦合凸點的溝槽，又或者，導電件330的兩端332、334的接點可以為金屬滾輪，而環狀軌道313可以為耦合滾輪的溝槽。在導電件330連接於導電環310a的環狀軌道313後，導電件330會與部分的導電環310a重疊，且導電件330可經受力而在環狀軌道313上沿環狀軌道313以順時針方向D3或逆時針方向D4移動。待21圖的半導體電鍍系統300b安裝完成後，便可將第8圖具絕緣層120的晶圓110a放置於導電環310a中。

在本實施方式中，導電環310a具有依序連接的頂面312、壁面314與支撐面316。導電件330與環狀軌道313均設置於導電環310a的頂面312。壁面314圍繞出容置空間311， 且支撐面316朝容置空間311凸出，使得頂面312、壁面314與支撐面316呈階梯結構。容置空間311可容納第8圖的晶圓110a，且晶圓110a可放置於支撐面316上，使晶圓110a由壁面314環繞。其中，晶圓110a的第一表面111(正面)朝向支撐面316。

待第8圖之晶圓110a放置於導電環310a中後，可將導電環310a及其內具有絕緣層120的晶圓110a浸泡於電鍍液中並通電，電流可從導線302進入導電環310a。

同時參閱第21圖與18圖，導電環310a通電後，絕緣層120上可形成待圖案化的重佈線層130。導電件330可將流經其一端332的接點的部分電流傳輸至另一端334的接點，使得第二表面113(背面)上之待圖案化的重佈線層130具有均勻的厚度。在本實施方式中，位於導電環310a上的導電件330具有分散電流的功能。當第8圖之晶圓110a位於導電環310a中且一同浸泡於電鍍液時，導電件330可將流經與導電環310a接觸之一端332的接點的部分電流引導到特定的位置(例如另一端334的接點)，以減低導電件330之一端332附近所形成之重佈線層130的厚度，並增加導電件330之另一端334附近所形成之重佈線層130的厚度，進而提升待圖案化的重佈線層130的厚度均勻性。

設計者可依實際需求於導電環310a之頂面312的環狀軌道313上滑動導電件330，以調整導電件330之兩端332、334在頂面312的位置。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧晶片封裝體

110‧‧‧晶片

111‧‧‧第一表面

112‧‧‧基底

113‧‧‧第二表面

114‧‧‧焊墊

115‧‧‧穿孔

116‧‧‧保護層

117‧‧‧凹孔

120‧‧‧絕緣層

130‧‧‧重佈線層

132‧‧‧連接部

134‧‧‧被動元件部

140‧‧‧阻隔層

142‧‧‧開口

150‧‧‧導電結構

160‧‧‧空穴

Claims (37)

1. 一種晶片封裝體，包含：一晶片，具有一基底、一第一焊墊與一保護層，該基底具有相對的一第一表面與一第二表面，該保護層位於該第一表面上，該第一焊墊位於該保護層中，該基底具有一穿孔，該保護層具有一凹孔，使該第一焊墊從該凹孔與該穿孔裸露；一絕緣層，位於該第二表面、該穿孔的壁面與該凹孔的壁面上；以及一重佈線層，包含：一連接部，位於該絕緣層上，且電性接觸該第一焊墊；以及一被動元件部，位於在該第二表面的該絕緣層上，且該被動元件部的一端連接在該第二表面上的該連接部。
2. 如請求項1所述之晶片封裝體，其中該被動元件部的形狀包含U形、平面螺旋狀與立體螺旋狀。
3. 如請求項1所述之晶片封裝體，其中該晶片具有位於該保護層中的一導線，且該導線連接該第一焊墊與相鄰的另一第一焊墊。
4. 如請求項1所述之晶片封裝體，更包含：一阻隔層，位於該重佈線層上與該第二表面的該絕緣層上。
5. 如請求項4所述之晶片封裝體，其中該阻隔層具有一開口，使該連接部裸露，該晶片封裝體更包含：一導電結構，位於該阻隔層之該開口中的該連接部上，使該導電結構電性連接該第一焊墊。
6. 如請求項5所述之晶片封裝體，其中該導電結構為錫球或導電凸塊。
7. 如請求項1所述之晶片封裝體，其中該晶片更包含：一第二焊墊，位於該保護層中，且該第一焊墊位於該第二焊墊與該基底之間。
8. 如請求項7所述之晶片封裝體，其中該保護層具有一開口，使該第二焊墊裸露。
9. 如請求項8所述之晶片封裝體，更包含：一導電結構，位於該保護層之該開口中的該第二焊墊上。
10. 如請求項8所述之晶片封裝體，更包含：一導電層，位於該保護層背對該基底的表面上與該保護層之該開口中的該第二焊墊上。
11. 如請求項10所述之晶片封裝體，更包含： 一阻隔層，覆蓋該導電層與該保護層。
12. 如請求項11所述之晶片封裝體，其中該阻隔層具有一開口，使該導電層裸露，該晶片封裝體更包含：一導電結構，位於該阻隔層之該開口中的該導電層上，使該導電結構電性連接該第二焊墊。
13. 如請求項4所述之晶片封裝體，具有一空穴，且該空穴位於該阻隔層與該穿孔中的該連接部之間。
14. 如請求項1所述之晶片封裝體，其中該晶片更包含：一磁性元件，由該被動元件部環繞。
15. 一種晶片封裝體的製造方法，包含下列步驟：使用一暫時黏著層將一載體貼附於一晶圓上，其中該晶圓具有一基底、一焊墊與一保護層，該基底具有相對的一第一表面與一第二表面，該保護層位於該第一表面上，該焊墊位於該保護層中；蝕刻該基底的該第二表面，使該基底形成一穿孔；蝕刻該穿孔中的該保護層，使該保護層形成一凹孔，且該焊墊從該凹孔與該穿孔裸露；形成一絕緣層於該第二表面、該穿孔的壁面與該凹孔的壁面上；形成一重佈線層於該絕緣層上與該焊墊上；以及 圖案化該重佈線層，使該重佈線層同步形成一連接部與一被動元件部，該連接部位於該絕緣層上且電性接觸該焊墊，該被動元件部位於在該第二表面的該絕緣層上，且該被動元件部的一端連接在該第二表面上的該連接部。
16. 如請求項15所述之晶片封裝體的製造方法，更包含：研磨該基底的該第二表面，以減薄該基底的厚度。
17. 如請求項15所述之晶片封裝體的製造方法，更包含：形成一阻隔層於該重佈線層上與該第二表面的該絕緣層上；以及圖案化該阻隔層以形成一開口，使該連接部從該開口裸露。
18. 如請求項17所述之晶片封裝體的製造方法，更包含：形成一導電結構於該阻隔層之該開口中的該連接部上，使該導電結構電性連接該焊墊。
19. 如請求項18所述之晶片封裝體的製造方法，更包含：切割該載體、該晶圓、該絕緣層與該阻隔層。
20. 如請求項19所述之晶片封裝體的製造方法，更包含：去除該暫時黏著層的黏性；以及移除該載體，以形成該晶片封裝體。
21. 如請求項15所述之晶片封裝體的製造方法，形成該重佈線層於該絕緣層上與該焊墊的步驟包含：將至少一導電裝置的兩端分別連接於一導電環的二接點；放置具該絕緣層的該晶圓於該導電環中；浸泡該導電環於一電鍍液中；以及對該導電環通電，以於該絕緣層上形成待圖案化的該重佈線層，其中流經該些接點其中之一的部分電流藉由該導電裝置傳輸至另一該接點。
22. 如請求項21所述之晶片封裝體的製造方法，其中該導電環具有依序連接的一頂面、一壁面與一支撐面，放置具該絕緣層的該晶圓於該導電環中的步驟更包含：放置該晶圓於該支撐面上，使該晶圓由該壁面環繞，其中該第一表面朝向該支撐面。
23. 如請求項22所述之晶片封裝體的製造方法，更包含：設置該些接點與該導電裝置於該導電環的該頂面。
24. 如請求項15所述之晶片封裝體的製造方法，形成該重佈線層於該絕緣層上與該焊墊的步驟包含：將至少一導電件的兩端的兩接點分別可移動地連接於一導電環的一環狀軌道，其中該導電件與部分的該導電環重疊；放置具該絕緣層的該晶圓於該導電環中；浸泡該導電環於一電鍍液中；以及對該導電環通電，以於該絕緣層上形成待圖案化的該重佈線層，其中流經該些接點其中之一的部分電流藉由該導電件傳輸至另一該接點。
25. 如請求項24所述之晶片封裝體的製造方法，其中該導電環具有依序連接的一頂面、一壁面與一支撐面，放置具該絕緣層的該晶圓於該導電環中的步驟更包含：放置該晶圓於該支撐面上，使該晶圓由該壁面環繞，其中該第一表面朝向該支撐面。
26. 如請求項25所述之晶片封裝體的製造方法，更包含：於該頂面的該環狀軌道上滑動該導電件。
27. 一種半導體電鍍系統，包含：一導電環，用以承載一晶圓，該導電環具有至少二接點，其中該晶圓具有相對的一第一表面與一第二表面，一絕緣層位於該第二表面上；以及 至少一導電裝置，其兩端分別連接於該導電環的該些接點，當該導電環浸泡於一電鍍液中且通電後，該絕緣層上形成待圖案化的一重佈線層，其中該導電裝置用以將流經該些接點其中之一的部分電流傳輸至另一該接點。
28. 如請求項27所述之半導體電鍍系統，其中該導電環具有依序連接的一頂面、一壁面與一支撐面，該壁面圍繞出一容置空間，且該支撐面朝該容置空間凸出，使得該頂面、該壁面與該支撐面呈一階梯結構。
29. 如請求項28所述之半導體電鍍系統，其中該晶圓位於該支撐面上，且該晶圓由該壁面環繞。
30. 如請求項28所述之半導體電鍍系統，其中該晶圓之該第一表面朝向該支撐面。
31. 如請求項28所述之半導體電鍍系統，其中該些接點與該導電裝置位於該導電環的該頂面。
32. 如請求項27所述之半導體電鍍系統，其中該導電裝置為一電線。
33. 一種半導體電鍍系統，包含： 一導電環，用以承載一晶圓，該導電環具有一環狀軌道，其中該晶圓具有相對的一第一表面與一第二表面，一絕緣層位於該第二表面上；以及至少一導電件，其兩端各具有一接點，該些接點分別可移動地連接於該導電環的該環狀軌道，且該導電件與部分的該導電環重疊，當該導電環浸泡於一電鍍液中且通電後，該絕緣層上形成待圖案化的一重佈線層，其中該導電件用以將流經該些接點其中之一的部分電流傳輸至另一該接點。
34. 如請求項33所述之半導體電鍍系統，其中該導電環具有依序連接的一頂面、一壁面與一支撐面，該壁面圍繞出一容置空間，且該支撐面朝該容置空間凸出，使得該頂面、該壁面與該支撐面呈一階梯結構。
35. 如請求項34所述之半導體電鍍系統，其中該晶圓位於該支撐面上，且該晶圓由該壁面環繞。
36. 如請求項34所述之半導體電鍍系統，其中該晶圓之該第一表面朝向該支撐面。
37. 如請求項34所述之半導體電鍍系統，其中該環狀軌道位於該導電環之該頂面，且該導電件的兩端可滑動地設置於該環狀軌道上。