KR20100112898A - 플립 칩 반도체 패키지의 제조 방법 - Google Patents

플립 칩 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20100112898A
KR20100112898A KR1020090031424A KR20090031424A KR20100112898A KR 20100112898 A KR20100112898 A KR 20100112898A KR 1020090031424 A KR1020090031424 A KR 1020090031424A KR 20090031424 A KR20090031424 A KR 20090031424A KR 20100112898 A KR20100112898 A KR 20100112898A
Authority
KR
South Korea
Prior art keywords
grinding tape
bumps
semiconductor chip
forming
wafer
Prior art date
Application number
KR1020090031424A
Other languages
English (en)
Inventor
이웅선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090031424A priority Critical patent/KR20100112898A/ko
Publication of KR20100112898A publication Critical patent/KR20100112898A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

플립 칩 반도체 패키지의 제조 방법이 개시되어 있다. 플립 칩 반도체 패키지의 제조 방법은 본딩 패드들에 접속된 범프들을 갖는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 반도체 칩들을 갖는 웨이퍼를 제조하는 단계, 상기 제1 면에 그라인딩 테이프를 부착하여 상기 각 범프들을 상기 그라인딩 테이프에 매립하는 단계, 상기 제2 면을 가공하여 상기 반도체 칩의 두께를 감소시키는 단계, 상기 그라인딩 테이프로부터 상기 각 범프들을 노출시키는 단계, 상기 그라인딩 테이프에 상기 각 범프와 전기적으로 접속된 볼 랜드 패턴을 형성하는 단계 및 상기 웨이퍼 및 상기 그라인딩 테이프를 함께 절단하여 상기 웨이퍼로부터 상기 각 반도체 칩들을 개별화하는 단계를 포함한다.

Description

플립 칩 반도체 패키지의 제조 방법{METHOD OF MANUFACTUIRING FLIP CHIP SEMICONDUCTOR PACKAGE}
본 발명은 플립 칩 반도체 패키지의 제조 방법에 관한 것이다.
최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 단 시간 내 처리하는 것이 가능한 반도체 칩 및 반도체 칩을 포함하는 반도체 패키지가 개발되고 있다.
최근 반도체 패키지의 사이즈는 점차 감소되고 있다. 최근에는 반도체 패키지의 사이즈가 반도체 칩의 사이즈의 약 100% 내지 약 105%에 불과한 칩 스케일 패키지가 개발된 바 있다.
대표적인 칩 스케일 패키지인 플립 칩 패키지는 반도체 칩의 본딩 패드에 범프를 형성하고, 범프가 인쇄회로기판의 접속 패드에 직접 접속되는 구조를 갖는다.
플립 칩 패키지는 범프에 의하여 반도체 칩 및 인쇄회로기판 사이에 공간이 형성되고, 공간에는 갭-필 부재가 배치된다.
그러나, 종래 플립 칩 패키지의 반도체 칩 및 인쇄회로기판 사이의 공간이 좁아 갭-필 부재가 공간 내에 채워지지 않고 이로 인해 빈번한 공정 불량이 발생되는 문제점을 갖는다.
본 발명의 목적은 제조 공정수를 보다 감소시킨 플립 칩 반도체 패키지의 제조 방법을 제공한다.
본 발명에 따른 플립 칩 반도체 패키지의 제조 방법은 본딩 패드들에 접속된 범프들을 갖는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 반도체 칩들을 갖는 웨이퍼를 제조하는 단계, 상기 제1 면에 그라인딩 테이프를 부착하여 상기 각 범프들을 상기 그라인딩 테이프에 매립하는 단계, 상기 제2 면을 가공하여 상기 반도체 칩의 두께를 감소시키는 단계, 상기 그라인딩 테이프로부터 상기 각 범프들을 노출시키는 단계, 상기 그라인딩 테이프에 상기 각 범프와 전기적으로 접속된 볼 랜드 패턴을 형성하는 단계 및 상기 웨이퍼 및 상기 그라인딩 테이프를 함께 절단하여 상기 웨이퍼로부터 상기 각 반도체 칩들을 개별화하는 단계를 포함한다.
상기 반도체 칩을 제조하는 단계에서, 상기 범프들은 솔더 범프 및 금 범프 중 어느 하나로 형성된다.
상기 범프들을 상기 그라인딩 테이프에 매립하는 단계에서, 상기 그라인딩 테이프 및 상기 반도체 칩에는 열 및 압력이 함께 제공된다.
상기 그라인딩 테이프로부터 상기 각 범프들을 노출시키는 단계는 상기 범프가 노출될 때까지 상기 그라인딩 테이프의 두께를 감소시키는 단계를 포함한다.
상기 그라인딩 테이프에 상기 볼 랜드 패턴을 형성하는 단계 및 상기 반도체 칩을 개별화하는 단계 사이에, 상기 제2 면을 몰딩 물질로 덮어 몰딩 부재를 형성하는 단계를 더 포함한다.
상기 반도체 칩을 개별화하는 단계 이후, 개별화된 상기 반도체 칩의 상면 및 측면을 몰딩 물질로 덮어 몰딩 부재를 형성하는 단계를 더 포함한다.
본 발명에 따른 플립 칩 반도체 패키지의 제조 방법은 본딩 패드들을 갖는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 반도체 칩들을 갖는 웨이퍼를 제조하는 단계, 상기 제1 면에 그라인딩 테이프를 부착하는 단계, 상기 제2 면을 가공하여 상기 반도체 칩의 두께를 감소시키는 단계, 상기 그라인딩 테이프에 상기 각 본딩 패드들을 노출하는 개구들을 형성하는 단계, 상기 각 개구들을 통해 노출된 본딩 패드들에 범프를 형성하는 단계, 상기 그라인딩 테이프에 상기 각 범프들과 전기적으로 접속된 볼 랜드 패턴을 형성하는 단계 및 상기 웨이퍼 및 상기 백 그라인딩 테이프를 함께 절단하여 상기 웨이퍼로부터 상기 각 반도체 칩들을 개별화하는 단계를 포함한다.
상기 그라인딩 테이프에 상기 개구들을 형성하는 단계에서, 상기 개구들은 드릴링 공정, 레이저 드릴링 공정 및 식각 공정 중 어느 하나에 의하여 형성된다.
상기 범프들은 도금 공정, 솔더 리플로우 공정 및 스퍼터링 공정 중 의하여 형성된다.
상기 볼 랜드 패턴을 형성 및 상기 개별화 공정 사이에 상기 제2 면을 몰딩 물질로 몰딩하는 단계를 더 포함한다.
상기 개별화 공정 이후, 상기 반도체 칩의 상면 및 측면을 몰딩 물질로 몰딩 하는 단계를 더 포함한다.
본 발명에 따르면, 반도체 칩의 후면을 연마하기 위해 사용되는 그라인딩 테이프를 기판 또는 갭-필 부재와 같이 사용하여 제조 공정을 보다 단순화시킬 수 있는 장점을 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 플립 칩 반도체 패키지의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1 내지 도 6들은 본 발명의 일실시예에 따른 플립 칩 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 1을 참조하면, 플립 칩 반도체 패키지를 제조하기 위해서 먼저, 반도체 소자 제조 공정에 의하여 제조된 반도체 칩(10)들이 형성된 웨이퍼(20)가 제조된다. 웨이퍼(20)에는 복수개의 반도체 칩(10)들이 매트릭스 형태로 배치되며, 각 반도체 칩(10)들 사이에는 스크라이브 라인(5)이 형성된다. 웨이퍼(20)의 각 반도체 칩(10)들은 스크라이브 라인(5)을 기준으로 개별화된다.
각 반도체 칩(10)들에는 회로부(6)가 형성된다. 회로부(6)는 데이터를 저장하기 위한 데이터 저장부(미도시) 및 데이터를 처리하기 위한 데이터 처리부(미도 시)를 포함한다.
한편, 각 반도체 칩(10)들은 제1 면(1) 및 제1 면(1)과 대향하는 제2 면(2)을 갖고, 제1 면(1)에는 회로부(6)와 전기적으로 연결된 복수개의 본딩 패드(3)들이 형성되고, 각 본딩 패드(3)들 상에는 범프(4)들이 전기적으로 접속된다. 범프(4)들은, 예를 들어, 솔더 범프 또는 금 범프일 수 있다. 범프(4)들은, 예를 들어, 기둥 형상으로 형성된다.
도 2를 참조하면, 반도체 칩(10)들이 형성된 웨이퍼(20)가 형성된 후, 반도체 칩(10)의 제1 면(1) 상에는 그라인딩 테이프(30)가 부착된다. 그라인딩 테이프(30)는 약 80℃ 내지 약 180℃ 온도에서 완전히 경화되는 C 스테이지 물질을 포함한다. 그라인딩 테이프(30)는 점착 물질을 포함한다. 그라인딩 테이프(30)에는 열 및/또는 압력이 가해지고, 이로 인해 반도체 칩(10)의 제1 면(1) 상에 형성된 범프(4)들은 그라인딩 테이프(30) 내에 매립되고 그라인딩 테이프(30) 및 반도체 칩(10)의 제1 면(1) 사이에는 빈공간이 형성되지 않는다. 이어서, 그라인딩 테이프(30)에 약 80℃ 내지 약 180℃의 열이 가해져 그라인딩 테이프(30)는 경화될 수 있다. 이때, 그라인딩 테이프(30)는, 예를 들어, 반도체 칩(10)의 제1 면(1)으로부터 돌출된 범프(4)의 높이보다 두꺼운 두께를 갖는다.
도 3을 참조하면, 그라인딩 테이프(30)가 반도체 칩(10)의 제1 면(1) 상에 부착된 후, 웨이퍼(20)의 반도체 칩(10)의 제2 면(2)은 가공되어 반도체 칩(10)의 두께는 감소된다. 본 실시예에서, 반도체 칩(10)의 두께는, 예를 들어, 그라인딩 공정, 화학적 기계적 연마(CMP)공정 또는 식각 공정에 의하여 감소될 수 있다.
도 4를 참조하면, 반도체 칩(10)의 제2 면(2)이 가공되어 반도체 칩(10)의 두께가 감소된 후, 반도체 칩(10)의 제1 면(1)을 덮는 그라인딩 테이프(30)의 상면은 가공되어 그라인딩 테이프(30)의 두께는 감소되고, 이로 인해 그라인딩 테이프(30) 내에 매립된 범프(4)는 그라인딩 테이프(30)로부터 노출된다. 본 실시예에서, 그라인딩 테이프(30)의 두께는 연마 공정 또는 식각 공정에 의하여 감소될 수 있다.
비록 본 실시예에서는 반도체 칩(10)의 두께를 먼저 감소시킨 후 그라인딩 테이프(30)의 두께를 감소시키는 방법이 도시 및 설명되고 있지만, 이와 다르게 그라인딩 테이프(30)의 두께를 감소시킨 후 반도체 칩(10)의 두께를 감소시키는 것도 바람직하다.
도 5를 참조하면, 반도체 칩(10) 및 그라인딩 테이프(30)의 두께가 감소된 후, 그라인딩 테이프(30) 상에는 볼 랜드 패턴(40)이 형성된다. 본 실시예에서, 볼 랜드 패턴(40)은 그라인딩 테이프(30) 상에 금속막을 형성 및 금속막을 패터닝하여 형성 또는 도금 공정에 의하여 형성될 수 있다.
또한, 반도체 칩(10)의 제2 면(2) 상에는 몰딩 공정에 의하여 몰딩 부재(50)가 형성된다. 몰딩 부재(50)는, 예를 들어, 에폭시 수지를 포함할 수 있다.
도 6을 참조하면, 반도체 칩(10) 및 몰딩 부재(50)가 형성된 후, 스크라이브 라인(5)의 절단에 의하여 반도체 칩(10)들은 웨이퍼(20)로부터 개별화되고, 볼 랜드 패턴(40)에 솔더볼과 같은 접속 부재(45)가 부착됨으로써 반도체 칩(10)의 제2 면(2) 상에 몰딩 부재(50)가 형성된 플립 칩 반도체 패키지(100)가 제조된다.
이와 다르게, 몰딩 부재를 반도체 칩에 형성하기 이전에 웨이퍼로부터 반도체 칩을 개별화하고, 몰딩 공정을 수행하여 반도체 칩의 측면 및 측면과 연결된 상면에 각각 몰딩 부재를 형성하여도 무방하다.
도 7 내지 도 10들은 본 발명의 다른 실시예에 따른 플립 칩 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 7을 참조하면, 플립 칩 반도체 패키지를 제조하기 위해서 먼저, 반도체 소자 제조 공정에 의하여 제조된 반도체 칩(10)들이 형성된 웨이퍼(20)가 제조된다. 웨이퍼(20)에는 복수개의 반도체 칩(10)들이 매트릭스 형태로 배치되며, 각 반도체 칩(10)들 사이에는 스크라이브 라인(5)이 형성된다. 웨이퍼(20)의 각 반도체 칩(10)들은 스크라이브 라인(5)을 기준으로 개별화된다.
각 반도체 칩(10)들에는 회로부(6)가 형성된다. 회로부(6)는 데이터를 저장하기 위한 데이터 저장부(미도시) 및 데이터를 처리하기 위한 데이터 처리부(미도시)를 포함한다.
한편, 각 반도체 칩(10)들은 제1 면(1) 및 제1 면(1)과 대향하는 제2 면(2)을 갖고, 제1 면(1)에는 회로부(6)와 전기적으로 연결된 복수개의 본딩 패드(3)들이 형성된다.
도 7을 다시 참조하면, 반도체 칩(10)들이 형성된 웨이퍼(20)가 제조된 후, 반도체 칩(10)의 제1 면(1) 상에는 그라인딩 테이프(30)가 부착된다. 그라인딩 테이프(30)는 약 80℃ 내지 약 180℃ 온도에서 완전히 경화되는 C 스테이지 물질을 포함한다. 그라인딩 테이프(30)는 점착 물질을 포함한다. 그라인딩 테이프(30)에는 열 및/또는 압력이 가해지고, 이로 인해 그라인딩 테이프(30)는 반도체 칩(10)의 제1 면(1) 상에 완전히 부착된다. 이어서, 그라인딩 테이프(30)에 약 80℃ 내지 약 180℃의 열이 가해져 그라인딩 테이프(30)는 경화될 수 있다.
도 8을 참조하면, 그라인딩 테이프(30)가 반도체 칩(10)의 제1 면(1) 상에 부착된 후, 그라인딩 테이프(30)에는 반도체 칩(10)의 각 본딩 패드(3)들을 노출하는 개구(35)가 형성된다. 본 실시예에서, 개구(35)는, 예를 들어, 드릴링 공정, 레이저 드릴링 공정 등에 의하여 형성된다. 이어서, 반도체 칩(10)의 제2 면(2)은 가공되어 반도체 칩(10)의 두께는 감소된다.
본 실시예에서는 비록 그라인딩 테이프(30)에 개구(35)를 형성한 후 반도체 칩(10)의 두께를 감소시키는 방법이 도시 및 개시되어 있지만, 이와 다르게 반도체 칩(10)의 두께를 감소시킨 후 그라인딩 테이프(30)에 개구(35)를 형성하여도 무방하다.
도 9를 참조하면, 그라인딩 테이프(30)에 개구(35)를 형성한 후, 개구(35) 내에는 범프(4)가 형성된다. 범프(4)는, 예를 들어, 솔더 페이스트 및 리플로우 공정을 이용한 솔더 범프일 수 있다. 이와 다르게, 범프(4)는 도금 공정에 의하여 저온에서 형성된 금 범프일 수 있다. 이와 다르게 범프(4)는 도금 공정에 의하여 저온에서 형성된 니켈 범프 및 금 범프일 수 있다.
그라인딩 테이프(30)의 개구(35) 내에 범프(4)가 형성된 후, 그라인딩 테이프(30) 상에는 범프(4)와 전기적으로 연결된 볼 랜드 패턴(40)이 형성된다. 본 실시예에서, 볼 랜드 패턴(40)은 그라인딩 테이프(30) 상에 금속막을 형성 및 금속막 을 패터닝하여 형성 또는 도금 공정에 의하여 형성될 수 있다.
또한, 반도체 칩(10)의 제2 면(2) 상에는 몰딩 공정에 의하여 몰딩 부재(50)가 형성된다. 몰딩 부재(50)는, 예를 들어, 에폭시 수지를 포함할 수 있다.
도 10을 참조하면, 반도체 칩(10) 및 몰딩 부재(50)가 형성된 후, 스크라이브 라인(5)의 절단에 의하여 반도체 칩(10)들은 웨이퍼(20)로부터 개별화되고, 볼 랜드 패턴(40)에 솔더볼과 같은 접속 부재(45)가 부착됨으로써 반도체 칩(10)의 제2 면(2) 상에 몰딩 부재(50)가 형성된 플립 칩 반도체 패키지(100)가 제조된다.
이와 다르게, 몰딩 부재를 반도체 칩에 형성하기 이전에 웨이퍼로부터 반도체 칩을 개별화하고, 몰딩 공정을 수행하여 반도체 칩의 측면 및 측면과 연결된 상면에 각각 몰딩 부재를 형성하여도 무방하다.
이상에서 상세하게 설명한 바에 의하면, 반도체 칩의 후면을 연마하기 위해 사용되는 그라인딩 테이프를 기판 또는 갭-필 부재와 같이 사용하여 제조 공정을 보다 단순화시킬 수 있는 장점을 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 내지 도 6들은 본 발명의 일실시예에 따른 플립 칩 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 7 내지 도 10들은 본 발명의 다른 실시예에 따른 플립 칩 반도체 패키지의 제조 방법을 도시한 단면도들이다.

Claims (12)

  1. 본딩 패드들에 접속된 범프들을 갖는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 반도체 칩들을 갖는 웨이퍼를 제조하는 단계;
    상기 제1 면에 그라인딩 테이프를 부착하여 상기 각 범프들을 상기 그라인딩 테이프에 매립하는 단계;
    상기 제2 면을 가공하여 상기 반도체 칩의 두께를 감소시키는 단계;
    상기 그라인딩 테이프로부터 상기 각 범프들을 노출시키는 단계;
    상기 그라인딩 테이프에 상기 각 범프와 전기적으로 접속된 볼 랜드 패턴을 형성하는 단계; 및
    상기 웨이퍼 및 상기 그라인딩 테이프를 함께 절단하여 상기 웨이퍼로부터 상기 각 반도체 칩들을 개별화하는 단계를 포함하는 플립 칩 패키지의 제조 방법.
  2. 제1항에 있어서,
    상기 반도체 칩을 제조하는 단계에서, 상기 범프들은 솔더 범프, 구리 범프, 금 범프들 중 어느 하나로 형성되는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  3. 제1항에 있어서,
    상기 범프들을 상기 그라인딩 테이프에 매립하는 단계에서, 상기 그라인딩 테이프 및 상기 반도체 칩에는 열 및 압력이 함께 제공되는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  4. 제1항에 있어서,
    상기 그라인딩 테이프로부터 상기 각 범프들을 노출시키는 단계는 상기 범프가 노출될 때까지 상기 그라인딩 테이프의 두께를 감소시키는 단계를 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  5. 제4항에 있어서,
    상기 그라인딩 테이프의 두께는 연마 공정 및 식각 공정 중 어느 하나에 의하여 감소되는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  6. 제1항에 있어서,
    상기 그라인딩 테이프에 상기 볼 랜드 패턴을 형성하는 단계 및 상기 반도체 칩을 개별화하는 단계 사이에, 상기 제2 면을 몰딩 물질로 덮어 몰딩 부재를 형성하는 단계를 더 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  7. 제1항에 있어서,
    상기 반도체 칩을 개별화하는 단계 이후, 개별화된 상기 반도체 칩의 상면 및 측면을 몰딩 물질로 덮어 몰딩 부재를 형성하는 단계를 더 포함하는 것을 특징 으로 하는 플립 칩 패키지의 제조 방법.
  8. 본딩 패드들을 갖는 제1 면 및 상기 제1 면과 대향하는 제2 면을 갖는 반도체 칩들을 갖는 웨이퍼를 제조하는 단계;
    상기 제1 면에 그라인딩 테이프를 부착하는 단계;
    상기 제2 면을 가공하여 상기 반도체 칩의 두께를 감소시키는 단계;
    상기 그라인딩 테이프에 상기 각 본딩 패드들을 노출하는 개구들을 형성하는 단계;
    상기 각 개구들을 통해 노출된 본딩 패드들에 범프를 형성하는 단계;
    상기 그라인딩 테이프에 상기 각 범프들과 전기적으로 접속된 볼 랜드 패턴을 형성하는 단계; 및
    상기 웨이퍼 및 상기 백 그라인딩 테이프를 함께 절단하여 상기 웨이퍼로부터 상기 각 반도체 칩들을 개별화하는 단계를 포함하는 플립 칩 패키지의 제조 방법.
  9. 제8항에 있어서,
    상기 그라인딩 테이프에 상기 개구들을 형성하는 단계에서, 상기 개구들은 드릴링 공정, 레이저 드릴링 공정 및 식각 공정 중 어느 하나에 의하여 형성되는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  10. 제8항에 있어서,
    상기 범프들은 도금 공정, 솔더 리플로우 공정 및 스퍼터링 공정 중 의하여 형성되는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  11. 제8항에 있어서,
    상기 볼 랜드 패턴을 형성 및 상기 개별화 공정 사이에 상기 제2 면을 몰딩 물질로 몰딩하는 단계를 더 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
  12. 제8항에 있어서,
    상기 개별화 공정 이후, 상기 반도체 칩의 상면 및 측면을 몰딩 물질로 몰딩하는 단계를 더 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.
KR1020090031424A 2009-04-10 2009-04-10 플립 칩 반도체 패키지의 제조 방법 KR20100112898A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090031424A KR20100112898A (ko) 2009-04-10 2009-04-10 플립 칩 반도체 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090031424A KR20100112898A (ko) 2009-04-10 2009-04-10 플립 칩 반도체 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100112898A true KR20100112898A (ko) 2010-10-20

Family

ID=43132672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090031424A KR20100112898A (ko) 2009-04-10 2009-04-10 플립 칩 반도체 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR20100112898A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101253976B1 (ko) * 2011-06-03 2013-04-12 에스티에스반도체통신 주식회사 반도체 패키지 장치 및 이의 제조방법
CN105842611A (zh) * 2016-03-31 2016-08-10 工业和信息化部电子第五研究所 倒装芯片检测样品的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101253976B1 (ko) * 2011-06-03 2013-04-12 에스티에스반도체통신 주식회사 반도체 패키지 장치 및 이의 제조방법
CN105842611A (zh) * 2016-03-31 2016-08-10 工业和信息化部电子第五研究所 倒装芯片检测样品的制备方法

Similar Documents

Publication Publication Date Title
US11670577B2 (en) Chip package with redistribution structure having multiple chips
US10867897B2 (en) PoP device
US7964446B2 (en) Semiconductor device and method of manufacturing the same
US6737300B2 (en) Chip scale package and manufacturing method
KR101715761B1 (ko) 반도체 패키지 및 그 제조방법
TWI420640B (zh) 半導體封裝裝置、半導體封裝結構及其製法
US7335986B1 (en) Wafer level chip scale package
US9449946B2 (en) Semiconductor device and manufacturing method thereof
US20110221069A1 (en) Semiconductor device and method of manufacturing the same
KR20180086804A (ko) 반도체 디바이스 및 그 제조 방법
US7638881B2 (en) Chip package
TW201924014A (zh) 半導體封裝及其形成方法
JP2008258621A (ja) 半導体デバイスパッケージの構造、および半導体デバイスパッケージ構造の形成方法
JP2008235401A (ja) 半導体装置及びその製造方法
US9548220B2 (en) Method of fabricating semiconductor package having an interposer structure
US7615408B2 (en) Method of manufacturing semiconductor device
JP2008211125A (ja) 半導体装置およびその製造方法
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
KR101605610B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR20100112898A (ko) 플립 칩 반도체 패키지의 제조 방법
US9564391B2 (en) Thermal enhanced package using embedded substrate
US8105877B2 (en) Method of fabricating a stacked type chip package structure
TWI520238B (zh) 半導體封裝件及其製法
JP2002261192A (ja) ウエハレベルｃｓｐ
TWI381508B (zh) 半導體封裝裝置、半導體封裝結構及其製法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid