JP6507874B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6507874B2
JP6507874B2 JP2015122078A JP2015122078A JP6507874B2 JP 6507874 B2 JP6507874 B2 JP 6507874B2 JP 2015122078 A JP2015122078 A JP 2015122078A JP 2015122078 A JP2015122078 A JP 2015122078A JP 6507874 B2 JP6507874 B2 JP 6507874B2
Authority
JP
Japan
Prior art keywords
terminal
sealing material
semiconductor device
oxide film
conductive plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015122078A
Other languages
English (en)
Other versions
JP2017010985A (ja
Inventor
祐子 仲俣
祐子 仲俣
裕司 市村
裕司 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015122078A priority Critical patent/JP6507874B2/ja
Publication of JP2017010985A publication Critical patent/JP2017010985A/ja
Application granted granted Critical
Publication of JP6507874B2 publication Critical patent/JP6507874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
従来、半導体モジュールなどの半導体装置では、ケース構造と呼ばれるパッケージ構造が主流である。このケース構造について、ケースの内側に互いに離して配置される半導体チップおよび回路基板の導体層同士を端子ピンにより電気的に接続したピン構造の半導体モジュールを例に説明する。図7は、従来のケース構造の半導体装置の断面構造を示す断面図である。図7では、ケースを図示省略する。図7に示すように、半導体素子を有する半導体チップ101の裏面は、はんだによりヒートスプレッダ102のおもて面に接合されている。ヒートスプレッダ102の裏面は、積層基板103のおもて面の導電性板104に接合されている。
積層基板103は、セラミック基板105のおもて面に銅(Cu)箔により導電性板104を形成し、セラミック基板105の裏面に銅箔により導電性板106を形成してなる。導電性板104は、主に銅で構成されている。積層基板103の裏面の導電性板106は、はんだによりヒートシンク107のおもて面に接合されている。ヒートシンク107の周縁には、ケース(不図示)が接着されている。ケースの内側には、外部電極用端子108、端子ピン109および回路基板110が設けられている。外部電極用端子108の一方の端部は導電性板104に接合され、他方の端部はケースの外側に露出されている。端子ピン109は複数配置されている。
各端子ピン109ともに、一方の端部が半導体チップ101のおもて面に設けられた図示しない電極に接合されている。端子ピン109の表面には、例えばニッケル(Ni)めっきが施されている。回路基板110は、半導体チップ101のおもて面に対向するように、半導体チップ101と離して配置されている。回路基板110のスルーホールには、各端子ピン109の他方の端部が挿入されている。回路基板110の導体層と、半導体チップ101のおもて面に設けられた電極とが端子ピン109を介して電気的に接続されている。ケースとヒートシンク107との間には、エポキシ樹脂など耐熱性の封止材111が充填されている。
このような半導体モジュールとして、少なくとも1種のエポキシ樹脂、少なくとも1種のイミダゾール化合物、および少なくとも1種のマレイミド化合物を含む、半導体封止用エポキシ樹脂組成物で封止した装置が提案されている(例えば、下記特許文献1参照。)。下記特許文献1には、半導体チップ表面との接着性が良好であり、かつ耐湿性に優れた硬化物について開示されている。
また、熱硬化性樹脂組成物として、フェノール性水酸基を含有する新規ビスマレイミド類、当該ビスマレイミド類と1分子中に2個以上のグリシジル基を有するエポキシ樹脂を含有する熱硬化性樹脂組成物が提案されている(例えば、下記特許文献2参照。)。また、別の熱硬化性樹脂組成物として、水酸基を含むポリマレイミドが提案されている(例えば、下記特許文献3参照。)。
特表2014−521754号公報 特開2009−161605号公報 特開平5−105733号公報
しかしながら、図7に示すようなピン構造の半導体モジュールでは、積層基板103と回路基板110との間隔hが例えば900μm程度と狭い場合、次の問題が生じる。エポキシ樹脂など従来の封止材111は、半導体チップ101や、端子ピン109、積層基板103の導電性板104に対する濡れ性が悪く、積層基板103と回路基板110とに挟まれた間隔hの狭い部分への充填性が悪い。このため、積層基板103と回路基板110とに挟まれた部分において、封止材111にボイドが生じやすい。特に、ニッケルめっきを表面に施した端子ピン109との境界付近において封止材111にボイドが生じやすく、端子ピン109に対する封止材111の密着性が劣る。このため、例えばパワーサイクル等の信頼性が低下するという問題がある。
この発明は、上述した従来技術による問題点を解消するため、封止材と各部材との密着性を向上させることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、半導体チップ、導電性板および端子を実装した絶縁基板を備えた半導体装置であって、次の特徴を有する。ニッケルを主成分とする金属膜で覆われた前記端子が配置されている。前記金属膜の表面に、酸化膜が形成されている。前記絶縁基板は、前記酸化膜の上に塗布されたときに前記酸化膜に対する接触角が35°以下になる封止材に囲まれている。前記封止材は、前記酸化膜に接して前記端子の第1の端部を内部に含む。
また、この発明にかかる半導体装置は、上述した発明において、前記端子の第2の端部が前記封止材の外側に露出されている。前記酸化膜は、前記端子の前記封止材の内部に位置する前記第1の端部に形成されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記酸化膜が前記半導体チップの表面電極および前記導電性板の表面に形成されていることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、半導体チップ、導電性板および端子を実装した絶縁基板を備えた半導体装置であって、次の特徴を有する。ニッケルを主成分とする金属膜で覆われた前記端子が配置されている。前記金属膜の表面に、酸化膜が形成されている。前記絶縁基板は、封止材に囲まれている。前記封止材は、前記酸化膜に接して前記端子の第1の端部を内部に含む。前記封止材がモノマレイミド樹脂であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記封止材がヒドロキシ基を有するモノマレイミド樹脂であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、半導体チップ、導電性板および端子を実装した絶縁基板を備えた半導体装置の製造方法であって、次の特徴を有する。まず、前記絶縁基板に、前記半導体チップ、前記導電性板、および、ニッケルを主成分とする金属膜で覆われた前記端子を実装する第1工程を行う。次に、前記第1工程の後、オゾン分子を含む雰囲気に前記端子を曝して前記金属膜を酸化することで、前記金属膜の表面に酸化膜を形成する第2工程を行う。次に、前記酸化膜の上に塗布されたときに前記酸化膜に対する接触角が35°以下になる封止材を前記酸化膜に接触させて前記封止材の内部に前記端子の第1の端部が包まれるように、前記封止材で前記絶縁基板を囲む第3工程を行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第2工程では、前記金属膜の前記端子の前記封止材の外側に露出される第2の端部を保護テープで覆った後に、前記端子を前記雰囲気に曝すことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第2工程では、前記半導体チップの表面電極および前記導電性板を前記雰囲気に曝して酸化することで、前記表面電極および前記導電性板の表面に前記酸化膜を形成することを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、半導体チップ、導電性板および端子を実装した絶縁基板を備えた半導体装置の製造方法であって、次の特徴を有する。まず、前記絶縁基板に、前記半導体チップ、前記導電性板、および、ニッケルを主成分とする金属膜で覆われた前記端子を実装する第1工程を行う。次に、前記第1工程の後、オゾン分子を含む雰囲気に前記端子を曝して前記金属膜を酸化することで、前記金属膜の表面に酸化膜を形成する第2工程を行う。次に、封止材を前記酸化膜に接触させて前記封止材の内部に前記端子の第1の端部が包まれるように、前記封止材で前記絶縁基板を囲む第3工程を行う。前記第3工程では、前記ケースの内側に前記封止材として液状のモノマレイミド樹脂を封入して熱硬化させることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記封止材は、ヒドロキシ基を有するモノマレイミド樹脂であることを特徴とする。
上述した発明によれば、狭い間隔で配置された導体部間(端子間や、端子、表面電極および導電性板と他部材との間)に充填された封止材にボイドが生じることを低減させることができる。これにより、導体部と封止材との密着性を向上させることができるため、例えばパワーサイクル等の信頼性を向上させることができる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、封止材と各部材との密着性を向上させることができるという効果を奏する。
実施の形態1にかかる半導体装置の構造を示す断面図である。 実施の形態1にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態1にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態2にかかる半導体装置の構造を示す断面図である。 実施の形態2にかかる半導体装置の別の一例の構造を示す断面図である。 実施例の評価結果を示す図表である。 従来のケース構造の半導体装置の断面構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態1)
実施の形態1にかかる半導体装置の構造について、ピン構造の半導体モジュールを例に説明する。図1は、実施の形態1にかかる半導体装置の構造を示す断面図である。図1に示す実施の形態1にかかる半導体装置は、積層基板3上の導体層と回路基板10の導体層とを端子ピン9により電気的に接続したピン構造の半導体モジュールである。図1には、例えばインバータ回路一相分(U相)の半導体モジュールの一例を示す。積層基板3上の導体層とは、積層基板3のおもて面に実装された半導体チップ1のおもて面に設けられた図示しない電極(以下、おもて面電極とする)、または、積層基板3のおもて面に実装された導電性板4である。なお、積層基板のおもて面とは、半導体チップ1や導電性板4が実装され、後述する封止材11に覆われる側の面である。
具体的には、図1に示すように、半導体素子を有する半導体チップ1の裏面は、放熱性のよい例えばアルミニウム(Al)や銅(Cu)などの金属からなる板状のヒートスプレッダ2のおもて面にはんだにより接合されている。ヒートスプレッダ2の裏面は、積層基板3のおもて面の導電性板4に接合されている。ヒートスプレッダ2を設けずに、半導体チップ1の裏面を積層基板3のおもて面の導電性板4にはんだにより接合してもよい。積層基板3は、絶縁基板であるセラミック基板5のおもて面に銅箔により導電性板4を形成し、セラミック基板5の裏面に銅箔により導電性板6を形成してなる。絶縁基板は、アルミナ(酸化アルミニウム(Al23))や窒化アルミニウム(AlN)などのセラミックで構成される。導電性板4は、主に銅で構成される。積層基板3の裏面の導電性板6は、放熱性のよい例えばアルミニウムや銅などの金属からなる板状のヒートシンク7の表面にはんだ、またはサーマルグリース等により接合されている。ヒートシンク7を設けずに、積層基板3の裏面の導電性板6の厚さを分厚くした構成としてもよい。
ヒートシンク7の周縁には図示省略するケースが接着されており、ケースによってヒートシンク7上に配置された各部材(半導体チップ1、ヒートスプレッダ2および積層基板3)が囲まれている。ヒートシンク7を設けない場合には、積層基板3の周縁にケースが接着され、ケースによって積層基板3のおもて面上の各部材が囲まれる。ケースの内側には、さらに外部電極用端子8(太縦線で図示)、端子ピン9(太縦線で図示)、回路基板10、主端子P,N,Uなどが設けられている。外部電極用端子8、端子ピン9および主端子P,N,Uの表面には、例えばニッケル(Ni)−リン(P)合金などのニッケルめっき(不図示)が施されている。外部電極用端子8の一方の端部(第1の端部)は導電性板4に接合され、他方の端部(第2の端部)はケースの内側から外側に突き抜けて外側に露出されている。外部電極用端子8は、例えばボンディングワイヤーを介して電気的に接続された半導体チップ1の電極をケースの外側へ引き出す機能を有する。なお、端子として、外部電極用端子8、端子ピン9および主端子P,N,Uを配置する場合を例に説明しているが、さらに、これらの端子と同様の材料構成を有する他の端子を配置してもよい。
外部電極用端子8によって外側へ引き出される半導体チップ1の電極とは、半導体チップ1のおもて面電極や、半導体チップ1の裏面に設けられた図示しない電極(以下、裏面電極とする)である。ケースの内側とは、ケースとヒートシンク7とに囲まれ、後述する封止材11が充填される空間である。すなわち、ケースは封止材11に接触し、封止材11の外寸とほぼ同じサイズで封止材11の周囲を覆う蓋状(例えば封止材11を内包する凹状)の外型を有する(図4,5においても同様)。ケースの外側とは、ケースによってヒートシンク7上の各部材が配置された空間と隔てられた外部の空間である。また、ケースを設けない構成とすることも可能である。ケースを設けない構成とは、ヒートシンク7上の各部材を内包するように封止材11を固めて一体化する場合であり、封止材11の表面が外側に露出された構成である。
端子ピン9は、半導体チップ1のおもて面上に複数配置されている。各端子ピン9ともに一方の端部が半導体チップ1のおもて面電極や、積層基板3の導電性板4、回路基板10の導体層などの各導体層に接合されている。図1には、端子ピン9の一方の端部が半導体チップ1のおもて面電極に接合された状態を示す。端子ピン9のピッチ(隣り合う端子ピン9の間隔)dは狭く、例えば0.5mm以上1mm以下程度である。P,N,Uの一方の端部は導電性板4に接合され、他方の端部はケースの内側から外側に突き抜けて外側に露出されている。主端子Pは例えば主電源の正極(プラス)側の入力端子であり、主端子Nは例えば主電源の負極(マイナス)側の入力端子である。主端子Uは、例えばインバータのU相の出力端子である。
回路基板10は、ケースの内側に互いに離して配置されるヒートシンク7上の各部材と高さ方向に対向する。すなわち、回路基板10は、ヒートシンク7上の積層基板3の導電性板4および半導体チップ1のおもて面に対向するように、最下層となるヒートシンク7(または積層基板3)の上方に積層基板3の導電性板4および半導体チップ1と離して配置されている。回路基板10のスルーホールには、各端子ピン9の他方の端部が挿入されている。回路基板10の少なくとも一方の主面(おもて面または裏面)に、導体層(不図示)が設けられている。回路基板10の導体層と、半導体チップ1のおもて面電極とは端子ピン9を介して電気的に接続されている。図1には、回路基板10の両主面にそれぞれ導体層が設けられた場合を示す。積層基板3と回路基板10との間隔hは狭く、例えば900μm程度である。
ケース内側の各導体部は、他部材とのコンタクト(電気的接触部)以外の部分をそれぞれ酸化膜21〜29で覆った状態となっている。ケース内側の各導体部とは、半導体チップ1のおもて面電極、積層基板3の導電性板4,6、回路基板10の導電層、外部電極用端子8、端子ピン9、主端子P,N,U、ヒートスプレッダ2およびヒートシンク7などである。これらケース内側の導体部のうち、少なくとも端子ピン9の表面に酸化膜25が形成されていればよい。その理由は、狭いピッチdで隣り合う端子ピン9の間が後述する封止材11を最も充填しにくい箇所となるからである。図1には、ケース内側のすべての導体部が他部材とのコンタクト以外の部分を酸化膜21〜29で覆われた状態を示す。
具体的には、半導体チップ1のおもて面電極の表面には、端子ピン9などとのコンタクト以外の部分に酸化膜21が形成されている。積層基板3のおもて面の導電性板4の表面には、ヒートスプレッダ2、外部電極用端子8および主端子P,N,Uなどとのコンタクト以外の部分に酸化膜22が形成されている。積層基板3の裏面の導電性板6の表面には、ヒートシンク7とのコンタクト以外の部分に酸化膜22が形成されている。回路基板10の導体層の表面には、他部材とのコンタクト以外の部分に酸化膜23が形成されている。外部電極用端子8および主端子P,N,Uの表面には、半導体チップ1のおもて面電極や積層基板3の導電性板4、外部装置などとのコンタクト以外の部分にそれぞれ酸化膜24,26〜28が形成されている。端子ピン9の表面には、半導体チップ1のおもて面電極や回路基板10の導体層などとのコンタクト以外の部分にそれぞれ酸化膜25が形成されている。ヒートスプレッダ2およびヒートシンク7の表面には、他部材とのコンタクト以外の部分に酸化膜29が形成されている。つまり、封止材11と接する各導体部の表面に酸化膜24,26〜28が形成されている。
ケースとヒートシンク7との間には、耐熱性の封止材11が充填されている。封止材11は、酸化膜21〜29(例えば酸化銅(Cu2O)や酸化ニッケル(NiO)、ニッケル−リン合金の酸化物)に対する濡れ性の高い熱硬化性の材料を熱処理により硬化させてなる。上述したようにケース内側の各導体部の、他部材とのコンタクト以外の部分はそれぞれ酸化膜21〜29で覆われている。このため、酸化膜21〜29に対する濡れ性の高い材料を封止材11として用いることで、封止材11の充填性を向上させることができる。封止材11の濡れ性がよいことで、封止材11は各部材の表面に均一に濡れ広がってゆき、各部材間に隙間なく充填される。具体的には、封止材11として、例えば、非エポキシ系のモノマレイミド樹脂を用いることがよく、より好ましくはヒドロキシ基(水酸基(−OH))を有するモノマレイミド樹脂を用いることがよい。
マレイミド樹脂(マレイミド化合物)は、通常トランスファー成形により成形される材料(固体)であるが、液状化する技術が開示されており(例えば上記特許文献3等)、液状化可能である。液状のマレイミド樹脂(高耐熱液状封止樹脂)は、ガラス転移温度Tgが高く(例えばTg≧200℃)耐熱性が高い。さらに、発明者らは、鋭意研究の結果、液状のモノマレイミド樹脂が酸化膜21〜29に対する接触角が小さいため(親水性)、濡れ性が高くかつ密着性がよいことを見出した。すなわち、液状のモノマレイミド樹脂は、上述した狭い間隔hで配置された積層基板3と回路基板10との間や、狭いピッチdで配置された端子ピン9間にも容易に充填可能である。この効果は、モノマレイミド樹脂の中でも特にヒドロキシ基を有するモノマレイミド樹脂で高く得られる。
マレイミド樹脂の末端は、水素(H)原子で終端されるか、芳香族残基を介して水素原子またはヒドロキシ基で終端されている。この芳香族残基は、炭素原子数6以上20以下の二価の芳香族炭化水素基(アリール基(Ar−))であり、無置換(官能基)であってもよいし、置換されていてもよい。アリール置換基とは、例えば、炭素原子数1以上6以下の直鎖状または分岐状のアルキル基(好ましくはメチル基(−CH3)、エチル基(−CH2CH3))で置換されたフェニレン基(−C64)などである。ヒドロキシ基を有していないモノマレイミド樹脂として、例えば、N−フェニルマレイミド(MPi)やN−(2メチルフェニル)マレイミドなどが挙げられる。ヒドロキシ基を有するモノマレイミド樹脂として、例えば、N−フェニル(4−ヒドロキシ)−マレイミドやN−(2メチル−4ヒドロキシフェニル)−マレイミドなどが挙げられる。
次に、実施の形態1にかかる半導体装置の製造方法について説明する。図2,3は、実施の形態1にかかる半導体装置の製造途中の状態を示す断面図である。まず、図2に示すように、一般的な組立工程により、半導体チップ1、ヒートスプレッダ2、積層基板3、外部電極用端子8、端子ピン9および主端子P,N,Uをそれぞれヒートシンク7のおもて面側の所定位置に接合する。半導体チップ1のおもて面電極、積層基板3の導電性板4,6、回路基板10の導体層、外部電極用端子8、端子ピン9、主端子P,N,U、ヒートスプレッダ2およびヒートシンク7などの各導体部のケース内側に露出されている部分の表面にそれぞれ酸化膜21〜29を形成する。酸化膜21〜29は、例えば、次のように形成する。
外部電極用端子8、端子ピン9および主端子P,N,Uの表面には、上述したようにニッケルめっきとして例えばニッケル−リン合金めっきが施されていることで自然酸化膜が形成されにくい。また、半導体チップ1のおもて面電極、積層基板3の導電性板4,6、回路基板10の導体層などアルミニウムや銅を材料とする各導体部の表面にも、均一な自然酸化膜は形成されにくい。そこで、本発明者らは、外部電極用端子8、端子ピン9および主端子P,N,Uのニッケル−リン合金めっきの表面に、オゾン(O3)酸化処理によって酸化膜24〜28を形成可能であることを新たに見出した。ニッケル−リン合金めっきの表面にオゾン酸化処理を行うことで、例えば10nm以上100nm以下の厚さで酸化膜24〜28を形成することができる。また、このオゾン酸化処理時、半導体チップ1のおもて面電極、積層基板3の導電性板4,6、回路基板10の導体層、ヒートスプレッダ2およびヒートシンク7の表面にも、各端子表面の酸化膜24〜28と同様に酸化膜21〜23,29が形成される。
具体的には、酸化膜21〜29を形成するためのオゾン酸化処理は、まず、外部電極用端子8および主端子P,N,Uのケース外側に露出される部分(第2の端部)12a〜12dにそれぞれポリイミドテープなどの保護テープ31a〜31dを巻きつけて保護する。次に、組立途中の半導体モジュールを処理炉(チャンバー)内のステージに載置する。次に、低圧の大気圧環境下の処理炉内に酸素(O2)ガスを導入し、例えば、電力50mWの水銀(Hg)ランプ等のUV(UltraViolet)ランプから照射される184.9nmの波長の紫外線により酸素ガス中の酸素分子(O2)を分解して酸素原子(O)を生成する。このとき、部材表面に付着する有機汚染物質の結合も分解される。生成された酸素原子は、処理炉内の酸素分子と結合してオゾン分子(O3)となる。このオゾン分子を含むガス雰囲気に曝されることによって各導体部が酸化され、図3に示すように、各導体部の表面にそれぞれ酸化膜21〜29が形成される。
このオゾン酸化処理時、外部電極用端子8および主端子P,N,Uのケース外側に露出される部分12a〜12dは保護テープ31a〜31dで覆われているため、酸化されない。すなわち、外部電極用端子8および主端子P,N,Uには、保護テープ31a〜31dで保護されていないケース内側の部分13a〜13dの他部材とのコンタクト以外の部分に酸化膜24,26〜28が形成される。半導体チップ1のおもて面電極、積層基板3の導電性板4,6、回路基板10の導体層、ヒートスプレッダ2およびヒートシンク7の表面の酸化膜21〜23,29は自然酸化膜であってもよい。次に、外部電極用端子8および主端子P,N,Uのケース外側に露出される部分12a〜12dから保護テープ31a〜31dを剥がす。次に、ヒートシンク7の周縁にケースを接着して、ケースによって半導体チップ1や回路基板10などを囲む。その後、一般的な方法により、ケースの内側に液状のモノマレイミド樹脂を封入して熱処理により硬化させることで、ケース内側を封止材11で充填する。これによって、図1に示す半導体モジュールが完成する。
以上、説明したように、実施の形態1によれば、ケース内側に配置される導体部(少なくとも端子ピン)の表面に酸化膜を形成し、封止材として酸化膜に対する濡れ性の高い材料を用いることで、狭い間隔で配置された導体部間に充填された封止材にボイドが生じることを低減させることができる。これにより、導体部と封止材との密着性を向上させることができるため、例えばパワーサイクル等の信頼性を向上させることができる。
(実施の形態2)
次に、実施の形態2にかかる半導体装置の構造について説明する。図4は、実施の形態2にかかる半導体装置の構造を示す断面図である。図5は、実施の形態2にかかる半導体装置の別の一例の構造を示す断面図である。実施の形態2にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、酸化膜21〜29に対する濡れ性の高い熱硬化性の材料(液状のモノマレイミド樹脂)を硬化させてなる封止材(以下、第1封止材とする)41,51によってケース内側の一部の導体部のみを覆っている点である。ケース内側において第1封止材41,51以外の部分には、第1封止材41,51と材料の異なる封止材(以下、第2封止材とする)42,52が充填されている。すなわち、ケース内側の異なる位置に充填された2種類以上の樹脂材料で封止材11が構成されている。
具体的には、図4に示すように、端子ピン9の、半導体チップ1と回路基板10とに挟まれた部分、および半導体チップ1を第1封止材41で覆い、ケース内側の第1封止材41以外の部分に第2封止材42を充填した構成としてもよい。また、図5に示すように、積層基板3と回路基板10とに挟まれた空間全体に第1封止材51を充填して、第1封止材51によって端子ピン9の、半導体チップ1と回路基板10とに挟まれた部分、半導体チップ1、およびヒートスプレッダ2のみを覆う構成としてもよい。ケース内側の第1封止材51以外の部分には、第2封止材52が充填される。第2封止材42,52として、例えば第1封止材41,51よりも低コストの樹脂材料を用いてもよい。具体的には、第2封止材42,52として、例えば、例えば、エポキシ樹脂、フェノール樹脂等を用いることが好ましい。その理由は、チップ周辺が最も発熱しやすく、それ以外の場所はチップ周辺ほど高温にならないため、高耐熱で高価な樹脂で封止する必要がないからである。
以上、説明したように、実施の形態2によれば、実施の形態1と同様の効果を得ることができる。また、実施の形態2によれば、狭い間隔で配置されボイドの生じやすい導体部間(例えば端子ピン間)に酸化膜に対する濡れ性の高い第1封止材を充填することでボイドの発生を抑制し、かつボイドの生じやすい箇所以外に第1封止材よりも低コストの第2封止材を充填することで半導体モジュールの低コスト化を図ることができる。
(実施例)
次に、封止材11の接触角θ、および、封止材11にボイドが発生する度合について検証した。図6は、実施例の評価結果を示す図表である。まず、上述した実施の形態1にかかる半導体装置の製造方法にしたがってオゾン酸化処理したニッケル−リン合金片の表面の酸化膜上にモノマレイミド樹脂を塗布し、一般的な接触角計を用いて酸化膜に対する樹脂の接触角θを測定した(以下、実施例とする)。ニッケル−リン合金片が端子ピン9に相当し、モノマレイミド樹脂が封止材11に相当する。実施例においては、非エポキシ系のモノマレイミド樹脂を用いた第1,2試料と、ヒドロキシ基を有するモノマレイミド樹脂を用いた第3,4試料と、について検証した。
比較として、オゾン酸化処理を行わずに、ニッケル−リン合金片の表面に直にマレイミド樹脂を塗布し、ニッケル−リン合金片に対する樹脂の接触角θを測定した(第5試料:以下、比較例1とする)。比較例1では、マレイミド樹脂の種類によらず同様の結果となるため、マレイミド樹脂の種類の記載を省略している。さらに、ニッケル−リン合金片の表面の酸化膜上に塗布する樹脂を、非エポキシ系のビスマレイミド樹脂とした第6試料と、エポキシ樹脂とした第7試料とについても、実施例と同様に酸化膜に対する樹脂の接触角θを測定した(以下、比較例2とする)。比較例2の樹脂の種類以外の条件は実施例と同様である。実施例および比較例1,2ともに樹脂の粘性はほぼ同じとした。これら実施例および比較例1,2における樹脂の接触角θを図6に示す。
また、図6には、実施の形態1にかかる半導体装置の構造を備えた半導体モジュールに実施例(第1〜4試料)および比較例1,2(第5〜7試料)を適用し、封止材11にボイドが発生する度合を評価した結果(ボイド評価)も示す。すなわち、ボイド評価では、封止材11として第1〜7試料に用いた樹脂を用いて半導体モジュールを作製した。この半導体モジュールにおいて、積層基板3と回路基板10との間隔h、端子ピン9のピッチdは実施の形態1に記載した上記条件とした。図6のボイド評価において、◎は顕微鏡にて10倍に拡大して観察したときにボイドを検出しなかったことを意味する(以下、最良とする)。○は目視によりボイドを検出しなかったことを意味する(以下、良好とする)。△は目視によりボイドを5か所未満検出したことを意味する(以下、正常とする)。×は目視によりボイドを5か所以上検出したことを意味する(以下、不良とする)。
図6に示す結果より、実施例においては、比較例2よりも酸化膜に対する樹脂の接触角θを小さくすることができることが確認された。また、半導体モジュールの封止材11にボイドが発生する度合を、ボイド評価が最良(◎)、良好(○)および正常(△)になる程度に抑制することができることが確認された。その理由は、次の通りである。酸化膜の表面には部分的にヒドロキシ基が存在することで、親水性となっている。モノマレイミド樹脂は、末端を酸素原子で終端した有機化合物であり、親水性を示す酸化膜の表面との親和性が高い。すなわち、モノマレイミド樹脂は、酸化膜に対する濡れ性が高いからである。また、ヒドロキシ基を有するモノマレイミド樹脂を用いた第3,4試料は、ヒドロキシ基を有していないモノマレイミド樹脂を用いた第1,2試料と比べて、酸化膜に対する樹脂の接触角θを小さく、かつボイド評価を高くすることができることが確認された。その理由は、酸化膜の表面は酸素原子で終端されており、ヒドロキシ基は酸素原子で終端された面になじみがよく、かつ酸素原子との共有結合を作りやすいからである。
一方、比較例2では、ニッケル−リン合金片の表面に酸化膜を形成したとしても、酸化膜に対する樹脂の接触角θおよびボイド評価がともに、ニッケル−リン合金片の表面に直に樹脂を塗布した比較例1とほぼ同じく悪い結果になることが確認された。特に比較例2の第7試料のようにエポキシ樹脂を用いた場合、比較例1と同じ悪い結果となる。その理由は、エポキシ樹脂の濡れ性が低いからである。エポキシ樹脂の濡れ性が低い理由は、エポキシ樹脂が末端にメチル基を有しているからであると推測される。また、比較例2の第6試料のようにビスマレイミド樹脂を用いた場合、酸化膜に対する樹脂の接触角θが大きくなる。その理由は、次の通りである。ビスマレイミド樹脂は、末端を酸素原子で終端しているが、末端基を挟んで2つのモノマレイミドを配置した対称構造であり、かつ末端基にヒドロキシ基を含有しない。このため、ビスマレイミド樹脂は、モノマレイミド樹脂に比べて酸化膜に対する濡れ性が低いからである。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、本発明は、上述した狭いピッチで端子ピンが隣り合っていたり、狭い間隔で積層基板と回路基板とが配置されるピン構造の半導体モジュールで特に効果を奏するが、ヒートシンク上(または積層基板上)の各部材が封止材に内包されたさまざまな構成の半導体モジュールに本発明を適用可能である。すなわち、回路基板や端子ピンを設けない構成であっても、積層基板の周囲などボイドの発生しやすい箇所を有する従来構造に本発明を適用にした場合においても同様の効果を奏する。また、上述した各実施の形態では、封止材として非エポキシ系のモノマレイミド樹脂を用いる場合を例に説明しているが、封止材は酸化膜に対する濡れ性の高い熱硬化性の材料であればよく、他の材料を用いてもよい。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のイグナイタなどに使用されるパワー半導体装置に有用であり、特に導電部間の間隔が狭いピン構造の半導体モジュールに適している。
1 半導体チップ
2 ヒートスプレッダ
3 積層基板
4,6 導電性板
5 セラミック基板
7 ヒートシンク
8 外部電極用端子
9 端子ピン
10 回路基板
11 封止材
12a 外部電極用端子のケース外側に露出される部分
12b〜12d 主端子のケース外側に露出される部分
13a〜13d 主端子の保護テープで保護されていないケース内側の部分(主端子のケース内側に位置する部分)
21〜29 酸化膜
31a〜31d 保護テープ
41,51 第1封止材
42,52 第2封止材
P,N,U 主端子
d 端子ピンのピッチ
h 積層基板と回路基板との間隔

Claims (10)

  1. 半導体チップ、導電性板および端子を実装した絶縁基板を備えた半導体装置であって、
    ニッケルを主成分とする金属膜で覆われた前記端子と、
    前記金属膜の表面に形成された酸化膜と、
    前記絶縁基板を囲み、前記酸化膜に接して前記端子の第1の端部を内部に含む、前記酸化膜の上に塗布されたときに前記酸化膜に対する接触角が35°以下になる封止材と、
    を備えることを特徴とする半導体装置。
  2. 半導体チップ、導電性板および端子を実装した絶縁基板を備えた半導体装置であって、
    ニッケルを主成分とする金属膜で覆われた前記端子と、
    前記金属膜の表面に形成された酸化膜と、
    前記絶縁基板を囲み、前記酸化膜に接して前記端子の第1の端部を内部に含む封止材と、
    を備え、
    前記封止材は、モノマレイミド樹脂であることを特徴とする半導体装置。
  3. 前記封止材は、ヒドロキシ基を有するモノマレイミド樹脂であることを特徴とする請求項2に記載の半導体装置。
  4. 前記端子の第2の端部は、前記封止材の外側に露出されており、
    前記酸化膜は、前記端子の前記封止材の内部に位置する前記第1の端部に形成されていることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
  5. 前記酸化膜は、前記半導体チップの表面電極および前記導電性板の表面に形成されていることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。
  6. 半導体チップ、導電性板および端子を実装した絶縁基板を備えた半導体装置の製造方法であって、
    前記絶縁基板に、前記半導体チップ、前記導電性板、および、ニッケルを主成分とする金属膜で覆われた前記端子を実装する第1工程と、
    前記第1工程の後、オゾン分子を含む雰囲気に前記端子を曝して前記金属膜を酸化することで、前記金属膜の表面に酸化膜を形成する第2工程と、
    前記酸化膜の上に塗布されたときに前記酸化膜に対する接触角が35°以下になる封止材を前記酸化膜に接触させて前記封止材の内部に前記端子の第1の端部が包まれるように、前記封止材で前記絶縁基板を囲む第3工程と、
    を含むことを特徴とする半導体装置の製造方法。
  7. 半導体チップ、導電性板および端子を実装した絶縁基板を備えた半導体装置の製造方法であって、
    前記絶縁基板に、前記半導体チップ、前記導電性板、および、ニッケルを主成分とする金属膜で覆われた前記端子を実装する第1工程と、
    前記第1工程の後、オゾン分子を含む雰囲気に前記端子を曝して前記金属膜を酸化することで、前記金属膜の表面に酸化膜を形成する第2工程と、
    封止材を前記酸化膜に接触させて前記封止材の内部に前記端子の第1の端部が包まれるように、前記封止材で前記絶縁基板を囲む第3工程と、
    を含み、
    前記第3工程では、前記封止材として液状のモノマレイミド樹脂を熱硬化させることを特徴とする半導体装置の製造方法。
  8. 前記封止材は、ヒドロキシ基を有するモノマレイミド樹脂であることを特徴とする請求項7に記載の半導体装置の製造方法。
  9. 前記第2工程では、前記端子の前記封止材の外側に露出される第2の端部を保護テープで覆った後に、前記端子を前記雰囲気に曝すことを特徴とする請求項6〜8のいずれか一つに記載の半導体装置の製造方法。
  10. 前記第2工程では、前記半導体チップの表面電極および前記導電性板を前記雰囲気に曝して酸化することで、前記表面電極および前記導電性板の表面に前記酸化膜を形成することを特徴とする請求項6〜9のいずれか一つに記載の半導体装置の製造方法。
JP2015122078A 2015-06-17 2015-06-17 半導体装置および半導体装置の製造方法 Active JP6507874B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015122078A JP6507874B2 (ja) 2015-06-17 2015-06-17 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015122078A JP6507874B2 (ja) 2015-06-17 2015-06-17 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017010985A JP2017010985A (ja) 2017-01-12
JP6507874B2 true JP6507874B2 (ja) 2019-05-08

Family

ID=57764071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015122078A Active JP6507874B2 (ja) 2015-06-17 2015-06-17 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6507874B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6812919B2 (ja) * 2017-07-12 2021-01-13 昭和電工マテリアルズ株式会社 半導体パッケージ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6060742A (ja) * 1983-09-14 1985-04-08 Matsushita Electronics Corp リ−ドフレ−ム
JPH0290661A (ja) * 1988-09-28 1990-03-30 Kobe Steel Ltd 半導体装置用リードフレームおよび半導体装置
JPH05105733A (ja) * 1991-10-14 1993-04-27 Hitachi Chem Co Ltd 水酸基含有ポリマレイミド樹脂及びその製造法
DE10148120B4 (de) * 2001-09-28 2007-02-01 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
JP3879658B2 (ja) * 2002-11-21 2007-02-14 松下電器産業株式会社 電子部品製造方法
JP5214235B2 (ja) * 2007-12-28 2013-06-19 群栄化学工業株式会社 フェノール性水酸基を有する新規ビスマレイミド類及びこれを必須成分とする熱硬化性樹脂組成物、及びその硬化物
JP2013131595A (ja) * 2011-12-21 2013-07-04 Hitachi Ltd 金属部材と樹脂の接合方法およびその接合体
DE112013001425T5 (de) * 2012-03-15 2014-12-18 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP2015109292A (ja) * 2012-03-19 2015-06-11 三菱電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
JP2017010985A (ja) 2017-01-12

Similar Documents

Publication Publication Date Title
KR102332362B1 (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
US9117795B2 (en) Semiconductor device
JP5607829B2 (ja) 半導体装置
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
JP2009253280A (ja) 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法
US20120104621A1 (en) Power package module and method for fabricating the same
US10665768B2 (en) Thermoelectric conversion module package
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
JP2015046476A (ja) 電力用半導体装置およびその製造方法
JP4967701B2 (ja) 電力半導体装置
US10256169B2 (en) Semiconductor device
JP6507874B2 (ja) 半導体装置および半導体装置の製造方法
JP2010245468A (ja) モールドパッケージの実装構造および実装方法
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
KR20150078911A (ko) 반도체 패키지 및 그 제조방법
JP5268660B2 (ja) パワーモジュール及びパワー半導体装置
JP2017212362A (ja) 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法
JP6167535B2 (ja) 半導体装置および半導体装置の製造方法
TW540131B (en) Mask sheet for assembly of semiconductor device and assembling method of semiconductor device
US8772912B2 (en) Electronic device
US20090146275A1 (en) Lead frame and semiconductor device provided with lead frame
JP4992302B2 (ja) パワー半導体モジュール
US20240186199A1 (en) Semiconductor power module and method for manufacturing a semiconductor power module
JP2014060344A (ja) 半導体モジュールの製造方法、半導体モジュール
JP7297148B2 (ja) 金属接合体、半導体装置、導波管及び被接合部材の接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190318

R150 Certificate of patent or registration of utility model

Ref document number: 6507874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250