EP1393370A2 - Elektronischer chip und elektronische chip-anordnung - Google Patents

Elektronischer chip und elektronische chip-anordnung

Info

Publication number
EP1393370A2
EP1393370A2 EP02748564A EP02748564A EP1393370A2 EP 1393370 A2 EP1393370 A2 EP 1393370A2 EP 02748564 A EP02748564 A EP 02748564A EP 02748564 A EP02748564 A EP 02748564A EP 1393370 A2 EP1393370 A2 EP 1393370A2
Authority
EP
European Patent Office
Prior art keywords
chip
electronic
electronic chip
external
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP02748564A
Other languages
English (en)
French (fr)
Inventor
Wolfgang HÖNLEIN
Helmut Klose
Franz Kreupl
Werner SIMBÜRGER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1393370A2 publication Critical patent/EP1393370A2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0566—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/131 - H01L2224/13191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Definitions

  • the invention relates to an electronic chip and an electronic chip arrangement.
  • the chip arrangement 200 has a first electronic chip 201 and a second electronic chip 202, the first chip 201 and the second chip 202 having to be contacted electrically.
  • the first chip 201 has a plurality of electrical components, an electrical resistor 204, a capacitance 205 and an inductor 206, which are integrated as electrical circuit 207 in the first electronic chip 201.
  • the first chip has a first external chip
  • Metal contact 208 via which the first electronic chip 201 is electronically coupled to the second electronic chip 202.
  • the second chip 202 also has an electrical one
  • Circuit on (not shown), which is integrated in the second chip 202. Furthermore, a is in the second chip 202 second external chip metal contact 209 is provided, which is used for electrical contacting with the first electronic chip metal contact 208 of the first electronic chip 201.
  • solder material 210 is introduced for the electronic coupling of the two chip metal contacts 208, 209.
  • the two external chip metal contacts 208, 209 are coupled by means of the solder material 210, preferably by soldering the chip metal contacts 208, 209 to the solder material 210.
  • BGA ball grid array method
  • FC flip chip method
  • FSC chip scale packaging method
  • PDIP plastic dual -In-line packages process
  • QFP Quad Fiat Packs process
  • SOICs Small Outline ICs process
  • the external chip-metal contacts are soldered to one another or contacted by means of bonding wires, or at least by means of metal connections.
  • the limited current carrying capacity of the connecting material is disadvantageous, in particular in the case of a high-frequency application, since it results in very strong heating and a not insignificant electronic resistance of the chip coupling.
  • cracks generally damage in the metal connection, can occur in the coupling itself due to the considerable mechanical load, which can lead to deteriorated electronic contacting or even to no longer existing electronic contacting.
  • [1] also discloses a tactile sensor in which a large number of nanowires are grown on a plurality of contact elements. An element to be detected by means of the sensor is detected in that the nanowires are mechanically bent by that of the element, so that the nanowires touch adjacent contact elements of the sensor and an electrical short circuit is thus formed.
  • [2] describes a microelectronic device in which a nanoporous layer is introduced between two electrically conductive contacting elements, the pores being filled with metal, so that the contacting elements are electrically coupled by means of the metal-filled pores.
  • [3] describes a process for the production of carbon nanotubes.
  • the invention is therefore based on the problem of electronically conducting coupling of an electronic chip to an additional chip via an external electronic chip contact, the coupling being designed to be less susceptible to faults.
  • An electronic chip has a plurality of external chip contacts, preferably a plurality of chip metal contacts, on each of which a plurality of nanotubes are applied for contacting the electronic chip with another electronic chip.
  • the other electronic chip also has a plurality of external chip contacts, preferably a plurality of chip metal contacts.
  • the multiplicity of nanotubes each of an external chip contact are to be contacted with a corresponding, clearly associated, external chip contact of the other electronic chip.
  • an electronic chip is to be understood as a normally finished electronic chip.
  • fully processed means that all process steps for the production of electrical circuits integrated in the chip have been completed and only possible packaging steps (packaging process steps) with the appropriate attachment of housings have not yet been carried out.
  • an external chip contact means an electrical contact of the chip which is still present after the chip has been finished, for external control of the chip, i.e. by a control or a signal exchange from an element located in the vicinity of the chip, for example with another chip.
  • An electronic chip arrangement has a first electronic chip and a second electronic chip.
  • the first electronic chip has a plurality of external chip contacts, on which a plurality of nanotubes are applied for contacting the electronic first chip with the second electronic chip.
  • the second electronic chip also has a plurality of external chip contacts which can be electrically and mechanically contacted with the nanotubes applied to the first chip contact of the first electronic chip.
  • the nanotubes of an external chip contact of the first electronic chip are contacted with exactly one external chip contact of the second external chip contact.
  • nanotubes preferably carbon nanotubes
  • the use of nanotubes according to the invention has the particular advantage that the nanotubes used are flexible and that there is therefore a more stable coupling both with regard to the mechanical stability and with regard to the reliability of the electronic coupling between the external ones Chip contacts is achieved. This is particularly due to the fact that the modulus of elasticity is approximately one TPa.
  • Another advantage of the coupling between the electronic chips according to the invention is that the nanotubes are chemically inert.
  • Carbon nanotubes are usually used, the current carrying capacity, in particular of the electrically conductive carbon nanotubes, being up to a factor of 1000 greater than, for example, the current carrying capacity of copper as the metal usually used for the connection between two electronic chips.
  • Another advantage is the thermal conductivity of the nanotubes, which is around 6000 watts / mK, whereas the thermal conductivity of copper is about 400 watts / mK.
  • nanotubes especially carbon nanotubes
  • the use of nanotubes, especially carbon nanotubes reduces the problem described above in two ways.
  • the high thermal conductivity of the nanotubes quickly dissipates the heat to the environment;
  • the shear forces that occur in the coupling due to the easily movable and yet stable nanotubes can be reduced without the nanotubes themselves being destroyed.
  • the nanotubes can be configured as carbon nanotubes, in this connection in particular as electrically conductive or electrically semiconducting carbon nanotubes.
  • the chip contact which preferably consists of metal and is henceforth also referred to as chip-metal contact, can consist of a layer sequence, in particular two layers, a chip-metal contact layer and a catalyst layer applied thereon.
  • the catalyst layer has material which has a catalytic effect with regard to the growth of nanotubes, preferably with regard to the growth of carbon nanotubes.
  • a catalyst layer is also to be understood as an accumulation of individual material clusters from the respective catalyst material, the catalyst layer does not necessarily have to consist of a continuous layer of catalyst material.
  • the chip metal contact layer itself can also consist of a metal which has a catalytic effect with regard to the growth of the nanotubes.
  • the growth of the nanotubes is considerably simplified and accelerated by the use of catalyst material.
  • the chip-metal contact in particular the chip-metal contact layer, can be made from any metal, preferably from aluminum and / or copper or from any metal alloy, preferably from a metal alloy of the two metals mentioned above.
  • Nickel, cobalt or iron or a mixture of the materials mentioned can be used as the catalyst material.
  • the nanotubes are soldered to the external chip metal contact in order to improve the mechanical contact, i. the mechanical coupling between the external chip contact and one end of a respective nanotube to further strengthen, whereby the mechanical stability of the chip connection is further increased.
  • the mechanical coupling between an external chip contact and one end of a respective nanotube can be implemented by means of an electrochemical coupling.
  • the electronic chip is designed as a test chip, ie as a chip with which a given functionality of further electronic chips can be tested.
  • the nanotubes clearly serve as a replacement for the usual needle card for contacting the chip to be tested in each case.
  • the test chip can have an integrated test circuit, which further increases the reliability of the processed electrical signals.
  • the nanotubes can be soldered to the metal of the respective external chip contacts at their two respective ends be, whereby the mechanical and thus also the electronic stability is further increased.
  • the invention can be applied to any number of electronic chips to be contacted.
  • the invention is particularly suitable for use in an RF application, i.e. with high-frequency components or in a high-frequency chip.
  • FIG. 1 shows an electronic chip arrangement according to a first exemplary embodiment of the invention at a first point in time of the production process
  • FIG. 2 shows an electronic chip arrangement according to the prior art
  • FIG. 3 shows an electronic chip arrangement according to the first exemplary embodiment of the invention at a second point in time of the production method
  • FIG. 4 shows an electronic chip arrangement according to the first exemplary embodiment of the invention at a third point in time of the production method
  • FIG. 5 shows an electronic chip arrangement according to a second exemplary embodiment of the invention.
  • Figure 6 is a scanning electron microscope image of a
  • FIG. 1 shows a chip arrangement 100 according to a first exemplary embodiment of the invention at a first point in time during its manufacture.
  • the chip arrangement 100 has a first electronic chip 101 and a second electronic chip 102, which are to be contacted mechanically and electronically with one another.
  • the first electronic chip 101 and the second electronic chip 102 each have an integrated electronic circuit, which, however, are not shown for the sake of a simplified explanation of the invention.
  • a catalyst layer 104 made of iron is applied on a contact pad, ie on an external chip metal contact 103 made of aluminum by means of a lift-off method, wherein according to this exemplary embodiment the catalyst layer 104 consists of a plurality arranged side by side Metal particles, especially metal clusters made of iron.
  • the external chip metal contact 103 can be applied directly together with the catalyst material to the electronic chip 101, which is actually processed.
  • the catalyst layer 104 has a thickness of approximately 5 nm to 10 nm.
  • Embodiment grew up to a height of about 100 microns to 500 microns.
  • the external chip metal contact 103 has a rectangular shape with a side length of 50 ⁇ m to 100 ⁇ m in each case.
  • the carbon nanotubes 105 and thus the chip-metal contact 103 of the first electronic chip 101 are brought into local agreement and brought into mechanical contact with a chip-metal contact 106 of the second electronic chip 102, i. the carbon nanotubes 105 are adjusted with the chip metal contact 106 of the second electronic chip 102.
  • the carbon nanotubes 105 are then embedded in the aluminum of the metal contact layer 103, ie the external chip contact 103, by heating the chip arrangement 100 using a short-time annealing process in a hydrogen environment at above 660 ° C. and then cooling it again.
  • the carbon nanotubes 105 are firmly connected at a respective first end 107 to the aluminum of the external chip metal contact 103 of the first electronic chip 101, ie fastened in the aluminum, and then the first electronic chip 101 is placed over the desired contact area , ie the chip metal contact 106 of the second electronic chip 102, is adjusted and then again heated and cooled again by means of a short-term annealing process in a hydrogen environment at a temperature of over 660 ° C., so that the respective second ends 108 are firmly attached to the aluminum of the external chip metal contact 106 of the second electronic chip 102 connected, that is, fixed in the aluminum.
  • the ends 107, 108 of the carbon nanotubes 105 are clearly soldered to the external chip metal contacts 103, 106.
  • FIG 3 shows the state of the chip arrangement 100 after the first ends 107 of the carbon nanotubes 105 have been soldered to the chip metal contact 103 of the first electronic chip 101 when identical reference numerals are used for identical elements.
  • soldering is done by following the
  • the chip arrangement 100 is brought for a short period of time above the eutectic temperature of the material of the chip metal contacts 103, 106, in order to thus embed the carbon nanotubes 105 in the material of the chip metal contacts 103, 106 , This takes place in the same way for embedding the further ends 108 of the carbon nanotubes 105 in the chip metal contacts 106 of the second electronic chip 102.
  • Carbon nanotubes 105 in the chip metal contacts 103, 106 can be aluminum or any other metal or Metal mixtures such as Pb40Sn60, Pb95Sn5 or any other eutectic mixture can be used to contact the carbon nanotubes 105.
  • FIG. 4 shows the chip arrangement 100 in the state in which the second ends 108 of the carbon nanotubes 105 are already embedded in the external chip metal contact 106 of the second electronic chip 102, i.e. are soldered to it.
  • FIG 5 shows an electronic chip arrangement 500 according to a second exemplary embodiment of the invention.
  • a first electronic chip 501 is designed as a test chip 501 and is used for testing further electronic chips to be tested, shown in accordance with this exemplary embodiment using a chip 502 to be tested.
  • the test chip 501 has a test circuit integrated in it (not shown) and at least one external chip metal contact 503, basically any number of chip metal contacts 503, which have the first ends 507 according to the method described above the catalyst layer 504 grown carbon nanotubes 505 are soldered.
  • the test circuit integrated in the test chip 501 is set up in such a way that it can be used to check a predetermined desired functionality of the electronic chip 502 to be tested.
  • the second ends 508 are not firmly soldered to the external chip metal contact 506 of the electronic chip 502 to be tested, but rather they are are brought into mechanical and thus electrical contact only with the external chip contact 506 of the chip 502 to be tested for test purposes in order to carry out the respective test routine for testing the electronic chip 502 to be tested.
  • FIG. 6 shows an image of a scanning electron microscope from a top view of an electronic chip 600 with a plurality of square external chip metal contacts and carbon nanotubes applied thereon, which clearly form a cluster lawn made of carbon nanotubes on the respective chip metal contact.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Auf mindestens einem externen Chip-Metallkontakt des elektronischen Chips ist eine Vielzahl von Nanoröhren aufgebracht zum Kontaktieren des elektronischen Chips mit einem weiteren elektronischen Chip.

Description

Beschreibung
Elektronischer Chip und elektronische Chip-Anordnung
Die Erfindung betrifft einen elektronischen Chip sowie eine elektronische Chip-Anordnung .
Zum mechanischen und elektrischen Kontaktieren zweier fertig prozessierter elektronischer Chips miteinander oder eines prozessierten Chips mit einer Umgebungseinheit ist es bekannt, die vertikale Verbindung zwischen zwei elektronischen Chips über jeweils einen externen Chip- Metallkontakt der beiden jeweiligen miteinander zu kontaktierenden elektronischen Chips sowie über eine Lotverbindung zu kontaktieren.
Fig.2 zeigt eine solche bekannte Chip-Anordnung 200.
Die Chip-Anordnung 200 weist einen ersten elektronischen Chip 201 sowie einen zweiten elektronischen Chip 202 auf, wobei der erste Chip 201 und der zweite Chip 202 miteinander elektrisch zu kontaktieren sind.
Der erste Chip 201 weist in einer auf einem Substrat 203 aufgebrachten Schichtenfolge mehrere elektrische Bauelemente, einen elektrischen Widerstand 204, eine Kapazität 205 und eine Induktivität 206 auf, die als elektrische Schaltung 207 in den ersten elektronischen Chip 201 integriert sind.
Weiterhin weist der erste Chip einen ersten externen Chip-
Metallkontakt 208 auf, über den der erste elektronische Chip 201 mit dem zweiten elektronischen Chip 202 elektronisch gekoppelt werden ist.
Der zweite Chip 202 weist ebenfalls eine elektrische
Schaltung auf (nicht dargestellt) , die in dem zweiten Chip 202 integriert ist. Weiterhin ist in dem zweiten Chip 202 ein zweiter externer Chip-Metallkontakt 209 vorgesehen, der zur elektrischen Kontaktierung mit dem ersten elektronischen Chip-Metallkontakt 208 des ersten elektronischen Chips 201 dient .
Zwischen die beiden externen Chip-Metallkontakte 208, 209 ist zur elektronischen Kopplung der beiden Chip-Metallkontakte 208, 209 Lotmaterial 210, üblicherweise eine elektrisch leitende Metallverbindung, eingebracht. Mittels des Lotmaterials 210 werden die beiden externen Chip- Metallkontakte 208, 209 gekuppelt, vorzugsweise, indem die Chip-Metallkontakte 208, 209 mit dem Lotmaterial 210 verlötet werden.
Zum Kontaktieren zweier fertig prozessierter elektronischer Chips sind unterschiedliche Verfahren bekannt, wie beispielsweise das Ball Grid Array-Verfahren (BGA) , das Flip- Chip-Verfahren (FC) , das Chip-Scale-Packaging-Verfahren (FSC) , das Plastic-Dual-In-line-Packages-Verfahren (PDIP) , das Quad Fiat Packs-Verfahren (QFP) oder auch das Small- Outline ICs-Verfahren (SOICs) .
Diesen Verfahren ist gemeinsam, dass zum Kontaktieren die externen Chip-Metallkontakte miteinander verlötet oder mittels Bonddrähten, jedenfalls mittels Metallverbindungen kontaktiert werden.
Für den Fall, dass ein elektronischer Chip als Test-Chip ausgestaltet ist zum Testen der korrekten Funktionsweise einer Vielzahl weiterer Chips, ist es erforderlich, einen externen Chip-Metallkontakt des Test-Chips mit jeweils einem Test-Anschluss, welcher ebenfalls einen Chip-Metallkontakt aufweist, des jeweils zu testenden elektronischen Chips zu koppeln. Dies erfolgt üblicherweise unter Verwendung sogenannter Nadelkarten, d.h. anschaulich mittels nadelartiger Metallkontakte. Die bekannte Kopplung zweier elektronischer Chips unter Verwendung von Metallschichten oder Bonddrähten, allgemein unter Verwendung von Metallelementen, weist mehrere Nachteile auf .
Insbesondere bei einer Hochfrequenz-Anwendung ist die begrenzte Stromtragfähigkeit des Verbindungsmaterials von Nachteil, da sie eine sehr starke Erwärmung und einen nicht zu vernachlässigenden elektronischen Widerstand der Chip- Kopplung zur Folge hat.
Ferner können in der Kopplung selbst aufgrund der erheblichen mechanischen Belastung Risse, allgemein Beschädigungen in der Metallverbindung, auftreten, die zu einer verschlechterten elektronischen Kontaktierung bis hin zu einer nicht mehr bestehenden elektronischen Kontaktierung führen können.
In [1] ist ferner ein taktiler Sensor bekannt, bei dem auf einer Mehrzahl von Kontaktelementen jeweils eine Vielzahl von Nanodrähte aufgewachsen sind. Eine mittels des Sensors zu erfassendes Element wird erfasst, indem die Nanodrähte von dem von dem Element mechanisch verbogen werden, so dass sich die Nanodrähte benachbarter Kontaktelemente des Sensors berühren und damit ein elektrischer Kurzschluss gebildet wird.
[2] beschreibt eine mikroelektronische Vorrichtung, bei der zwischen zwei elektrisch leitfähigen Kontaktierungselementen eine nanoporöse Schicht eingebracht ist, wobei die Poren mit Metall gefüllt sind, so dass die Kontaktierungselemente mittels der metallgefüllte Poren elektrisch gekoppelt sind.
[3] beschreibt ein Verfahren zum Herstellen von Kohlenstoff- Nanoröhren.
In [4] ist ein weiterer elektrischer Messfühler offenbart, In der erst nach dem Zeitrang der Erfindung veröffentlichten Druckschrift [5] ist eine Einrichtung beschrieben mit mindestens zwei Schaltkreis-Schichten, welche in vertikaler Richtung mittels Kohlenstoff-Nanoröhren miteinander elektrisch gekoppelt sind.
Somit liegt der Erfindung das Problem zugrunde, einen elektronischen Chip über einen externen elektronischen Chip- Kontakt mit einem weiteren Chip elektronisch leitend zu koppeln, wobei die Kopplung weniger störanfällig ausgestaltet ist.
Das Problem wird durch den elektronischen Chip sowie durch die elektronische Chip-Anordnung mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
Ein elektronischer Chip weist mehrere externe Chip-Kontakte auf, vorzugsweise mehrere Chip-Metallkontakte, auf denen jeweils eine Vielzahl von Nanoröhren aufgebracht sind zum Kontaktieren des elektronischen Chips mit einem anderen elektronischen Chip.
Der andere elektronische Chip weist ebenfalls eine Mehrzahl externer Chip-Kontakte auf, vorzugsweise mehrere Chip- Metallkontakte. Die Vielzahl von Nanoröhren jeweils eines externen Chip-Kontakts sind mit einem entsprechenden, anschaulich zugehörigen, externen Chip-Kontakt des anderen elektronischen Chips zu kontaktieren. Es ist in diesem Zusammenhang anzumerken, dass sich die Nanoröhren unterschiedlicher, beispielsweise einander benachbarter Chip-
Kontakte nicht berühren dürfen, da es sonst zu unerwünschten Kurzschlüssen kommen könnte. Es sind immer nur die Nanoröhren eines Chip-Kontakts mit dem gewünschten, korrespondierenden Chip-Kontakt des anderen elektronischen Chips gekoppelt, so dass anschaulich eine elektrische Kontaktierung nur zwischen den gewünschten externen Chip-Kontakten ermöglicht ist. Erfindungsgemäß ist unter einem elektronischen Chip ein üblicherweise fertig prozessierter elektronischer Chip zu verstehen.
Fertig prozessiert bedeutet in diesem Zusammenhang, dass alle Prozessschritte für die Herstellung von in den Chip integrierten elektrischen Schaltungen abgeschlossen sind und lediglich eventuelle Verpackungsschritte (Packaging- Verfahrensschritte) mit dem entsprechenden Anbringen von Gehäuse noch nicht durchgeführt worden sind.
In diesem Zusammenhang ist unter einem externen Chip-Kontakt ein nach dem Fertigstellen des Chips noch bestehender elektrischer Kontakt des Chips zur chip-äußeren Ansteuerung, d.h. durch eine Ansteuerung oder einen Signalaustausch von einem sich in der Umgebung des Chips befindlichen Elements, beispielsweise mit einem weiteren Chip, zu verstehen.
Eine elektronische Chip-Anordnung weist einen ersten elektronischen Chip sowie einen zweiten elektronischen Chip auf. Der erste elektronische Chip weist eine Mehrzahl externer Chip-Kontakte auf, auf dem eine Vielzahl von Nanoröhren aufgebracht ist zum Kontaktieren des elektronischen ersten Chips mit dem zweiten elektronischen Chip. Der zweite elektronische Chip weist ebenfalls mehrere externe Chip-Kontakt auf, welche mit den auf dem ersten Chip- Kontakt des ersten elektronischen Chips aufgebrachten Nanoröhren elektrisch und mechanisch kontaktierbar ist. Die Nanoröhren jeweils eines externen Chip-Kontakts des ersten elektronischen Chips sind mit genau einem externen Chip- Kontakt des zweiten externen Chip-Kontakt kontaktiert.
Anschaulich kann die Erfindung darin gesehen werden, dass Nanoröhren, vorzugsweise Kohlenstoff-Nanoröhren, dazu verwendet werden, zwei schon fertig prozessierte elektronische Chips miteinander über externe Chip-Kontakte elektrisch zu verbinden. Im Vergleich zur Verwendung von Lotmaterial zum Verbinden zweiter elektronischer Chips weist die erfindungsgemäße Verwendung von Nanoröhren insbesondere den Vorteil auf, dass die verwendeten Nanoröhren biegsam sind und dass somit eine stabilere Kopplung sowohl hinsichtlich der mechanischen Stabilität als auch hinsichtlich der Verlässlichkeit der elektronischen Kopplung zwischen den externen Chip-Kontakten erreicht wird. Dies ist insbesondere darauf zurückzuführen, dass das Elastizitätsmodul bei ungefähr einem TPa liegt.
Ferner ist in diesem Zusammenhang auf die Robustheit der verwendeten Nanoröhren hinzuweisen, was zu einer erheblich verbesserten Stabilität der Kopplung zwischen den externen Chip-Kontakten der miteinander zu kontaktierenden elektronischen Chips führt.
Weiterhin ist ein Vorteil der erfindungsgemäßen Kopplung zwischen den elektronischen Chips darin zu sehen, dass die Nanoröhren chemisch inert sind.
Üblicherweise werden Kohlenstoff-Nanoröhren verwendet, wobei die Stromtragfähigkeit insbesondere der elektrisch leitfähigen Kohlenstoff-Nanoröhren, bis um den Faktor 1000 größer ist als beispielsweise die Stromtragfähigkeit von Kupfer als üblicherweise für die Verbindung zwischen zwei elektronischen Chips verwendetes Metall.
Ein weiterer Vorteil ist in der Wärmeleitfähigkeit der Nanoröhren zu sehen, die bei ungefähr 6000 Watt/mK liegt, wohingegen die Wärmeleitfähigkeit von Kupfer etwa 400 Watt/mK beträgt .
Weiterhin ist darauf hinzuweisen, dass es bei einer festen Metallverbindung zwischen den elektronischen Chips häufig aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten zu erheblichen mechanischen Spannungen in dem Lotmaterial kommt, die bei wiederholten unterschiedlichen thermischen Belastungen zu einer Zerstörung des Bauelements bzw. der externen Chip-Kontakte und/oder der Metallkopplung führen können.
Dieses Problem ist insbesondere bei Hochfrequenz-Anwendungen von Bedeutung, d.h. bei Hochfrequenz-Chips, da diese üblicherweise einen besonders hohen Stromverbrauch während ihres Betriebs haben, was zu einer starken Erwärmung der elektronischen Chips führt.
Der Einsatz von Nanoröhren, insbesondere von Kohlenstoff- Nanoröhren, reduziert die oben beschriebene Problematik in zweifacher Hinsicht. Einerseits wird durch die hohe thermische Leitfähigkeit der Nanoröhren die Wärme schnell an die Umgebung abgeführt, andererseits können über die seitlich leicht bewegbaren und dennoch in sich stabilen Nanoröhren in der Kopplung auftretende Scherkräfte abgebaut werden, ohne dass die Nanoröhren selbst zerstört werden.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Die Nanoröhren können als Kohlenstoff-Nanoröhren ausgestaltet sein, in diesem Zusammenhang insbesondere als elektrisch leitende oder elektrisch halbleitende Kohlenstoff-Nanoröhren. Der Chip-Kontakt, der vorzugsweise aus Metall besteht und somit im weiteren auch als Chip-Metallkontakt bezeichnet wird, kann als eine Schichtenfolge insbesondere zweier Schichten, einer Chip-Metallkontaktschicht und einer darauf aufgebrachten Katalysatorschicht, bestehen. Die Katalysatorschicht weist Material auf, welches hinsichtlich des AufWachsens von Nanoröhren, vorzugsweise hinsichtlich des Aufwachsens von Kohlenstoff-Nanoröhren, katalytisch wirkt. In diesem Zusammenhang ist unter einer Katalysatorschicht auch eine Ansammlung einzelner Material-Cluster aus dem jeweiligen Katalysator-Material zu verstehen, d.h. anders ausgedrückt, die Katalysatorschicht muss nicht unbedingt aus einer zusammenhängenden Schicht aus Katalysatormaterial bestehen.
In diesem Zusammenhang ist darauf hinzuweisen, dass auch die Chip-Metallkontaktschicht selbst aus einem Metall bestehen kann, das hinsichtlich des AufWachsens der Nanoröhren katalytisch wirkt.
Durch die Verwendung von Katalysatormaterial wird das Aufwachsen der Nanoröhren erheblich vereinfacht und beschleunigt .
Der Chip-Metallkontakt, insbesondere die Chip- Metallkontaktschicht, kann aus einem beliebigen Metall, vorzugsweise aus Aluminium und/oder Kupfer oder aus einer beliebigen Metalllegierung, vorzugsweise aus einer Metalllegierung der beiden oben genannten Metalle gefertigt sein.
Als Katalysatormaterial kann Nickel, Kobalt oder Eisen oder eine Mischung der genannten Materialien verwendet werden.
Gemäß einer Weiterbildung der Erfindung ist es vorgesehen, dass die Nanoröhren mit dem externen Chip-Metallkontakt verlötet sind, um den mechanischen Kontakt, d.h. die mechanische Kupplung, zwischen dem externen Chip-Kontakt und einem Ende einer jeweiligen Nanoröhre weiter zu festigen, wodurch die mechanische Stabilität der Chip-Verbindung weiter erhöht wird.
Alternativ kann die mechanische Kupplung zwischen einem externen Chip-Kontakt und einem Ende einer jeweiligen Nanoröhre mittels einer elektrochemischen Kupplung realisiert sein.
Der elektronische Chip ist gemäß einer Ausgestaltung der Erfindung als Test-Chip ausgestaltet, d.h. als ein Chip, mit dem eine vorgegebene Funktionsweise weiterer elektronischer Chips getestet werden kann. In diesem Fall dienen die Nanoröhren anschaulich als Ersatz für die übliche Nadelkarte zum Kontaktieren des jeweils zu testenden Chips.
Der Test-Chip kann eine integrierte Test-Schaltung aufweisen, wodurch die Verlässlichkeit der verarbeiteten elektrischen Signale weiter erhöht wird.
Für den Fall, dass der erste elektronische Chip nicht als Test-Chip ausgestaltet ist und die elektronische Chip- Anordnung zwei miteinander dauerhaft zu kontaktierende elektronische Chips aufweist, können die Nanoröhren an ihren beiden jeweiligen Enden jeweils mit dem Metall der jeweiligen externen Chip-Kontakte verlötet sein, wodurch die mechanische und damit auch die elektronische Stabilität weiter erhöht wird.
Allgemein kann die Erfindung auf eine beliebige Anzahl miteinander zu kontaktierender elektronischer Chips angewendet werden .
Die Erfindung eignet sich insbesondere zum Einsatz in einer HF-Anwendung, d.h. bei Hochfrequenz-Bauelementen bzw. in einem Hochfrequenz-Chip.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
Es zeigen:
Figur 1 eine elektronische Chip-Anordnung gemäß einem ersten Ausführungsbeispiel der Erfindung zu einem ersten Zeitpunkt des Herstellungsverfahrens;
Figur 2 eine elektronische Chip-Anordnung gemäß dem Stand der Technik; Figur 3 eine elektronische Chip-Anordnung gemäß dem ersten Ausführungsbeispiel der Erfindung zu einem zweiten Zeitpunkt des Herstellungsverfahrens;
Figur 4 eine elektronische Chip-Anordnung gemäß dem ersten Ausführungsbeispiel der Erfindung zu einem dritten Zeitpunkt des Herstellungsverfahrens;
Figur 5 eine elektronische Chip-Anordnung gemäß einem zweiten Ausführungsbeispiel der Erfindung; und
Figur 6 eine Rasterelektronenmikroskop-Aufnahme einer
Draufsicht eines erfindungsgemäßen elektronischen Chips, bei dem auf externen Chip-Kontakten
Kohlenstoff-Nanoröhren aufgewachsen sind.
Fig.l zeigt eine Chip-Anordnung 100 gemäß einem ersten Ausführungsbeispiel der Erfindung zu einem ersten Zeitpunkt während ihrer Herstellung.
Die Chip-Anordnung 100 weist einen ersten elektronischen Chip 101 und einen zweiten elektronischen Chip 102 auf, die miteinander mechanisch und elektronisch zu kontaktieren sind.
Der erste elektronische Chip 101 und der zweite elektronische Chip 102 weisen jeweils eine integrierte elektronische Schaltung auf, die jedoch aus Gründen der vereinfachten Erläuterung der Erfindung nicht dargestellt sind.
Auf dem ersten elektronischen Chip 101 ist auf einem Kontaktpad, d.h. auf einem externen Chip-Metallkontakt 103 aus Aluminium mittels eines Lift-O f-Verfahrens eine Katalysator-Schicht 104 aus Eisen aufgebracht, wobei gemäß diesem Ausführungsbeispiel die Katalysatorschicht 104 aus einer Mehrzahl nebeneinander angeordneter Metallpartikel, insbesondere Metall-Clustern aus Eisen, besteht. Alternativ kann anstelle des nachfolgend aufgebrachten Katalysators der externe Chip-Metallkontakt 103 unmittelbar gemeinsam mit dem Katalysator-Material auf den an sich fertig prozessierten elektronischen Chip 101 aufgebracht werden.
Die Katalysator-Schicht 104 weist eine Dicke von ungefähr 5 nm bis 10 nm auf.
Anschließend werden unter Verwendung eines CVD-Prozesses oder eines plasma-unterstützten CVD-Prozesses (PECVD) , gemäß diesem Ausführungsbeispiel unter Verwendung von Acetylen (C2H2) bei einer Temperatur von 600°C und einem Druck von 10 Torr für eine Dauer von 30 Minuten Kohlenstoff-Nanoröhren 105 bis zu einer beliebigen Höhe, gemäß diesem
Ausführungsbeispiels bis zu einer Höhe von ungefähr 100 μm bis 500 um, aufgewachsen.
Der externe Chip-Metallkontakt 103 weist gemäß diesem Ausführungsbeispiel eine rechteckförmige Form auf mit einer Seitenlänge von jeweils 50 μm bis 100 μm.
In einem weiteren Schritt werden die Kohlenstoff-Nanoröhren 105 und somit der Chip-Metallkontakt 103 des ersten elektronischen Chips 101 mit einem Chip-Metallkontakt 106 des zweiten elektronischen Chips 102 in örtliche Übereinstimmung und in mechanischen Kontakt gebracht, d.h. es erfolgt eine Justierung der Kohlenstoff-Nanoröhren 105 mit dem Chip- Metallkontakt 106 des zweiten elektronischen Chips 102.
Anschließend werden die Kohlenstoff-Nanoröhren 105 in dem Aluminium der Metallkontaktschicht 103, d.h. des externen Chip-Kontakts 103, eingebettet, indem die Chip-Anordnung 100 mittels eines Kurzzeittemper-Verfahrens in einer Wasserstoffumgebung bei über 660°C erhitzt und anschließend wieder abgekühlt wird. Auf diese Weise werden die Kohlenstoff-Nanoröhren 105 an einem jeweiligen ersten Ende 107 fest mit dem Aluminium des externen Chip-Metallkontakts 103 des ersten elektronischen Chips 101 verbunden, d.h. in dem Aluminium befestigt, und anschließend wird der erste elektronische Chip 101 über der gewünschten Kontaktfläche, d.h. dem Chip-Metallkontakt 106 des zweiten elektronischen Chips 102, justiert und anschließend wiederum mittels eines Kurzzeittemper-Verfahrens in einer Wasserstoffumgebung bei einer Temperatur von über 660°C erhitzt und wieder abgekühlt, so dass die jeweiligen zweiten Enden 108 fest mit dem Aluminium des externen Chip- Metallkontakts 106 des zweiten elektronischen Chips 102 verbunden, d.h. in dem Aluminium befestigt sind.
Mittels der Kurzzeittemper-Verfahren werden die jeweiligen
Enden 107, 108 der Kohlenstoff-Nanoröhren 105 anschaulich mit den externen Chip-Metallkontakten 103, 106, verlötet.
Fig.3 zeigt bei Verwendung von gleichen Bezugszeichen für identische Elemente den Zustand der Chip-Anordnung 100 nach erfolgtem Verlöten der ersten Enden 107 der Kohlenstoff- Nanoröhren 105 mit dem Chip-Metallkontakt 103 des ersten elektronischen Chips 101.
Anders ausgedrückt, erfolgt das Verlöten, indem nach dem
Aufwachsen der Kohlenstoff-Nanoröhren 105 die Chip-Anordnung 100 für eine kurze Zeitdauer über die eutektische Temperatur des Materials der Chip-Metallkontakte 103, 106, gebracht wird, um somit die Kohlenstoff-Nanoröhren 105 in das Material der Chip-Metallkontakte 103, 106 einzubetten. Dies erfolgt in gleicher Weise für die Einbettung der weiteren Enden 108 der Kohlenstoff-Nanoröhren 105 in die Chip-Metallkontakte 106 des zweiten elektronischen Chips 102.
Als Material für die Einbettung der Enden 107, 108 der
Kohlenstoff-Nanoröhren 105 in die Chip-Metallkontakte 103, 106 kann Aluminium oder ein beliebiges anderes Metall oder Metallgemisch, wie beispielsweise Pb40Sn60, Pb95Sn5 oder ein beliebiges anderes eutektisches Gemisch verwendet werden, um die Kohlenstoff-Nanoröhren 105 zu kontaktieren.
Fig.4 zeigt die Chip-Anordnung 100 in dem Zustand, in dem die zweiten Enden 108 der Kohlenstoff-Nanoröhren 105 schon in den externen Chip-Metallkontakt 106 des zweiten elektronischen Chips 102 eingebettet, d.h. mit diesem verlötet sind.
Es ist in diesem Zusammenhang darauf hinzuweisen, dass die beiden Lötschritte auch zu einem gemeinsamen Kurzzeittemperschritt, d.h. zu einem Lötschritt, zusammengefasst werden können.
Fig.5 zeigt eine elektronische Chip-Anordnung 500 gemäß einem zweiten Ausführungsbeispiel der Erfindung.
Ein erster elektronischer Chip 501 ist gemäß dem zweiten Ausführungsbeispiel als Test-Chip 501 ausgestaltet und dient zum Testen zu testender weiterer elektronischer Chips, gemäß diesem Ausführungsbeispieis dargestellt anhand eines zu testenden Chips 502.
Der Test-Chip 501 weist eine in ihm integrierte Test- Schaltung auf (nicht dargestellt) sowie mindestens einen externen Chip-Metallkontakt 503, grundsätzlich eine beliebige Anzahl von Chip-Metallkontakten 503, die gemäß dem oben beschriebenen Verfahren mit den ersten Enden 507 von auf der Katalysatorschicht 504 aufgewachsen Kohlenstoff-Nanoröhren 505 verlötet sind. Die in dem Test-Chip 501 integrierte Test- Schaltung ist derart eingerichtet, dass mit ihr eine vorgegebene Soll-Funktionalität des zu testenden elektronischen Chips 502 überprüft werden kann.
Die zweiten Enden 508 sind gemäß diesem Ausführungsbeispiel nicht fest mit dem externen Chip-Metallkontakt 506 des zu testenden elektronischen Chips 502 verlötet, sondern sie werden für Testzwecke lediglich mit dem externen Chip-Kontakt 506 des zu testenden Chips 502 in mechanischem und damit elektrischen Kontakt gebracht, um somit die jeweilige Testroutine zum Testen des zu testenden elektronischen Chips 502 durchzuführen.
Fig.6 zeigt eine Aufnahme eines Rasterelektronenmikroskops einer Draufsicht auf einen elektronischen Chip 600 mit einer Mehrzahl quadratischer externen Chip-Metallkontakten und darauf aufgebrachten Kohlenstoff-Nanoröhren, die anschaulich einen Cluster-Rasen aus Kohlenstoff-Nanoröhren auf dem jeweiligen Chip-Metallkontakt bilden.
In diesem Dokument sind folgende Druckschriften zitiert:
[1] EP 1 087 413 A2
[2] US 5,805,426
[3] EP 1 096 533 AI
[4] US 6,020,747
[5] US 6,340,822 Bl
Bezugszeichenliste
100 Chip-Anordnung
101 Erster elektronischer Chip
102 Zweiter elektronischer Chip
103 Externer Chip-Metallkontakt erster elektronischer Chip
104 Katalysatorschicht
105 Kohlenstoff-Nanoröhre
106 Externer Chip-Metallkontakt zweiter elektronischer Chip
107 Erstes Ende Kohlenstoff-Nanoröhre
108 Zweites Ende Kohlenstoff-Nanoröhre
200 Chip-Anordnung
201 Erster elektronischer Chip
202 Zweiter elektronischer Chip
203 Substrat
204 Widerstand
205 Kapazität
206 Induktivität
207 Integrierte Schaltung
208 Externer Chip-Metallkontakt erster elektronischer Chip
209 Externer Chip-Metallkontakt zweiter elektronischer Chip
210 Metallverbindung
500 Chip-Anordnung
501 Test-Chip
502 Zu testender Chip
503 Externer Chip-Metallkontakt Test-Chip
504 Katalysatorschicht
505 Kohlenstoff-Nanoröhre
506 Externer Chip-Metallkontakt zu testender Chip
507 Erstes Ende Kohlenstoff-Nanoröhre
508 Zweites Ende Kohlenstoff-Nanoröhre
600 Elektronischer Chip

Claims

Patentansprüche
1. Elektronischer Chip mit mehreren externen Chip-Kontakten, bei dem auf zumindest zwei der externen Chip-Kontakte jeweils eine Vielzahl von Nanoröhren aufgebracht sind zum
Kontaktieren des elektronischen Chips mit einem anderen elektronischen Chip mit mehreren externen Chip-Kontakten, wobei die Vielzahl von Nanoröhren jeweils eines externen Chip-Kontakts mit einem entsprechenden externen Chip-Kontakt des anderen elektronischen Chips zu kontaktieren sind.
2. Elektronischer Chip nach Anspruch 1, bei dem die Vielzahl von Nanoröhren eine Vielzahl von Kohlenstoff-Nanoröhren sind.
3. Elektronischer Chip nach Anspruch 1 oder 2, bei dem der externe Chip-Kontakt eine Chip-Kontaktschicht und eine darauf aufgebrachte Katalysatorschicht aufweist, wobei das Material der Katalysatorschicht hinsichtlich des Wachsens der Nanoröhren katalytisch wirkt.
4. Elektronischer Chip nach einem der Ansprüche 1 bis 3, bei dem der Chip-Kontakt zumindest eines der folgenden Metalle aufweist: • Aluminium, und/oder
• Kupfer.
5. Elektronischer Chip nach Anspruch 3 oder 4, bei dem die Katalysatorschicht zumindest eines der folgenden Metalle aufweist:
• Nickel, und/oder
• Kobalt, und/oder
• Eisen.
6. Elektronischer Chip nach einem der Ansprüche 1 bis 5, bei dem die Nanoröhren mit dem externen Chip-Kontakt verlötet sind.
7. Elektronischer Chip nach einem der Ansprüche 1 bis 5, bei dem die Nanoröhren mit dem externen Chip-Kontakt elektrochemisch gekuppelt sind.
8. Elektronischer Chip nach einem der Ansprüche 1 bis 7, bei dem der elektronische Chip als Test-Chip ausgestaltet ist .
9. Elektronischer Chip nach Anspruch 8, bei dem der Test-Chip eine integrierte Testschaltung aufweist.
10. Elektronische Chip-Anordnung mit einem ersten elektronischen Chip und einem zweiten elektronischen Chip,
• bei dem der erste elektronische Chip mehrere externe Chip-Kontakte aufweist, auf dem eine Vielzahl von Nanoröhren aufgebracht sind zum Kontaktieren des elektronischen Chips mit dem zweiten elektronischen Chip,
• bei dem der zweite elektronische Chip mehrere externe Chip-Kontakte aufweist, welche mit den auf dem externen Chip-Kontakten des ersten elektronischen Chips aufgebrachten Nanoröhren kontaktierbar ist, • wobei jeweils die Nanoröhren eines externen Chip- Kontakts des ersten elektronischen Chips mit genau einem externen Chip-Kontakt des zweiten externen Chip-Kontakt kontaktiert sind.
11. Elektronische Chip-Anordnung nach Anspruch 10, bei dem die Vielzahl von Nanoröhren eine Vielzahl von Kohlenstoff-Nanoröhren sind.
12. Elektronische Chip-Anordnung nach Anspruch 10 oder 11, bei dem der externe Chip-Kontakt des ersten elektronischen Chips eine Chip-Kontaktschicht und eine darauf aufgebrachte Katalysatorschicht aufweist, wobei das Material der Katalysatorschicht hinsichtlich des Wachsens der Nanoröhren katalytisch wirkt.
13. Elektronische Chip-Anordnung nach einem der Ansprüche 10 bis 12, bei dem der Chip-Kontakt des ersten elektronischen Chips und/oder der Chip-Kontakt des zweiten elektronischen Chips zumindest eines der folgenden Metalle aufweist:
• Aluminium, und/oder • Kupfer.
14. Elektronische Chip-Anordnung nach Anspruch 12 oder 13, bei dem die Katalysatorschicht zumindest eines der folgenden Metalle aufweist: • Nickel, und/oder
• Kobalt, und/oder
• Eisen.
15. Elektronische Chip-Anordnung nach einem der Ansprüche 10 bis 14, bei dem die Nanoröhren mit dem externen Chip-Kontakt des ersten elektronischen Chips und/oder mit dem Chip-Kontakt des zweiten elektronischen Chips verlötet sind.
16. Elektronische Chip-Anordnung nach einem der Ansprüche 10 bis 14, bei dem die Nanoröhren mit dem externen Chip-Kontakt des ersten elektronischen Chips und/oder mit dem Chip-Kontakt des zweiten elektronischen Chips elektrochemisch gekuppelt sind.
17. Elektronische Chip-Anordnung nach einem der Ansprüche 8 bis 16, bei dem der erste elektronische Chip als Test-Chip ausgestaltet ist.
18. Elektronische Chip-Anordnung nach Anspruch 17, bei dem der Test-Chip eine integrierte Testschaltung aufweist .
EP02748564A 2001-06-06 2002-06-03 Elektronischer chip und elektronische chip-anordnung Ceased EP1393370A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10127351A DE10127351A1 (de) 2001-06-06 2001-06-06 Elektronischer Chip und elektronische Chip-Anordnung
DE10127351 2001-06-06
PCT/DE2002/002026 WO2002099845A2 (de) 2001-06-06 2002-06-03 Elektronischer chip und elektronische chip-anordnung

Publications (1)

Publication Number Publication Date
EP1393370A2 true EP1393370A2 (de) 2004-03-03

Family

ID=7687315

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02748564A Ceased EP1393370A2 (de) 2001-06-06 2002-06-03 Elektronischer chip und elektronische chip-anordnung

Country Status (7)

Country Link
US (1) US7301779B2 (de)
EP (1) EP1393370A2 (de)
JP (1) JP2004528727A (de)
KR (1) KR100585209B1 (de)
DE (1) DE10127351A1 (de)
TW (1) TWI283917B (de)
WO (1) WO2002099845A2 (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3948377B2 (ja) * 2002-09-12 2007-07-25 株式会社豊田中央研究所 圧接型半導体装置
US6864571B2 (en) * 2003-07-07 2005-03-08 Gelcore Llc Electronic devices and methods for making same using nanotube regions to assist in thermal heat-sinking
DE102004005255B4 (de) * 2004-02-03 2005-12-08 Siemens Ag Verfahren zum Anordnen einer Leitungsstruktur mit Nanoröhren auf einem Substrat
US7327037B2 (en) * 2004-04-01 2008-02-05 Lucent Technologies Inc. High density nanostructured interconnection
US7776307B2 (en) * 2004-09-16 2010-08-17 Etamota Corporation Concentric gate nanotube transistor devices
US7943418B2 (en) * 2004-09-16 2011-05-17 Etamota Corporation Removing undesirable nanotubes during nanotube device fabrication
US7462890B1 (en) 2004-09-16 2008-12-09 Atomate Corporation Nanotube transistor integrated circuit layout
US7345296B2 (en) 2004-09-16 2008-03-18 Atomate Corporation Nanotube transistor and rectifying devices
TW200629511A (en) * 2004-11-04 2006-08-16 Koninkl Philips Electronics Nv Nanotube-based connection arrangement and approach
US20100065820A1 (en) * 2005-02-14 2010-03-18 Atomate Corporation Nanotube Device Having Nanotubes with Multiple Characteristics
US7476982B2 (en) * 2005-02-28 2009-01-13 Regents Of The University Of California Fabricated adhesive microstructures for making an electrical connection
EP1761114A3 (de) * 2005-08-31 2009-09-16 Kabushiki Kaisha Toyota Jidoshokki Leiterplatte
US7371674B2 (en) * 2005-12-22 2008-05-13 Intel Corporation Nanostructure-based package interconnect
US7625817B2 (en) * 2005-12-30 2009-12-01 Intel Corporation Method of fabricating a carbon nanotube interconnect structures
US7453154B2 (en) * 2006-03-29 2008-11-18 Delphi Technologies, Inc. Carbon nanotube via interconnect
US7713858B2 (en) 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
KR100741286B1 (ko) * 2006-04-06 2007-07-23 오태성 탄소나노튜브 강화 복합범프와 이를 이용한 칩온글라스실장방법과 플립칩 실장방법
US7544546B2 (en) * 2006-05-15 2009-06-09 International Business Machines Corporation Formation of carbon and semiconductor nanomaterials using molecular assemblies
JP4744360B2 (ja) 2006-05-22 2011-08-10 富士通株式会社 半導体装置
WO2008024885A2 (en) * 2006-08-23 2008-02-28 The Regents Of The University Of California Symmetric, spatular attachments for enhanced adhesion of micro-and nano-fibers
US7600667B2 (en) * 2006-09-29 2009-10-13 Intel Corporation Method of assembling carbon nanotube reinforced solder caps
FR2910175B1 (fr) * 2006-12-19 2009-07-31 Commissariat Energie Atomique Structure de cathode pour ecran plat avec grille de refocalisation
US8168495B1 (en) 2006-12-29 2012-05-01 Etamota Corporation Carbon nanotube high frequency transistor technology
JP2008210954A (ja) * 2007-02-26 2008-09-11 Fujitsu Ltd カーボンナノチューブバンプ構造体とその製造方法、およびこれを用いた半導体装置
US20080272361A1 (en) * 2007-05-02 2008-11-06 Atomate Corporation High Density Nanotube Devices
KR101487346B1 (ko) * 2007-09-12 2015-01-28 스몰텍 에이비 인접 층들을 나노구조들과 연결하고 결합하는 방법
JP5292772B2 (ja) * 2007-11-15 2013-09-18 富士通株式会社 電子部品及びその製造方法
DE102007061598B4 (de) * 2007-12-20 2011-08-25 Siemens AG, 80333 Trägeraufbau für einen Leistungsbaustein mit einer Bodenplatte und Verfahren zu dessen Herstellung
DE102007061599B4 (de) * 2007-12-20 2011-09-22 Siemens Ag Trägeraufbau für einen Leistungsbaustein mit einem Kühlkörper und Verfahren zu dessen Herstellung
JP2011522394A (ja) * 2007-12-31 2011-07-28 エータモタ・コーポレイション 端部接触型縦型カーボンナノチューブトランジスタ
US8723407B2 (en) * 2008-02-12 2014-05-13 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of The University Of Oregon Method of making zinc oxide nanowires
WO2009101664A1 (ja) 2008-02-15 2009-08-20 Fujitsu Limited 半導体装置の製造方法
US8717057B2 (en) * 2008-06-27 2014-05-06 Qualcomm Incorporated Integrated tester chip using die packaging technologies
US8017498B2 (en) * 2008-09-22 2011-09-13 Intel Corporation Multiple die structure and method of forming a connection between first and second dies in same
CN101811658B (zh) 2009-02-20 2012-09-19 清华大学 碳纳米管阵列传感器及其制备方法
DE102009059304B4 (de) * 2009-12-23 2014-07-03 CiS Forschungsinstitut für Mikrosensorik und Photovoltaik GmbH Siliziumchip mit einem daran befestigten Kabel und Verfahen zur Befestigung des Kabels
KR101200798B1 (ko) * 2011-05-27 2012-11-13 서울대학교산학협력단 미세섬모의 인터락킹을 이용한 가역적 전기커넥터, 이를 이용한 다기능 센서 및 그 제작방법
SG2013083258A (en) 2013-11-06 2015-06-29 Thales Solutions Asia Pte Ltd A guard structure for signal isolation
EP2871675A1 (de) * 2013-11-06 2015-05-13 Mitsubishi Electric R & D Centre Europe B.V. Druckverbindung für einen Halbleiterchip mittels flexibler Nanodrähte und entsprechendes Herstellungsverfahren
CN103896207B (zh) * 2014-04-14 2015-11-18 河南省科学院应用物理研究所有限公司 一种基于力电热耦合的碳纳米管阵列键合方法
CN109075152B (zh) 2016-05-06 2023-01-24 斯莫特克有限公司 组装平台
RU2621889C1 (ru) * 2016-07-13 2017-06-07 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Микроконтакт для фотоприемной гибридной микросхемы
EP3349551A1 (de) * 2017-01-11 2018-07-18 Mitsubishi Electric R & D Centre Europe B.V. Leiterplatteneinbettung einer strommatrize und verfahren zur herstellung der leiterplatte
DE102018103505A1 (de) * 2018-02-16 2019-08-22 Osram Opto Semiconductors Gmbh Komposithalbleiterbauelement und Verfahren zur Herstellung eines Komposithalbleiterbauelements
US10833048B2 (en) 2018-04-11 2020-11-10 International Business Machines Corporation Nanowire enabled substrate bonding and electrical contact formation
US11195811B2 (en) * 2019-04-08 2021-12-07 Texas Instruments Incorporated Dielectric and metallic nanowire bond layers

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2546114B2 (ja) * 1992-12-22 1996-10-23 日本電気株式会社 異物質内包カーボンナノチューブとその製造方法
CA2110472C (en) 1993-03-01 1999-08-10 Anilkumar Chinuprasad Bhatt Method and apparatus for in-situ testing of integrated circuit chips
US6183714B1 (en) * 1995-09-08 2001-02-06 Rice University Method of making ropes of single-wall carbon nanotubes
JPH09273470A (ja) * 1996-02-09 1997-10-21 Nippon Soken Inc 燃焼状態検出装置
US5818700A (en) * 1996-09-24 1998-10-06 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
US5805426A (en) * 1996-09-24 1998-09-08 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
US5805424A (en) * 1996-09-24 1998-09-08 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
US6429029B1 (en) * 1997-01-15 2002-08-06 Formfactor, Inc. Concurrent design and subsequent partitioning of product and test die
US6052286A (en) * 1997-04-11 2000-04-18 Texas Instruments Incorporated Restrained center core anisotropically conductive adhesive
JP3363759B2 (ja) * 1997-11-07 2003-01-08 キヤノン株式会社 カーボンナノチューブデバイスおよびその製造方法
US6730541B2 (en) 1997-11-20 2004-05-04 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
US6020747A (en) 1998-01-26 2000-02-01 Bahns; John T. Electrical contact probe
US6322713B1 (en) 1999-07-15 2001-11-27 Agere Systems Guardian Corp. Nanoscale conductive connectors and method for making same
US6277318B1 (en) * 1999-08-18 2001-08-21 Agere Systems Guardian Corp. Method for fabrication of patterned carbon nanotube films
US6286226B1 (en) * 1999-09-24 2001-09-11 Agere Systems Guardian Corp. Tactile sensor comprising nanowires and method for making the same
US6340822B1 (en) 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
US6297063B1 (en) * 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
AT408052B (de) * 1999-11-10 2001-08-27 Electrovac Verbindungssystem
JP2002141633A (ja) 2000-10-25 2002-05-17 Lucent Technol Inc 垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法
JP2004532133A (ja) * 2001-03-30 2004-10-21 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置
US20040152240A1 (en) * 2003-01-24 2004-08-05 Carlos Dangelo Method and apparatus for the use of self-assembled nanowires for the removal of heat from integrated circuits
US6989325B2 (en) * 2003-09-03 2006-01-24 Industrial Technology Research Institute Self-assembled nanometer conductive bumps and method for fabricating
US6796897B1 (en) * 2003-09-17 2004-09-28 Deere & Company Airfoil for an axial separator cleaning air blast duct

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"HIGH-DENSITY FLIP-CHIP PACKAGING TECHNIQUE", IBM TECHNICAL DISCLOSURE BULLETIN, INTERNATIONAL BUSINESS MACHINES CORP. (THORNWOOD), US, vol. 38, no. 12, 1 December 1995 (1995-12-01), pages 545 - 547, XP000588234, ISSN: 0018-8689 *

Also Published As

Publication number Publication date
KR100585209B1 (ko) 2006-05-30
US7301779B2 (en) 2007-11-27
TWI283917B (en) 2007-07-11
KR20040030653A (ko) 2004-04-09
WO2002099845A3 (de) 2003-08-21
DE10127351A1 (de) 2002-12-19
US20040233649A1 (en) 2004-11-25
WO2002099845A2 (de) 2002-12-12
JP2004528727A (ja) 2004-09-16

Similar Documents

Publication Publication Date Title
EP1393370A2 (de) Elektronischer chip und elektronische chip-anordnung
DE60035667T2 (de) Kontaktor mit Kontaktelement auf der LSI-Schaltungsseite, Kontaktelement auf der Testplattinenseite zum Testen von Halbleitergeräten und Herstellungsverfahren dafür
DE69533336T2 (de) Testkarte und ihre anwendung
DE69635083T2 (de) Herstellung von verbindungen und ansatzstücken unter verwendung eines opfersubstrats
DE10359424B4 (de) Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
DE102009055648A1 (de) Leistungshalbleitermodul
EP2338207B1 (de) Rfid-transponderantenne
DE112007000677T5 (de) Verbundkontakt für elektrische Feinraster-Verbindungsanordnung
EP3401950B1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE10144704B4 (de) Verfahren zum Verbinden eines Bauelements mit einem Träger
DE102005020453B4 (de) Halbleiterbauteil mit einer Flachleiterstruktur und Verfahren zur Herstellung einer Flachleiterstruktur und Verfahren zur Herstellung eines Halbleiterbauteils
DE10238781A1 (de) Halbleitervorrichtung
DE102014111533A1 (de) Chipanordnung
DE102009012643A1 (de) Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur
DE19962702A1 (de) Prüfsockel einer BGA-Vorrichtung
DE19646476A1 (de) Verbindungsstruktur
DE102005007643A1 (de) Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat
DE10297047B4 (de) Lötfreie Leiterplatten-Baugruppe
DE10026743C1 (de) Substrat zur Aufnahme einer Schaltungsanordnung
DE10323224B4 (de) Verfahren zum Wiederherstellen von Kontaktflächen einer Elektrode
DE102006046851A1 (de) Schicht für Chip- Kontakt
EP3611761A1 (de) Verfahren und metallsubstrat zum kontaktieren eines leistungshalbleiters durch ein kontaktierungsmittel mit zumindest einem kontaktierungsfreien bereich als belastungsreduzierende struktur
WO1996009647A1 (de) Verfahren zum kontaktieren eines elektronischen bauelementes auf einem substrat
WO2007014800A1 (de) Chipmodul zum einbau in sensorchipkarten für fluidische anwendungen sowie verfahren zur herstellung eines derartigen chipmoduls
DE10345395B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20031205

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

17Q First examination report despatched

Effective date: 20090911

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: QIMONDA AG

REG Reference to a national code

Ref country code: DE

Ref legal event code: R003

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20131019