DE102018103505A1 - Komposithalbleiterbauelement und Verfahren zur Herstellung eines Komposithalbleiterbauelements - Google Patents

Komposithalbleiterbauelement und Verfahren zur Herstellung eines Komposithalbleiterbauelements Download PDF

Info

Publication number
DE102018103505A1
DE102018103505A1 DE102018103505.5A DE102018103505A DE102018103505A1 DE 102018103505 A1 DE102018103505 A1 DE 102018103505A1 DE 102018103505 A DE102018103505 A DE 102018103505A DE 102018103505 A1 DE102018103505 A1 DE 102018103505A1
Authority
DE
Germany
Prior art keywords
carrier substrate
semiconductor chip
conductive material
protruding
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102018103505.5A
Other languages
English (en)
Inventor
Lutz Höppel
Alexander F. Pfeuffer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102018103505.5A priority Critical patent/DE102018103505A1/de
Priority to DE112019000818.8T priority patent/DE112019000818A5/de
Priority to PCT/EP2019/053721 priority patent/WO2019158657A1/de
Priority to US16/968,498 priority patent/US11527521B2/en
Publication of DE102018103505A1 publication Critical patent/DE102018103505A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/03011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05558Shape in side view conformal layer on a patterned surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2902Disposition
    • H01L2224/29026Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/29028Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the layer connector being disposed on at least two separate bonding areas, e.g. bond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874Ultraviolet [UV] curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

Ein Komposithalbleiterbauelement (10) weist ein Trägersubstrat (100) aus einem Halbleitermaterial sowie einen auf dem Trägersubstrat (100) angeordneten Halbleiterchip (200) auf. Das Trägersubstrat (100) weist ein von einer ersten Hauptoberfläche (110) des Trägersubstrats (100) hervorstehendes Element (130) auf, das ein elektrisch leitfähiges Material (135) umfass. Das elektrisch leitfähige Material ist mit einem Kontaktbereich (120) elektrisch leitend verbunden. Der Halbleiterchip (200) weist an einer ersten Oberfläche (210) mindestens eine Kontaktfläche (225, 228) auf, welche mit dem elektrisch leitfähigen Material (135) des hervorstehenden Elements (130) elektrisch verbunden ist. Die Kontaktfläche (225, 228) hat an einer Position, an der die Kontaktfläche (225, 228) und das elektrisch leitfähige Material (135) des hervorstehenden Element (130) jeweils miteinander in Kontakt stehen, eine größere laterale Ausdehnung als das hervorstehende Element (130).

Description

  • HINTERGRUND
  • Bei der Herstellung komplexer Halbleiterbauelemente können funktionale Elemente, beispielsweise lichtemittierende Dioden (LEDs) auf ein Trägersubstrat übertragen werden. Beispielsweise können mikroelektronische Schaltkreise in dem Trägersubstrat vorgesehen sein. Das Trägersubstrat kann siliziumbasiert sein, während die LEDs aus einem von Silizium verschiedenen Halbleitermaterial hergestellt sind. Bei dieser Übertragung findet eine mechanische Anbindung des Halbleiterchips auf dem Trägersubstrat statt. Gleichzeitig ist wünschenswert, bei der Übertragung zuverlässige elektrische Verbindungen zwischen dem übertragenen Halbleiterchip und dem Trägersubstrat auszubilden.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Komposithalbleiterbauelement sowie ein verbessertes Verfahren zur Herstellung eines Komposithalbleiterbauelements zur Verfügung zu stellen. Gemäß der vorliegenden Erfindung wird die Aufgabe durch den Gegenstand oder das Verfahren der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterentwicklungen sind Gegenstand der abhängigen Ansprüche.
  • ZUSAMMENFASSUNG
  • Ein Komposithalbleiterbauelement umfasst ein Trägersubstrat aus einem Halbleitermaterial sowie einen auf dem Trägersubstrat angeordneten Halbleiterchip. Das Trägersubstrat weist ein von einer ersten Hauptoberfläche des Trägersubstrats hervorstehendes Element auf, das ein elektrisch leitfähiges Material umfasst, welches mit einem Kontaktbereich des Trägersubstrats elektrisch leitend verbunden ist. Der Halbleiterchip weist an einer ersten Oberfläche mindestens eine Kontaktfläche auf, welche mit dem elektrisch leitfähigen Material des hervorstehenden Elements elektrisch verbunden ist. Die Kontaktfläche hat an einer Position, an der die Kontaktfläche und das elektrisch leitfähige Material des hervorstehenden Element jeweils miteinander in Kontakt stehen, eine größere laterale Ausdehnung als das hervorstehende Element.
  • Das Komposithalbleiterbauelement umfasst ferner einen Klebstoff, welcher zwischen dem Halbleiterchip und dem Trägersubstrat angeordnet ist und geeignet ist, den Halbleiterchip und das Trägersubstrat mechanisch zu verbinden.
  • Ein Aspektverhältnis von Durchmesser zu Höhe des hervorstehenden Elements kann 0.3 bis 3 betragen.
  • Beispielsweise ist das hervorstehende Element aus einem isolierenden Material hergestellt. Das elektrisch leitfähige Material ist als strukturierte Schicht über dem hervorstehenden Element angeordnet.
  • Beispielsweise kann der Halbleiterchip von einem Wachstumssubstrat abgelöste aktive Bereiche eines optoelektronischen Bauelements enthalten. Beispielsweise können je Kontaktfläche des Halbleiterchips mehrere hervorstehende Elemente vorgesehen sein.
  • Gemäß Ausführungsformen kann das Komposithalbleiterbauelement eine Vielzahl von hervorstehenden Elementen aufweisen, von denen mindestens eines an einer Position außerhalb der Kontaktflächen des Halbleiterchips angeordnet ist.
  • Gemäß Ausführungsformen kann in der ersten Hauptoberfläche des Trägersubstrats eine Vertiefung ausgebildet sein, und die hervorstehenden Elemente sind in der Vertiefung positioniert.
  • Ein Verfahren zur Herstellung eines Komposithalbleiterbauelements, welches ein Trägersubstrat aus einem Halbleitermaterial sowie einen auf dem Trägersubstrat angeordneten Halbleiterchip aufweist, umfasst das Ausbilden eines Elements, das von einer ersten Hauptoberfläche des Trägersubstrats hervorsteht und ein elektrisch leitfähiges Material umfasst, welches mit einem Kontaktbereich des Trägersubstrats elektrisch leitend verbunden ist, wodurch sich eine Werkstückoberfläche ergibt. Eine Klebstoffschicht wird über der Werkstückoberfläche ausgebildet. Der Halbleiterchips, der an einer ersten Oberfläche mindestens eine Kontaktfläche aufweist, wird mit dem Trägersubstrat zusammengefügt. Der Klebstoff wird ausgehärtet, wobei das elektrisch leitfähige Material des hervorstehenden Elements mit der zugehörigen Kontaktfläche des Halbleiterchips elektrisch verbunden wird. Die Kontaktfläche hat an einer Position, an der die Kontaktfläche und das elektrisch leitfähige Material des hervorstehenden Elements miteinander in Kontakt stehen, eine größere laterale Ausdehnung als das hervorstehende Element.
  • Das Ausbilden des hervorstehenden Elements kann das Aufbringen des elektrisch leitfähigen Materials an vorbestimmten Positionen umfassen.
  • Beispielsweise werden können erste Oberflächen einer Vielzahl von Halbleiterchips gleichzeitig mit dem Trägersubstrat durch ein Mikro-Transferverfahren zusammengefügt werden.
  • Ein weiteres Verfahren zur Herstellung eines Komposithalbleiterbauelements, welches ein Trägersubstrat sowie einen auf dem Trägersubstrat angeordneten Halbleiterchip aufweist, umfasst das Ausbilden einer Vielzahl hervorstehender Elemente auf einer ersten Hauptoberfläche des Trägersubstrats und das Ausbilden eines elektrisch leitfähigen Materials, welches mit einem Kontaktbereich elektrisch leitend verbunden ist, auf mindestens einem der hervorstehenden Elemente. Eine Kontaktfläche des Halbleiterchips wird mit dem elektrisch leitfähigen Material in Kontakt gebracht, wobei die Kontaktfläche an einer Position, an der die Kontaktfläche und das elektrisch leitfähige Material des hervorstehenden Elements miteinander in Kontakt stehen, eine größere laterale Ausdehnung hat als das hervorstehende Element.
  • Beispielsweise können die hervorstehenden Elemente aus einem isolierenden Material hergestellt werden, und das elektrisch leitfähige Material wird als strukturierte Schicht über den hervorstehenden Elementen ausgebildet.
  • Mindestens eines der hervorstehenden Elemente kann an einer Position außerhalb der Kontaktfläche des Halbleiterchips ausgebildet werden.
  • Ein Komposithalbleiterbauelement weist ein Trägersubstrat sowie einen auf dem Trägersubstrat angeordneten Halbleiterchip auf, wobei das Trägersubstrat von einer ersten Hauptoberfläche des Trägersubstrats eine Vielzahl hervorstehende Elemente aufweist. Ein elektrisch leitfähiges Material ist mit einem Kontaktbereich des Trägersubstrats elektrisch leitend verbunden und auf mindestens einem der hervorstehenden Elemente ausgebildet. Der Halbleiterchip weist an einer ersten Oberfläche mindestens eine Kontaktfläche auf, welche mit dem elektrisch leitfähigen Material auf mindestens einem Element elektrisch verbunden ist. An einer Position, an der die Kontaktfläche und das elektrisch leitfähige Material auf dem hervorstehenden Element jeweils miteinander in Kontakt stehen, hat die Kontaktfläche eine größere laterale Ausdehnung hat als jeweils das hervorstehende Element.
  • Der Halbleiterchip kann von einem Wachstumssubstrat abgelöste aktive Bereiche eines optoelektronischen Bauelements enthalten.
  • Beispielsweise kann in der ersten Hauptoberfläche des Trägersubstrats eine Vertiefung ausgebildet sein, und die hervorstehenden Elemente sind in der Vertiefung positioniert.
  • Eine elektrische Vorrichtung kann das Komposithalbleiterbauelement wie vorstehend beschrieben aufweisen. Beispielsweise kann die elektrische Vorrichtung eine photovoltaische, photonische, Datenspeicher-, Sensor-, Beleuchtungs-, biomimetische und biokompatible Vorrichtung sein.
  • Figurenliste
  • Die begleitenden Zeichnungen dienen dem Verständnis von Ausführungsbeispielen der Erfindung. Die Zeichnungen veranschaulichen Ausführungsbeispiele und dienen zusammen mit der Beschreibung deren Erläuterung. Weitere Ausführungsbeispiele und zahlreiche der beabsichtigten Vorteile ergeben sich unmittelbar aus der nachfolgenden Detailbeschreibung. Die in den Zeichnungen gezeigten Elemente und Strukturen sind nicht notwendigerweise maßstabsgetreu zueinander dargestellt. Gleiche Bezugszeichen verweisen auf gleiche oder einander entsprechende Elemente und Strukturen.
    • 1A zeigt eine perspektivische Ansicht eines Trägersubstrats mit einer Vielzahl von hervorstehenden Elementen.
    • 1B zeigt eine perspektivische Ansicht des Trägersubstrats mit aufgebrachten Metallisierungsbereichen.
    • 1C veranschaulicht das Aufbringen zweier Halbleiterchips auf dem Trägersubstrat.
    • 1D zeigt eine Querschnittsansicht eines Trägersubstrats mit Halbleiterchip.
    • 2A veranschaulicht ein Verfahren zur Herstellung eines Komposithalbleiterbauelements gemäß einer oder mehrerer Ausführungsformen.
    • 2B veranschaulicht ein Verfahren zur Herstellung eines Komposithalbleiterbauelements gemäß einer oder mehrerer Ausführungsformen.
    • 3A zeigt eine Querschnittsansicht eines Beispiels eines Komposithalbleiterbauelements.
    • 3B zeigt eine Querschnittsansicht eines Komposithalbleiterbauelements gemäß weiterer Ausführungsformen.
    • 4A zeigt eine Querschnittsansicht eines Komposithalbleiterbauelements gemäß weiterer Ausführungsformen.
    • 4B zeigt eine Querschnittsansicht eines Komposithalbleiterbauelements gemäß weiterer Ausführungsformen.
    • 4C zeigt eine Querschnittsansicht eines Komposithalbleiterbauelements gemäß weiterer Ausführungsformen.
    • 5 zeigt eine schematische Ansicht einer elektrischen Vorrichtung gemäß einer oder mehrerer Ausführungsformen.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind. In diesem Zusammenhang wird eine Richtungsterminologie wie „Oberseite“, „Boden“, „Vorderseite“, „Rückseite“, „auf“, „über“, „vorne“, „hinten“ usw. auf die Ausrichtung der gerade beschriebenen Figuren bezogen. Da die Komponenten der Ausführungsbeispiele in unterschiedlichen Orientierungen positioniert werden können, dient die Richtungsterminologie nur der Erläuterung und ist in keiner Weise einschränkend.
  • Die Beschreibung der Ausführungsbeispiele ist nicht einschränkend, da auch andere Ausführungsbeispiele existieren und strukturelle oder logische Änderungen gemacht werden können, ohne dass dabei vom durch die Patentansprüche definierten Bereich abgewichen wird. Insbesondere können Elemente von im Folgenden beschriebenen Ausführungsbeispielen mit Elementen von anderen der beschriebenen Ausführungsbeispiele kombiniert werden, sofern sich aus dem Kontext nichts anderes ergibt.
  • Die Begriffe „Wafer“, „Substrat“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie dotierte und undotierte Halbleiter, epitaktische Halbleiterschichten, getragen durch eine Basishalbleiterunterlage, und weitere Halbleiterstrukturen einschließen. Beispielsweise kann eine Schicht aus einem ersten Halbleitermaterial auf einem Wachstumssubstrat aus einem zweiten Halbleitermaterial gewachsen sein. Je nach Verwendungszweck kann der Halbleiter auf einem direkten oder einem indirekten Halbleitermaterial basieren. Beispiele für zur Erzeugung elektromagnetischer Strahlung besonders geeignete Halbleitermaterialien umfassen insbesondere Nitrid-Halbleiterverbindungen, durch die beispielsweise ultraviolettes, blaues oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaN, InGaN, AlN, AlGaN, AlGaInN, Phosphid-Halbleiterverbindungen, durch die beispielsweise grünes oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaAsP, AlGaInP, GaP, AlGaP, sowie weitere Halbleitermaterialien wie AlGaAs, SiC, ZnSe, GaAs, ZnO, Ga2O3, Diamant, hexagonales BN und Kombinationen der genannten Materialien. Das stöchiometrische Verhältnis der ternären Verbindungen kann variieren. Weitere Beispiele für Halbleitermaterialien können Silizium, Silizium-Germanium und Germanium umfassen. Im Kontext der vorliegenden Beschreibung schließt der Begriff „Halbleiter“ auch organische Halbleitermaterialien ein.
  • Im Kontext der vorliegenden Beschreibung bezieht sich der Begriff „optoelektronisch aktive Halbleiterschichten“ auf diejenigen Schichten der optoelektronischen Vorrichtung, die die durch die optoelektronische Vorrichtung emittierte elektromagnetische Strahlung erzeugen. Beispielsweise können die optoelektronischen Halbleiterschichten jegliche Art von Halbleiterschichtabfolgen umfassen, die geeignet sind, elektromagnetische Strahlung zu emittieren. Spezifische Beispiele umfassen unter anderem einen pn-Übergang, eine Doppel-Heterostruktur, eine Einfach-Quantentopfstruktur, eine Mehrfachquantentopfstruktur und/oder eine Quantenkaskadenstruktur. Der Begriff „optoelektronischer Chip“ bezieht sich auf einen Stapel optoelektronisch aktiver Halbleiterschichten, die gegebenenfalls von einem Wachstums- oder Trägersubstrat getragen werden können. Gemäß weiteren Ausführungsformen bezieht sich der Begriff „optoelektronisch aktive Halbleiterschicht“ auch auf diejenigen Schichten der optoelektronischen Vorrichtung, die elektromagnetische Strahlung absorbieren.
  • Die Begriffe „lateral“ und „horizontal“, wie in dieser Beschreibung verwendet, sollen eine Orientierung oder Ausrichtung beschreiben, die im Wesentlichen parallel zu einer ersten Oberfläche eines Halbleitersubstrats oder Halbleiterkörpers verläuft. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Die oder eines Chips sein.
  • Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers verläuft.
  • Soweit hier die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen verwendet werden, handelt es sich um offene Begriffe, die auf das Vorhandensein der besagten Elemente oder Merkmale hinweisen, das Vorhandensein von weiteren Elementen oder Merkmalen aber nicht ausschließen. Die unbestimmten Artikel und die bestimmten Artikel umfassen sowohl den Plural als auch den Singular, sofern sich aus dem Zusammenhang nicht eindeutig etwas anderes ergibt.
  • Im Kontext dieser Beschreibung bedeutet der Begriff „elektrisch verbunden“ eine niederohmige elektrische Verbindung zwischen den verbundenen Elementen.
  • Im Kontext dieser Beschreibung bezeichnet der Begriff Komposithalbleiterbauelement ein zusammengesetztes Halbleiterbauelement, welches einen auf einem Trägersubstrat angeordneten Halbleiterchip umfasst. Ist das Trägersubstrat ein Halbleitersubstrat, so kann das Halbleitermaterial von Halbleitersubstrat und Halbleiterchip jeweils unterschiedlich oder auch gleich sein. Beispielsweise kann das Halbleitersubstrat ein Silizium-Substrat sein, in dem Schaltungskomponenten zum Ansteuern des Halbleiterchips oder zum Verarbeiten von Signalen, die von dem Halbleiterchip zugeführt werden, angeordnet sind. Das Trägersubstrat kann beispielsweise auch aus einem isolierenden Material aufgebaut sein. Das Komposithalbleiterbauelement kann einen oder mehrere Halbleiterchips enthalten.
  • 1A zeigt eine perspektivische Ansicht eines Teils eines Trägersubstrats 100. Gemäß einer oder mehrerer Ausführungsformen kann das Trägersubstrat ein Halbleitermaterial umfassen. Beispielsweise können Schaltkreiskomponenten 107 in oder auf einer ersten Hauptoberfläche 110 des Trägersubstrats 100 ausgebildet sein. Schaltkreiskomponenten 107 können beispielsweise Transistoren, Dioden, Kondensatoren, aktive oder passive Halbleiterbauelementkomponenten umfassen. Die Schaltkreiskomponenten 107 können beispielsweise über leitfähige Bereiche 106 mit einer Durchkontaktierung 105 verbunden sein. Die Durchkontaktierung 105 kann mit einem auf der ersten Hauptoberfläche 110 des Trägersubstrats 100 angeordneten Kontaktbereich 120 elektrisch verbunden sein. Des Weiteren können Leiterbahnen 108 in oder auf einer der Hauptoberflächen 110, 111 des Trägersubstrats 100 ausgebildet sein. Die Leiterbahnen 108 können mit Durchkontaktierungen oder Via-Kontakten 105 verbunden sein. Gemäß Ausgestaltungen können die Durchkontaktierungen 105 von der ersten Hauptoberfläche 110 bis zu einer zweiten Hauptoberfläche 111 des Trägersubstrats 100 geführt sein. Es ist aber auch möglich, dass die Durchkontaktierungen 105 beispielsweise mit Leiterbahnen 108 oder leitfähigen Bereichen 106, die beispielsweise im Inneren des Trägersubstrats 100 angeordnet sind, verbunden sind.
  • Gemäß weiteren Ausgestaltungen kann das Trägersubstrat 100 aber auch aus einem oder mehreren isolierenden Materialien aufgebaut sein. Beispielsweise kann das Trägersubstrat als Schnittstelle oder Interface oder Umverteilungsschicht zwischen dem aufzubringenden Halbleiterchip und weiteren Bauelementen, auf denen das Trägersubstrat 100 aufzubringen ist, wirken. Beispielsweise kann eine Rückseitenmetallisierung 109 auf der zweiten Hauptoberfläche 111 des Trägersubstrats angeordnet sein.
  • Das in 1A dargestellte Trägersubstrat 100 ist beispielsweise derart bemessen, dass in einem nachfolgenden Verfahrensschritt zum Aufbringen von Halbleiterchips mehrere Halbleiterchips auf diesem Trägersubstrat aufgebracht werden können.
  • Auf der ersten Hauptoberfläche 110 des Trägersubstrats 100 ist eine Vielzahl von hervorstehenden Elementen 130 ausgebildet. Die hervorstehenden Elemente 130 können beispielsweise eine Art Noppenstruktur haben. Die Noppenstruktur kann eine Form abgesägter Säulen haben, die zylindrisch oder konisch ausgebildet sein können. Die Querschnittsfläche der hervorstehenden Elemente 130 kann kreisförmig, oval aber auch polygonal, insbesondere annähernd viereckig, beispielsweise mit abgerundeten Ecken sein. In einer senkrecht zur ersten Hauptoberfläche 110 aufgenommenen Querschnittsansicht kann die Form der hervorstehenden Elemente rechteckig, trapezförmig oder auch dreieckig sein. Die Querschnittsansicht entlang einer ersten zur ersten Hauptoberfläche 110 senkrecht verlaufenden Ebene kann von einer zweiten Querschnittsansicht, die die erste Querschnittsansicht schneidet, verschieden sein. Mit anderen Worten können die hervorstehenden Elemente rotationssymmetrisch oder nicht rotationssymmetrisch in Bezug auf eine jeweilige Elementachse senkrecht zur ersten Hauptoberfläche sein.
  • Ein Aspektverhältnis von Durchmesser zu Höhe der hervorstehenden Elemente kann beispielsweise 0,3 bis 3 betragen. Der Abstand der hervorstehenden Elemente kann je nach Anwendungsfall und insbesondere in Abhängigkeit der Anzahl der hervorstehenden Elemente pro Halbleiterchip variieren, was später noch diskutiert werden wird. Beispielsweise kann der Abstand zwischen benachbarten hervorstehenden Elementen ungefähr dem Durchmesser der hervorstehenden Elemente entsprechen. Dies kann beispielsweise der Fall sein, wenn pro Halbleiterchip eine Vielzahl hervorstehender Elemente 130, beispielsweise mehr als 4 vorgesehen ist. Dies kann beispielsweise auch der Fall sein, wenn auch an Positionen, die einer Position außerhalb der Kontaktflächen des Halbleiterchips entsprechen, hervorstehende Elemente 130 vorliegen. Der Abstand zwischen benachbarten hervorstehenden Elementen 130 kann jedoch auch ein Vielfaches des Durchmessers der hervorstehenden Elemente betragen. Dies kann beispielsweise der Fall sein, wenn nicht mehr als 4 hervorstehende Elemente pro Halbleiterchip vorgesehen sind. Dies kann auch der Fall sein, wenn an Positionen, die einer Position außerhalb der Kontaktflächen des Halbleiterchips entsprechen, keine hervorstehenden Elemente 130 vorliegen.
  • Als „Durchmesser“ wird im Rahmen der vorliegenden Offenbarung eine laterale Abmessung, beispielsweise die größte laterale Abmessung der hervorstehenden Elemente 130 verstanden. Die hervorstehenden Elemente 130 können einem regelmäßigen Muster entsprechend angeordnet sein. Beispielsweise können die hervorstehenden Elemente 130 in Reihen und Spalten angeordnet sein oder auch schachbrettartig. Gemäß weiteren Ausführungsformen können die hervorstehenden Elemente jedoch auch beliebig, d.h. keinem regelmäßigen Muster entsprechend angeordnet sein.
  • Größe und Form der hervorstehenden Elemente 130 muss auch nicht unbedingt jeweils gleichförmig sein. Die Form und Größe der hervorstehenden Elemente kann unter den hervorstehenden Elementen jeweils voneinander abweichen. Die hervorstehenden Elemente 130 können beispielsweise aus einem isolierenden Material hergestellt sein. Beispielsweise können sie durch ganzflächiges Aufbringen einer isolierenden Schicht aufgebracht werden und sodann unter Verwendung einer geeigneten Maske strukturiert werden. Beispielsweise kann eine Maske verwendet werden, die zu einer unregelmäßigen Ausgestaltung der hervorstehenden Elemente 130 führt.
  • Die Maske zur Herstellung einer unregelmäßigen Noppenstruktur kann beispielsweise wie folgt erzeugt werden: Eine weniger als 5 nm dicke und damit nicht flächendeckende Schicht aus Aluminium wird auf der zu strukturierenden Schicht abgeschieden. Die Schicht wird während der Abscheidung oder nachfolgend mittels Sauerstoff oxidiert. Die entstehenden nanoskopischen Al2O3 Partikel bewirken eine Maskierung für den nachfolgenden trockenchemischen Ätzprozess der darunter liegenden Schicht. Beispielsweise kann die Maskierung für einen trockenchemischen Ätzprozess, der auf Fluorgas basiert, wie für ein isolierendes Basismaterial üblich ist, besonders wirkungsvoll sein.
  • Ein strukturiertes leitfähiges Material 135 wird auf das beispielsweise in 1B gezeigte Trägersubstrat 100 aufgebracht. Beispielsweise kann eine Schicht aus einem leitfähigen Material ganzflächig aufgebracht werden und sodann durch geeignete Strukturierungsverfahren strukturiert werden. Es ist aber auch möglich, dass die leitfähige Schicht direkt strukturiert, d.h. nur an ausgewählten Oberflächenbereichen aufgebracht wird. Als Ergebnis ist, wie in 1B dargestellt, das leitfähige Material nicht auf allen hervorstehenden Elementen 130 sondern nur auf ausgewählten angeordnet.
  • Beispielsweise kann das leitfähige Material mehrere Schichten umfassen. Das leitfähige Material kann ein Metall oder eine Metallverbindung enthalten. Zum Beispiel kann zunächst eine Haftvermittlerschicht beispielsweise eine titanhaltige Schicht ausgebildet werden. Danach kann ein übliches leitfähiges Material wie beispielsweise Wolfram, Kupfer, Aluminium, Platin, Palladium, Chrom, Nickel oder eine Verbindung aus dieses Materialien aufgebracht werden. Anschließend kann beispielsweise eine Goldschicht als Abschlussschicht ausgebildet werden. Die Position des strukturierten leitfähigen Materials 135 kann unter Berücksichtigung der Position der Kontaktflächen eines aufzubringenden Halbleiterchips ausgebildet werden. 1B zeigt eine perspektivische Ansicht des Trägersubstrats 100 mit dem strukturierten leitfähigen Material 135. Eine sich durch diese Bearbeitung ergebende Oberfläche des Trägersubstrats 100 mit strukturiertem leitfähigen Material 135 entspricht einer Werkstückoberfläche. Eine Schichtdicke des leitfähigen Materials 135 kann beispielsweise etwa 50 bis 200 nm betragen.
  • Anschließend werden, wie in 1C dargestellt, Halbleiterchips 2001 , 2002 ,... 200n auf das Trägersubstrat 100 aufgebracht. Die Halbleiterchips 2001 ,...200n können beispielsweise optoelektronische Halbleiterchips sein. Die Halbleiterchips 200 müssen nicht jeweils identisch zueinander sein. Beispielsweise kann Halbleiterchip 2001 eine in einem ersten Wellenlängenbereich emittierende LED sein, und Halbleiterchip 2002 kann eine in einem zweiten Wellenlängenbereich emittierende LED sein. Es ist auch möglich, dass sich die beiden Halbleiterchips jeweils in ihrer Funktionalität unterscheiden. Beispielsweise kann Halbleiterchip 2001 als elektromagnetische Strahlung emittierendes Element ausgebildet sein, während Halbleiterchip 2002 diese elektromagnetische Strahlung empfängt und beispielsweise als Sensor ausgebildet ist. Die Dicke des Halbleiterchips 2001 , 2002 kann beispielsweise weniger als 200 µm, beispielsweise weniger als 100 µm, z.B. 1 bis 60 µm betragen.
  • Gemäß Ausführungsformen können die Halbleiterchips 2001 , 2002 derartig ausgestaltet sein, dass sie im Wesentlichen nur die optoelektronisch aktiven Schichten 220, 230 enthalten. Bei der Herstellung optoelektronischer Bauelemente können die optoelektronisch aktiven Schichten, die beispielsweise ein zur Erzeugung oder Aufnahme elektromagnetischer Strahlung geeignetes Halbleitermaterial enthalten, auf einem Wachstumssubstrat aufgewachsen und weiter prozessiert und in einzelne Halbleiterchips vereinzelt werden. Gemäß einer Ausgestaltung eines Herstellungsverfahrens können die Halbleiterchips von Wachstumssubstrat abgelöst werden, so dass sie beispielsweise lediglich die optoelektronisch aktiven Schichten 220, 230 nicht aber Reste des Wachstumssubstrats enthalten. Beispielsweise kann eine freiliegende Oberfläche der optoelektronisch aktiven Schicht 230 eine zweite Oberfläche 211 des Halbleiterchips 200 darstellen.
  • Als Beispiel ist in 1C veranschaulicht, dass jeder der Halbleiterchips 2001 , 2002 einen ersten Bereich 220 und einen darüber angeordneten zweiten Bereich 230 aufweist. Der erste Bereich 220 kann beispielsweise ein erstes Halbleitermaterial eines ersten Leitfähigkeitstyps, z.B. p-leitend sein, und der zweite Bereich kann ein zweites Halbleitermaterial eines zweiten Leitfähigkeitstyps, z.B. n-leitend sein. Das erste und das zweite Halbleitermaterial können - abgesehen vom Leitfähigkeitstyp - identisch sein. Der erste Bereich 220 kann beispielsweise über eine erste Kontaktfläche 225, die an einer ersten Oberfläche 210 des Halbleiterchips 200 angeordnet ist, kontaktiert werden. Weiterhin kann der zweite Bereich 230 des Halbleiterchips über eine zweite Kontaktfläche 228, die ebenfalls an der ersten Oberfläche 210 des Halbleiterchips angeordnet ist, elektrisch über einen elektrischen Kontakt 235 zum zweiten Bereich kontaktiert werden. Beispielsweise kann der elektrische Kontakt 235 zum zweiten Bereich durch ein Kontaktloch realisiert sein. Das Kontaktloch kann mit einem isolierenden Material 231 ausgekleidet sein. Das Innere des ausgekleideten Kontaktlochs kann mit einem leitenden Material 232 gefüllt sein. Beispielsweise können die Halbleiterchips 2001 , 2002 in Flip-Chip-Technik hergestellt werden. Beispielsweise kann dies erfolgen, indem die erste Kontaktfläche 225 und die zweite Kontaktfläche 228 auf einem Halbleiterwafer ausgebildet werden. Gemäß weiteren Ausführungsformen können die Halbleiterchips 2001 , 2002 auch mehrere Kontaktflächen aufweisen. Beispielsweise können die Halbleiterchips 2001 , 2002 Chips für beliebige elektronische Anwendungen sein und eine Vielzahl an Kontaktflächen aufweisen. Nach Vereinzeln des Halbleiterwafers in einzelne Chips werden diese gewendet, so dass die Kontaktflächen 225, 228 mit einer ersten Hauptoberfläche eines Trägersubstrats in Kontakt bringbar sind.
  • Die Halbleiterchips 2001 , 2002 können beispielsweise nacheinander auf dem Trägersubstrat 100 aufgebracht werden. Es ist aber auch möglich, diese über ein sogenanntes Mikro-Transferdruckverfahren zu übertragen. Gemäß Ausgestaltungen kann eine Vielzahl von Halbleiterchips durch Lasereinwirkung oder unter Verwendung eines Silikon-Haftstempels von einem Wachstumssubstrat oder einem temporären Prozessträger abgelöst und auf das Trägersubstrat 100 übertragen werden.
  • Unabhängig davon, welche Übertragungstechnik angewandt wird, kann vor Übertragen der Halbleiterchips ein nichtleitender Klebstoff über der Werkstückoberfläche ausgebildet werden. Beispielsweise kann der nichtleitende Kleber ein Epoxidharz, beispielsweise ein DOW Intervia 8023-10 sein. Es ist aber selbstverständlich, dass auch andere nichtleitende Klebstoffe verwendet werden können. Beispielsweise kann der nichtleitende Klebstoff durch Spin-Coating oder Rotationsbeschichten aufgebracht werden. Eine Schichtdicke des nichtleitenden Klebstoffs kann beispielsweise weniger als 500 nm, z.B. einige hundert nm betragen. Dies kann dadurch erreicht werden, dass der Klebstoff vor dem Aufbringen auf eine geeignete Viskosität verdünnt wird.
  • Anschließend werden die Halbleiterchips aufgebracht. Bei Verwendung eines Mikrotransferverfahrens kann die korrekte Ausrichtung der Halbleiterchips beispielsweise durch Verwendung von Alignmentmarken sichergestellt werden.
  • 1D zeigt zur Veranschaulichung des Prozesses des Zusammenfügens eine vergrößerte Querschnittsansicht von Trägersubstrat 100 und Halbleiterchip 200. Wie beschrieben, ist eine Vielzahl von hervorstehenden Elementen 130 über einer ersten Hauptoberfläche 110 des Trägersubstrats 100 ausgebildet. Das Material der hervorstehenden Elemente kann beispielsweise Siliziumdioxid, Siliziumnitrid oder ein anderes nichtleitendes Material sein. Ein strukturiertes leitfähiges Material 135 ist beispielsweise über ausgewählten hervorstehenden Elementen 130 ausgebildet. Eine Klebstoffschicht 140 ist über der sich ergebenden Werkstoffoberfläche angeordnet. Da die Schichtdicke der Klebstoffschicht 140 ziemlich dünn ist, ist sie nicht als eine zusammenhängende Schicht sondern nur fleckenweise dargestellt. Der Halbleiterchip 200 wird auf dem Trägersubstrat 100 aufgebracht. Dabei kontaktieren die erste und zweite Kontaktfläche 225, 228 jeweils bestimmte, mit dem leitfähigen Material 135 versehene hervorstehende Elemente 130. Sodann kann ein Druck, der durch den Pfeil 150 veranschaulicht ist, auf die Anordnung aus Halbleiterchip 200 und Trägersubstrat 100 ausgeübt werden. Durch die Ausübung des Drucks wird die sich zwischen den Kontaktflächen 225, 228 und dem leitfähigen Material oder der Metallisierung 135 auf den hervorstehenden Elementen 130 befindende Klebstoffschicht 140 verdrängt.
  • Beim anschließenden Aushärteprozess härtet der Klebstoff 140 aus und führt zu einer dauerhaften Verbindung zwischen Trägersubstrat 100 und Halbleiterchip 200. Darüber hinaus wird durch die Verdrängung des Klebstoffs 140 ein elektrischer Kontakt zwischen den Kontaktflächen 225, 228 und dem leitfähigen Material auf den hervorstehenden Elementen 130 bewirkt. Üblicherweise findet beim Aushärten des Klebstoffs 140 ein Schrumpfen des Klebstoffs statt. Dadurch können die aufsitzenden Chips 200 nach unten gezogen werden, wodurch eine elektrische Anbindung zwischen Halbleiterchip und Trägersubstrat 100 stattfinden kann. Beispielsweise kann der Klebstoff durch thermische oder UV-Prozesse aushärten.
  • Gemäß Ausführungsformen können die hervorstehenden Elemente 130 derart ausgebildet sein, dass eine laterale Abmessung umso größer wird, je dichter die Position in die Nähe des Trägersubstrats 100 rückt. Mit anderen Worten kann der Durchmesser der hervorstehenden Elemente 130 angrenzend an den Halbleiterchip 200 kleiner als angrenzend an das Trägersubstrat 100 sein. In diesem Falle wird der auf die Verbindungsstelle zwischen Kontaktfläche 225, 228 und leitfähigem Material 135 ausgeübte Druck noch verstärkt. Gemäß weiteren Ausführungsformen kann das Aushärten auch unter einem Sauerstoffplasma erfolgen. In diesem Falle wird ein größerer Anteil des Klebstoffs zwischen Kontaktflächen 225, 228 und dem leitfähigem Material 135 auf den hervorstehenden Elementen 130 entfernt. Als Folge kann eine größere leitende Verbindungsfläche zwischen Kontaktflächen und dem leitfähigen Material erzeugt werden.
  • Wie in 1D dargestellt ist, werden über das strukturierte leitfähige Material 135 vorbestimmte hervorstehende Elemente 130, die sich an vorbestimmten Positionen befinden, jeweils mit den Kontaktbereichen 120 verbunden.
  • Nach Zusammenfügen von Halbleiterchip und Trägersubstrat kann beispielsweise eine Vereinzelung des Trägersubstrats erfolgen. Beispielsweise kann das Trägersubstrat so vereinzelt werden, dass das sich ergebende Komposithalbleiterbauelement 10 mehrere Halbleiterchips 2001 , 2002 , 2003 aufweist. Dabei können die Halbleiterchips, die zu einem Komposithalbleiterbauelement 10 gehören, identisch oder voneinander verschieden sein. Komposithalbleiterbauelemente 10 können auch jeweils nicht mehr als einen Halbleiterchip 2001 , 2002 , 2003 enthalten.
  • 2A fasst das Verfahren gemäß Ausführungsformen zusammen. Ein Verfahren zur Herstellung eines Komposithalbleiterbauelements, welches ein Trägersubstrat aus einem Halbleitermaterial sowie einen auf dem Trägersubstrat angeordneten Halbleiterchip aufweist, umfasst das Ausbilden (S100) eines Elements, das von einer ersten Hauptoberfläche des Trägersubstrats hervorsteht und ein elektrisch leitfähiges Material umfasst, wodurch sich eine Werkstückoberfläche ergibt. Das elektrisch leitfähige Material ist mit einem Kontaktbereich elektrisch leitend verbunden. Das Verfahren umfasst weiterhin das Ausbilden (S110) einer Klebstoffschicht über der Werkstückoberfläche. Sodann wird der Halbleiterchip, der an einer ersten Oberfläche mindestens eine Kontaktfläche aufweist, mit dem Trägersubstrat zusammengefügt (S120). Anschließend wird der Klebstoff ausgehärtet (S130), wobei das elektrisch leitfähige Material des hervorstehenden Elements mit der zugehörigen Kontaktfläche des Halbleiterchips elektrisch verbunden wird. Die Kontaktfläche hat an einer Position, an der die Kontaktfläche und das elektrisch leitfähige Material des hervorstehenden Elements miteinander in Kontakt stehen, eine größere laterale Ausdehnung als das hervorstehende Element.
  • Gemäß dem in 2B gezeigten Verfahren zur Herstellung eines Komposithalbleiterbauelements, welches ein Trägersubstrat sowie einen auf dem Trägersubstrat angeordneten Halbleiterchip aufweist, wird eine Vielzahl hervorstehender Elemente auf einer ersten Hauptoberfläche des Trägersubstrats ausgebildet (S200). Ein elektrisch leitfähiges Material, welches mit einem Kontaktbereich elektrisch leitend verbunden ist, wird auf mindestens einem der hervorstehenden Elemente ausgebildet (S210). Eine Kontaktfläche des Halbleiterchips wird mit dem elektrisch leitfähigen Material in Kontakt gebracht (S220), wobei die Kontaktfläche an einer Position, an der die Kontaktfläche und das elektrisch leitfähige Material des hervorstehenden Elements miteinander in Kontakt stehen, eine größere laterale Ausdehnung hat als das hervorstehende Element.
  • 3A zeigt ein Beispiel eines Komposithalbleiterbauelements 10 gemäß einer oder mehrerer Ausführungsformen, welches beispielsweise durch das in den 1 und 2A dargestellte Verfahren herstellbar ist. Gemäß der in 3A gezeigten Ausführungsform umfasst ein Komposithalbleiterbauelement 10 ein Trägersubstrat 100 aus einem Halbleitermaterial sowie einen auf dem Trägersubstrat 100 angeordneten Halbleiterchip 200. Das Trägersubstrat weist ein von einer ersten Hauptoberfläche 110 des Trägersubstrats 100 hervorstehendes Element auf, das ein leitfähiges Material 135 umfasst, welches mit einem Kontaktbereich 120 elektrisch leitend verbunden ist. Der Halbleiterchip weist an einer ersten Oberfläche 210 mindestens eine Kontaktfläche 225, 228 auf, welche mit dem elektrisch leitfähigen Material 135 des hervorstehenden Elements 130 elektrisch verbunden ist. Die Kontaktfläche 225, 228 hat an einer Position, an der die Kontaktfläche und das leitfähige Material 135 des hervorstehenden Elements jeweils miteinander in Kontakt stehen, eine größere laterale Ausdehnung als das hervorstehende Element 130.
  • Unter Bezugnahme auf die 1A bis 1D ist insbesondere eine Vielzahl von hervorstehenden Elementen 130 beschrieben, von denen nur ausgewählte mit dem strukturierten leitfähigen Material 135 bedeckt und über diese mit einem Kontaktbereich 120 verbunden sind.
  • Gemäß weiterer Ausführungsformen ist jedoch auch möglich, dass nur wenige hervorstehende Elemente 130 auf dem Trägersubstrat 100 vorgesehen sind. Beispielsweise kann die Anzahl hervorstehender Elemente 130 so bemessen sein, dass es für jede Kontaktfläche 225, 228 des Halbleiterchips 200 eine vorbestimmte Anzahl hervorstehender Elemente 130, beispielsweise eines, des Trägersubstrats 100 gibt. Das hervorstehende Element 130 kann aus einem isolierenden Material hergestellt sein und mit einem leitfähigen Material 135 überzogen sein. Beispielsweise kann das leitfähige Material 135 mit einem Kontaktbereich 120 des Trägersubstrats 100 verbunden sein. Gemäß weiteren Ausführungsformen ist es jedoch auch möglich, dass das vorstehende Element 130 selbst aus einem leitfähigen Material hergestellt ist. In diesem Falle stellt ein Teil des hervorstehenden Elements 130 aus leitfähigem Material den Kontaktbereich 120 dar. Beispielsweise sind an einer Position des Trägersubstrats 100, die sich außerhalb der Kontaktflächen 225, 228 des Halbleiterchips befindet, keine hervorstehenden Elemente 130 angeordnet.
  • Gemäß dem Ausführungsbeispiel in 3A ist das Trägersubstrat 100 ein Halbleitersubstrat. Beispielsweise sind - wie in 1A angedeutet - Schaltkreiskomponenten in dem Halbleitersubstrat 100 ausgebildet. Gemäß dem in 3A dargestellten Ausführungsbeispiel können eine oder aber auch mehrere hervorstehende Elemente 130 zur elektrischen Verbindung vorgesehen sein, wobei beispielsweise sämtliche hervorstehenden Elemente 130 ein leitfähiges Material 135 aufweisen. Beispielsweise können sämtliche hervorstehenden Elemente 130 aus einem leitenden Material hergestellt sein oder aber über ein leitfähiges Material 135 mit einem Kontaktbereich 120 des Trägersubstrats 100 aus einem Halbleitermaterial verbunden sein.
  • Eine Kontaktfläche 225, 228 des Halbleiterchips 200 hat jeweils eine größere laterale Ausdehnung s als das hervorstehende Element, das eine laterale Ausdehnung b hat. Das in 3A dargestellte Komposithalbleiterbauelement 10 kann weiterhin einen Klebstoff 140 wie vorstehend beschrieben aufweisen. Dieser kann beispielsweise an den Seitenwänden der hervorstehenden Elemente 130 vorliegen. Auch können alle anderen Elemente in ähnlicher Weise wie unter Bezugnahme auf die 1A bis 1D dargestellt ausgebildet sein, mit dem Unterschied, dass außerhalb der Kontaktflächen 225, 228 des Halbleiterchips 200 keine hervorstehenden Elemente 130 vorgesehen sind. Beispielsweise kann das Aspektverhältnis sowie der Abstand benachbarter vorstehender Elemente, sofern mehrere hervorstehende Elemente zur elektrischen Kontaktierung einer Kontaktfläche des Halbleiterchips vorgesehen sind, wie unter Bezugnahme auf die vorstehenden Figuren beschrieben, ausgestaltet sein.
  • 3B zeigt eine Querschnittsansicht eines Komposithalbleiterbauelements 10 gemäß einer oder mehrerer weiterer Ausführungsformen. Das in 3B gezeigte Komposithalbleiterbauelement kann beispielsweise durch das Verfahren, das in 2B dargestellt ist, hergestellt worden sein. Das Komposithalbleiterbauelement 10 umfasst ein Trägersubstrat 100 sowie einen auf dem Trägersubstrat 100 angeordneten Halbleiterchip 200. Das Trägersubstrat weist eine Vielzahl hervorstehender Elemente 130 auf, die von einer ersten Hauptoberfläche 110 des Trägersubstrats 100 hervorstehen. Ein leitfähiges Material 135, welches mit einem Kontaktbereich 120 elektrisch leitend verbunden ist, ist auf mindestens einem der hervorstehenden Elemente 130 ausgebildet. Der Halbleiterchip 200 weist an einer ersten Oberfläche 210 mindestens eine Kontaktfläche 225, 228 auf, welches mit dem leitfähigen Material 135 auf mindestens einem Element 130 elektrisch verbunden ist. An einer Position, an der die Kontaktfläche und das leitfähige Material 135 auf dem hervorstehenden Element 130 jeweils miteinander in Kontakt stehen, hat die Kontaktfläche 225, 228 eine größere laterale Ausdehnung s als jeweils die laterale Ausdehnung b des hervorstehenden Elements 130.
  • Beispielsweise können, wie in 3B dargestellt, pro Kontaktfläche 225, 228, mehrere hervorstehende Elemente 130 vorgesehen sein. Es kann aber auch nur ein einziges hervorstehendes Element 130 pro Kontaktfläche vorgesehen sein. Diejenigen hervorstehenden Elemente 130, die mit einer der Kontaktflächen 225, 228 in elektrischem Kontakt stehen, werden auch als kontaktierende Elemente 132 bezeichnet. Weiterhin ist eine Vielzahl hervorstehender Elemente 130 außerhalb der Kontaktflächen 225, 228 des Halbleiterchips 200 vorgesehen. Beispielsweise stellen die hervorstehenden Elemente 130 außerhalb der Kontaktflächen 225, 228 des Halbleiterchips 200 stützende Elemente dar, die dazu dienen können, den Halbleiterchip mechanisch zu stützen. Durch diese stützenden Elemente 131 kann beispielsweise die mechanische Stabilität des Halbleiterchips 200 verbessert werden. Dies ist beispielsweise dann vorteilhaft, wenn die Halbleiterchips 200 lediglich aktive beispielsweise optoelektronisch aktive Schichten enthalten, weil sie von ihrem Wachstumssubstrat abgelöst worden sind. In diesem Fall weisen sie nur eine sehr geringe Dicke von weniger als 50 µm auf und können durch die hervorstehenden Elemente 130 geeignet abgestützt werden. Durch die mechanische Abstützung kann ein Durchbiegen der Halbleiterchips 200 verringert oder vermieden werden, wodurch mechanische Verspannungen und dadurch hervorgerufene nachteilige Effekte verringert oder vermieden werden können.
  • Auch ist es möglich, eine Wärmeableitung des Halbleiterchips 200 über diese stützenden Elemente 131 zu bewirken. Die hervorstehenden Elemente 130 können beispielsweise aus einem isolierenden Material hergestellt sein. Weiterhin ist möglich, dass die hervorstehenden Elemente 130 mit einer leitfähigen Schicht, die nicht mit einem Kontaktbereich verbunden ist, der zur elektrischen Kontaktierung des Halbleiterchips vorgesehen ist, bedeckt sind, um die Wärmeabfuhr aus dem Halbleiterchip 200 zu erhöhen. Die hervorstehenden Elemente 130 können wie unter Bezugnahme auf die 1A bis 1D beschrieben, gestaltet sein. Stützende Elemente 131 und kontaktierende Elemente 132 können jeweils identisch zueinander ausgebildet sein, wobei die kontaktierenden Elemente 132 weiterhin mit dem elektrisch leitfähigen Material 135 bedeckt sein können, wodurch der elektrische Kontakt zu den Kontaktflächen 225, 228 des Halbleiterchips 200 bewirkt wird.
  • 4A zeigt eine Querschnittsansicht eines Komposithalbleiterbauelements 10 gemäß weiterer Ausführungsformen. Wie in 4A veranschaulicht ist, können die hervorstehenden Elemente 130 jeweils mit unterschiedlicher Querschnittsform senkrecht zur ersten Hauptoberfläche 110 des Trägersubstrats 100 ausgebildet sein. Durch eine unterschiedliche Form der hervorstehenden Elemente ergibt sich jeweils eine unterschiedliche mechanische Unterstützung des aufgebrachten Halbleiterbauelements.
  • Gemäß der Ausführungsformen in 4A kann ein Komposithalbleiterbauelement 10 jeweils hervorstehende Elemente 130 in jeweils identischer oder auch in unterschiedlicher Form haben. Beispielsweise können sämtliche hervorstehenden Elemente 130 bezogen auf die Schnittdarstellung eine trapezartige oder aber auch eine dreieckige Form haben. Die spezielle Form der hervorstehenden Elemente kann gemäß den Anforderungen, die sich beispielsweise durch den aufzubringenden Halbleiterchip ergeben, ausgewählt sein. Beispielsweise kann ein Komposithalbleiterbauelement 10 eine rot emittierende LED, eine grün emittierende LED und eine blau emittierende LED enthalten. Die rote LED kann beispielsweise im Halbleiterchip 2001 angeordnet sein. Wie in 4A gezeigt ist, haben die den Halbleiterchip 2001 kontaktierenden hervorstehenden Elemente 130 eine trapezartige Form, deren laterale Abmessung an einer Position auf der Seite des Halbleiterchips 200 etwas kleiner ist als ihre laterale Abmessung auf der Seite des Trägersubstrats 100. Dadurch lässt sich beispielsweise die mechanische Stabilität des roten LED-Chips 2001 erhöhen. Im Vergleich dazu verjüngen sich die hervorstehenden Elemente 130, die jeweils die Halbleiterchips 2002 und 2003 kontaktieren, in größerem Maße.
  • Wie in 4B dargestellt ist, können pro Kontaktfläche 225, 228 jeweils mehrere hervorstehende Elemente 130 vorgesehen sein. Die hervorstehenden Elemente 130, die einer Kontaktfläche 225, 228 zugeordnet sind, können jeweils über ein leitfähiges Material 135 mit einem Kontaktbereich 120 elektrisch leitend verbunden sein.
  • Gemäß der in 4C dargestellten Ausführungsform kann vor dem Ausbilden der hervorstehenden Elemente 130 eine Vertiefung 150 in dem Trägersubstrat 100 ausgebildet werden. Beispielsweise kann die Vertiefung 150 rechteckförmig um den Halbleiterchip 200 ausgebildet sein und ihn „ringartig“ umgeben. Als Folge kann ein Abfließen oder Austreten des Klebstoffs 140 verhindert werden. Beispielsweise kann eine Tiefe der Vertiefung 150 etwa 0,5 µm bis 5 µm betragen.
  • Durch die Anwesenheit der hervorstehenden Elemente wird die Ausbildung zuverlässiger elektrischer Verbindung zwischen den Halbleiterchips und dem Trägersubstrat unabhängig von der Chipgröße und/oder der Anzahl der Anschlüsse ermöglicht. Insgesamt wird durch die beschriebene Verbindungstechnik eine erhöhte Flexibilität erreicht und ein verbesserter elektrischer Kontakt zwischen Halbleiterchips und Trägersubstrat erreicht. Zusätzlich kann bei entsprechender Ausbildung der hervorstehenden Elemente die mechanische Stabilität der Anordnung erhöht und die Wärmeabfuhr verbessert werden.
  • 5 zeigt ein Beispiel für eine elektrische Vorrichtung 300. Die elektrische Vorrichtung 300 enthält das beschriebene Komposithalbleiterbauelement 10. Die elektrische Vorrichtung 300 kann beispielsweise aus einer Gruppe aus einer photovoltaischen, photonischen, Datenspeicher-, Sensor-, Beleuchtungs-, biomimetischen und biokompatiblen Vorrichtung ausgewählt sein. Beispielsweise kann die elektrische Vorrichtung auch eine elektronische Vorrichtung mit großer Fläche sein. Gemäß weiteren Beispielen kann die elektrische Vorrichtung 300 eine Display- oder Anzeigevorrichtung oder ein Teil einer Anzeigevorrichtung sein, bei der einzelne LED-Chips auf einer Ansteuerschaltung zum Ansteuern der jeweiligen LED-Chips angeordnet sind.
  • Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben worden sind, werden Fachleute erkennen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl von alternativen und/oder äquivalenten Ausgestaltungen ersetzt werden können, ohne vom Schutzbereich der Erfindung abzuweichen. Die Anmeldung soll jegliche Anpassungen oder Variationen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher wird die Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt.
  • Bezugszeichenliste
  • 10
    Komposithalbleiterbauelement
    100
    Trägersubstrat
    105
    Durchkontaktierung oder Via-Kontakt
    106
    leitfähiger Bereich
    107
    Schaltkreiskomponente
    108
    Leiterbahn
    109
    Rückseitenmetallisierung
    110
    erste Hauptoberfläche des Trägersubstrats
    111
    zweite Hauptoberfläche des Trägersubstrats
    115
    leitendes Material
    120
    Kontaktbereich
    130
    hervorstehendes Element
    131
    stützende Elemente
    132
    kontaktierende Elemente
    135
    strukturiertes leitfähiges Material
    140
    nichtleitende Klebstoffschicht
    200, 2001, 2002, 2003
    Halbleiterchip
    210
    erste Oberfläche des Halbleiterchips
    211
    zweite Oberfläche des Halbleiterchips
    220
    erster Bereich des Halbleiterchips
    225
    erste Kontaktfläche
    228
    zweite Kontaktfläche
    230
    zweiter Bereich des Halbleiterchips
    231
    isolierendes Material
    232
    leitendes Material
    235
    elektrischer Kontakt zum zweiten Bereich
    300
    elektrische Vorrichtung

Claims (23)

  1. Komposithalbleiterbauelement (10) umfassend ein Trägersubstrat (100) aus einem Halbleitermaterial sowie einen auf dem Trägersubstrat (100) angeordneten Halbleiterchip (200), wobei das Trägersubstrat (100) ein von einer ersten Hauptoberfläche (110) des Trägersubstrats (100) hervorstehendes Element (130) aufweist, das ein elektrisch leitfähiges Material (135) umfasst, welches mit einem Kontaktbereich (120) des Trägersubstrats elektrisch leitend verbunden ist, der Halbleiterchip (200) an einer ersten Oberfläche (210) mindestens eine Kontaktfläche (225, 228) aufweist, welche mit dem elektrisch leitfähigen Material (135) des hervorstehenden Elements (130) elektrisch verbunden ist, wobei die Kontaktfläche (225, 228) an einer Position, an der die Kontaktfläche (225, 228) und das elektrisch leitfähige Material (135) des hervorstehenden Element (130) jeweils miteinander in Kontakt stehen, eine größere laterale Ausdehnung hat als das hervorstehende Element (130).
  2. Komposithalbleiterbauelement (10) nach Anspruch 1, ferner umfassend einen Klebstoff (140), welcher zwischen dem Halbleiterchip (200) und dem Trägersubstrat (100) angeordnet ist und geeignet ist, den Halbleiterchip (200) und das Trägersubstrat (100) mechanisch zu verbinden.
  3. Komposithalbleiterbauelement (10) nach Anspruch 1 oder 2, bei dem ein Aspektverhältnis von Durchmesser zu Höhe des hervorstehenden Elements (130) 0.3 bis 3 beträgt.
  4. Komposithalbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem das hervorstehende Element (130) aus einem isolierenden Material hergestellt ist, und das elektrisch leitfähige Material (135) als strukturierte Schicht über dem hervorstehenden Element (130) angeordnet ist.
  5. Komposithalbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterchip (200) von einem Wachstumssubstrat abgelöste aktive Bereiche (220, 230) eines optoelektronischen Bauelements enthält.
  6. Komposithalbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem je Kontaktfläche des Halbleiterchips (200) mehrere hervorstehende Elemente (130) vorgesehen sind.
  7. Komposithalbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, mit einer Vielzahl von hervorstehenden Elementen (130) von denen mindestens eines an einer Position außerhalb der Kontaktflächen (225, 228) des Halbleiterchips (200) angeordnet ist.
  8. Komposithalbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem in der ersten Hauptoberfläche (110) des Trägersubstrats (100) eine Vertiefung (150) ausgebildet ist und die hervorstehenden Elemente (130) in der Vertiefung (150) positioniert sind.
  9. Verfahren zur Herstellung eines Komposithalbleiterbauelements (10), welches ein Trägersubstrat (100) aus einem Halbleitermaterial sowie einen auf dem Trägersubstrat (100) angeordneten Halbleiterchip (200) umfasst, mit: Ausbilden (S100) eines Elements (130), das von einer ersten Hauptoberfläche (110) des Trägersubstrats (100) hervorsteht und ein elektrisch leitfähiges Material (135) umfasst, welches mit einem Kontaktbereich (120) des Trägersubstrats (100) elektrisch leitend verbunden ist, wodurch sich eine Werkstückoberfläche ergibt; Ausbilden (S110) einer Klebstoffschicht (140) über der Werkstückoberfläche; Zusammenfügen (S120) des Halbleiterchips (200), der an einer ersten Oberfläche (210) mindestens eine Kontaktfläche (225, 228) aufweist, mit dem Trägersubstrat (100); und Aushärten (S130) des Klebstoffs (140), wobei das elektrisch leitfähige Material (135) des hervorstehenden Elements (130) mit der zugehörigen Kontaktfläche des Halbleiterchips (200) elektrisch verbunden wird, wobei die Kontaktfläche (225, 228) an einer Position, an der die Kontaktfläche (225, 228) und das elektrisch leitfähige Material (135) des hervorstehenden Elements (130) miteinander in Kontakt stehen, eine größere laterale Ausdehnung hat als das hervorstehende Element (130).
  10. Verfahren nach Anspruch 9, bei dem das Ausbilden des hervorstehenden Elements (130) das Aufbringen des elektrisch leitfähigen Materials (135) an vorbestimmten Positionen umfasst.
  11. Verfahren nach Anspruch 9 oder 10, bei dem erste Oberflächen (120) einer Vielzahl von Halbleiterchips (200) gleichzeitig mit dem Trägersubstrat (100) durch ein Mikro-Transferverfahren zusammengefügt werden.
  12. Verfahren zur Herstellung eines Komposithalbleiterbauelements (10), welches ein Trägersubstrat (100) sowie einen auf dem Trägersubstrat (100) angeordneten Halbleiterchip (200) aufweist, mit: Ausbilden (S200) einer Vielzahl hervorstehender Elemente (130) auf einer ersten Hauptoberfläche (110) des Trägersubstrats (100); Ausbilden (S210) eines elektrisch leitfähigen Materials (135), welches mit einem Kontaktbereich (120) elektrisch leitend verbunden ist, auf mindestens einem der hervorstehenden Elemente (130); In-Kontakt-Bringen (S220) einer Kontaktfläche (225, 228) des Halbleiterchips mit dem elektrisch leitfähigen Material (135), wobei die Kontaktfläche (225, 228) an einer Position, an der die Kontaktfläche (225, 228) und das elektrisch leitfähige Material (135) des hervorstehenden Elements (130) miteinander in Kontakt stehen, eine größere laterale Ausdehnung hat als das hervorstehende Element (130).
  13. Verfahren nach Anspruch 12, bei dem die hervorstehenden Elemente (130) aus einem isolierenden Material hergestellt werden, und das elektrisch leitfähige Material (135) als strukturierte Schicht über den hervorstehenden Elementen (130) ausgebildet wird.
  14. Verfahren nach Anspruch 12 oder 13, bei dem mindestens eines der hervorstehenden Elemente (130) an einer Position außerhalb der Kontaktfläche (225, 228) des Halbleiterchips (200) ausgebildet wird.
  15. Komposithalbleiterbauelement (10) umfassend ein Trägersubstrat (100) sowie einen auf dem Trägersubstrat (100) angeordneten Halbleiterchip (200), wobei das Trägersubstrat (100) von einer ersten Hauptoberfläche (110) des Trägersubstrats (100) eine Vielzahl hervorstehende Elemente (130) aufweist, ein elektrisch leitfähiges Material (135), welches mit einem Kontaktbereich (120) des Trägersubstrats elektrisch leitend verbunden ist, auf mindestens einem der hervorstehenden Elemente (130) ausgebildet ist, der Halbleiterchip (200) an einer ersten Oberfläche (210) mindestens eine Kontaktfläche (225, 228) aufweist, welche mit dem elektrisch leitfähigen Material (135) auf mindestens einem Element (130) elektrisch verbunden ist, wobei an einer Position, an der die Kontaktfläche (225, 228) und das elektrisch leitfähige Material (135) auf dem hervorstehenden Element (130) jeweils miteinander in Kontakt stehen, die Kontaktfläche (225, 228) eine größere laterale Ausdehnung hat als jeweils das hervorstehende Element (130).
  16. Komposithalbleiterbauelement (10) nach Anspruch 15, bei dem ein Aspektverhältnis von Durchmesser zu Höhe der hervorstehenden Elemente (130) 0.3 bis 3 beträgt.
  17. Komposithalbleiterbauelement (10) nach Anspruch 15 oder 16, bei dem die hervorstehenden Elemente (130) aus einem isolierenden Material hergestellt sind, und das elektrisch leitfähige Material (135) als strukturierte Schicht über den hervorstehenden Elementen (130) angeordnet ist.
  18. Komposithalbleiterbauelement (10) nach einem der Ansprüche 15 bis 17, bei dem der Halbleiterchip (200) von einem Wachstumssubstrat abgelöste aktive Bereiche (220, 230) eines optoelektronischen Bauelements enthält.
  19. Komposithalbleiterbauelement (10) nach einem der Ansprüche 15 bis 18, bei dem je Kontaktfläche (225, 228) des Halbleiterchips (200) mehrere hervorstehende Elemente (130) vorgesehen sind.
  20. Komposithalbleiterbauelement (10) nach einem der Ansprüche 15 bis 19, bei dem mindestens eines der hervorstehenden Elemente (130) an einer Position außerhalb der Kontaktflächen (225, 228) des Halbleiterchips (200) angeordnet ist.
  21. Komposithalbleiterbauelement (10) nach einem der Ansprüche 15 bis 20, bei dem in der ersten Hauptoberfläche (110) des Trägersubstrats (100) eine Vertiefung ausgebildet ist und die hervorstehenden Elemente (130) in der Vertiefung (150) positioniert sind.
  22. Elektrische Vorrichtung (300) mit dem Komposithalbleiterbauelement (10) nach einem der Ansprüche 1 bis 8 oder mit dem Komposithalbleiterbauelement (10) nach einem der Ansprüche 15 bis 21.
  23. Elektrische Vorrichtung (300) nach Anspruch 22, die aus der Gruppe aus einer photovoltaischen, photonischen, Datenspeicher-, Sensor-, Beleuchtungs-, biomimetischen und biokompatiblen Vorrichtung ausgewählt ist.
DE102018103505.5A 2018-02-16 2018-02-16 Komposithalbleiterbauelement und Verfahren zur Herstellung eines Komposithalbleiterbauelements Withdrawn DE102018103505A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102018103505.5A DE102018103505A1 (de) 2018-02-16 2018-02-16 Komposithalbleiterbauelement und Verfahren zur Herstellung eines Komposithalbleiterbauelements
DE112019000818.8T DE112019000818A5 (de) 2018-02-16 2019-02-14 Komposithalbleiterbauelement und Verfahren zur Herstellung eines Komposithalbleiterbauelements
PCT/EP2019/053721 WO2019158657A1 (de) 2018-02-16 2019-02-14 Komposithalbleiterbauelement und verfahren zur herstellung eines komposithalbleiterbauelements
US16/968,498 US11527521B2 (en) 2018-02-16 2019-02-14 Composite semiconductor component having projecting elements projecting from a carrier substrate and method for producing the composite semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018103505.5A DE102018103505A1 (de) 2018-02-16 2018-02-16 Komposithalbleiterbauelement und Verfahren zur Herstellung eines Komposithalbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102018103505A1 true DE102018103505A1 (de) 2019-08-22

Family

ID=65443851

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102018103505.5A Withdrawn DE102018103505A1 (de) 2018-02-16 2018-02-16 Komposithalbleiterbauelement und Verfahren zur Herstellung eines Komposithalbleiterbauelements
DE112019000818.8T Pending DE112019000818A5 (de) 2018-02-16 2019-02-14 Komposithalbleiterbauelement und Verfahren zur Herstellung eines Komposithalbleiterbauelements

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112019000818.8T Pending DE112019000818A5 (de) 2018-02-16 2019-02-14 Komposithalbleiterbauelement und Verfahren zur Herstellung eines Komposithalbleiterbauelements

Country Status (3)

Country Link
US (1) US11527521B2 (de)
DE (2) DE102018103505A1 (de)
WO (1) WO2019158657A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0213774A1 (de) * 1985-08-05 1987-03-11 Raychem Limited Anisotrop elektrisch leitfähiger Gegenstand
US5472914A (en) * 1994-07-14 1995-12-05 The United States Of America As Represented By The Secretary Of The Air Force Wafer joined optoelectronic integrated circuits and method
US5789278A (en) * 1996-07-30 1998-08-04 Micron Technology, Inc. Method for fabricating chip modules
US20040233649A1 (en) * 2001-06-06 2004-11-25 Wolfgang Honlein Electronic chip and electronic chip assembly

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
JP4601892B2 (ja) 2002-07-04 2010-12-22 ラムバス・インコーポレーテッド 半導体装置および半導体チップのバンプ製造方法
KR100691177B1 (ko) * 2005-05-31 2007-03-09 삼성전기주식회사 백색 발광소자
DE102008006757A1 (de) * 2008-01-30 2009-08-06 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Bauelement
US20090289360A1 (en) * 2008-05-23 2009-11-26 Texas Instruments Inc Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing
DE102008063401A1 (de) * 2008-12-31 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
US8173536B2 (en) * 2009-11-02 2012-05-08 Stats Chippac, Ltd. Semiconductor device and method of forming column interconnect structure to reduce wafer stress
DE112011101156T5 (de) * 2010-04-01 2013-01-24 Panasonic Corporation Leuchtdiodenelement und Leuchtdiodenvorrichtung
US8580607B2 (en) * 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US9437534B2 (en) * 2012-02-29 2016-09-06 Mediatek Inc. Enhanced flip chip structure using copper column interconnect
US8933433B2 (en) 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
DE102012213548A1 (de) * 2012-08-01 2014-02-06 Robert Bosch Gmbh Bondpad zum Thermokompressionsbonden, Verfahren zum Herstellen eines Bondpads und Bauelement
US9159695B2 (en) * 2013-01-07 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structures in package structure
US9871345B2 (en) * 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
TWI602269B (zh) * 2016-06-08 2017-10-11 力成科技股份有限公司 柱頂互連之封裝堆疊方法與構造
US20180114786A1 (en) * 2016-10-21 2018-04-26 Powertech Technology Inc. Method of forming package-on-package structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0213774A1 (de) * 1985-08-05 1987-03-11 Raychem Limited Anisotrop elektrisch leitfähiger Gegenstand
US5472914A (en) * 1994-07-14 1995-12-05 The United States Of America As Represented By The Secretary Of The Air Force Wafer joined optoelectronic integrated circuits and method
US5789278A (en) * 1996-07-30 1998-08-04 Micron Technology, Inc. Method for fabricating chip modules
US20040233649A1 (en) * 2001-06-06 2004-11-25 Wolfgang Honlein Electronic chip and electronic chip assembly

Also Published As

Publication number Publication date
US11527521B2 (en) 2022-12-13
US20200411493A1 (en) 2020-12-31
WO2019158657A1 (de) 2019-08-22
DE112019000818A5 (de) 2020-10-29

Similar Documents

Publication Publication Date Title
DE102009056386B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
WO2017009183A1 (de) Optoelektronische anordnung sowie verfahren zur herstellung einer optoelektronischen anordnung
DE102015114587A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102018126936A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
DE102013221788B4 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
DE102021101657A1 (de) Verfahren zur Herstellung eines hybriden Bauelements
WO2020064943A1 (de) Optoelektronischer halbleiterchip mit kontaktelementen und dessen herstellungsverfahren
DE102014110884B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips
WO2021023577A1 (de) Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil
WO2017046000A1 (de) Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements
WO2020064892A1 (de) Optoelektronisches halbleiterbauelement mit saphirträger und dessen herstellungsverfahren
DE102018103505A1 (de) Komposithalbleiterbauelement und Verfahren zur Herstellung eines Komposithalbleiterbauelements
WO2022167285A1 (de) Verfahren zur herstellung einer anordnung von halbleiterchips und anordnung von halbleiterchips
DE102020202613A1 (de) Verfahren zur herstellung eines halbleiterbauelements, halbleiterbauelement und optoelektronische vorrichtung
DE102018111021A1 (de) Lichtemittierendes halbleiterbauteil und verfahren zur herstellung eines licht emittierenden halbleiterbauteils
DE102016112857A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102017129326B4 (de) Verfahren zur Herstellung von Halbleiterlichtquellen
DE102019114169A1 (de) Optoelektronisches halbleiterbauelement mit verbindungsbereichen und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102015102458B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
DE102018119734A1 (de) Optoelektronisches halbleiterbauelement mit einem trägerelement, welches ein elektrisch leitendes material umfasst
WO2022122268A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements, verfahren zur herstellung elektrischer kontakte und optoelektronisches halbleiterbauelement
DE102018122166A1 (de) Optoelektronische halbleitervorrichtung mit einem trägerelement und einem elektrischen kontaktelement, optoelektronisches bauelement sowie verfahren zur herstellung der optoelektronischen halbleitervorrichtung
DE102021108397A1 (de) Transferverfahren für optoelektronisches halbleiterbauelement
DE102021130077A1 (de) Vorrichtung und verfahren zum testen optoelektronischer bauelemente

Legal Events

Date Code Title Description
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority