WO2022122268A1 - Verfahren zur herstellung eines optoelektronischen halbleiterbauelements, verfahren zur herstellung elektrischer kontakte und optoelektronisches halbleiterbauelement - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterbauelements, verfahren zur herstellung elektrischer kontakte und optoelektronisches halbleiterbauelement Download PDF

Info

Publication number
WO2022122268A1
WO2022122268A1 PCT/EP2021/080792 EP2021080792W WO2022122268A1 WO 2022122268 A1 WO2022122268 A1 WO 2022122268A1 EP 2021080792 W EP2021080792 W EP 2021080792W WO 2022122268 A1 WO2022122268 A1 WO 2022122268A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating material
semiconductor layer
contact element
electrically conductive
solder
Prior art date
Application number
PCT/EP2021/080792
Other languages
English (en)
French (fr)
Inventor
Dominik Scholz
Isabel OTTO
Anna KASPRZAK
Original Assignee
Ams-Osram International Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams-Osram International Gmbh filed Critical Ams-Osram International Gmbh
Publication of WO2022122268A1 publication Critical patent/WO2022122268A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • SEMICONDUCTOR COMPONENTS METHOD FOR MANUFACTURING ELECTRICAL CONTACTS AND OPTOELECTRONIC SEMICONDUCTOR COMPONENTS
  • a light-emitting diode is a light-emitting device based on semiconductor materials.
  • an LED includes a pn junction. Electromagnetic radiation is generated when electrons and holes recombine with each other in the region of the pn junction, for example because a corresponding voltage is applied.
  • the object of the present invention is to provide an improved method for producing electrical contacts, an improved method for producing optoelectronic semiconductor components and an improved optoelectronic semiconductor component.
  • a method for producing an optoelectronic semiconductor component includes forming a semiconductor layer stack suitable for generating or absorbing electromagnetic radiation, which has a first semiconductor layer of a first conductivity type and a second semiconductor layer of a second conductivity type, over a Substrate, forming a first contact element in electrical contact with the first semiconductor layer and a second contact element in electrical contact with the second semiconductor layer, each made of an electrically conductive material, and forming an insulating material between the first contact element and the second contact telement such that portions of the insulating material and the conductive material are exposed in the region of a first major surface of a resulting workpiece and the first major surface is planar.
  • the method further includes etching back the electrically conductive material, wherein an etch rate of the electrically conductive material is greater than an etch rate of the insulating material, thereby forming pits, depositing a solder material in the pits and over the insulating material, and grinding back of the solder material so that the insulating material is exposed.
  • the depressions will be formed in the first main surface of the workpiece and the first main surface is arranged on a side of the workpiece opposite a second main surface of the second semiconductor layer.
  • electromagnetic radiation emitted by the optoelectronic semiconductor component can be output via the second main surface of the second semiconductor layer.
  • a method of making electrical contacts includes providing a workpiece having contact elements of an electrically conductive material insulated from one another by insulating material, wherein a first major surface of the workpiece is planar. The method further includes etching back the electrically conductive material, wherein an etch rate of the electrically conductive material is greater than an etch rate of the insulating material, thereby forming depressions in the region of the first major surface, depositing a solder material in the depressions and over the insulating material, and grinding back the solder material so that the insulating material is exposed.
  • the solder material can be applied in a thickness that corresponds to a depth of the depressions or is smaller than the depth of the depressions.
  • the method may further include an etching process for etching the insulating material after grinding back the solder material such that, as a result, the solder material protrudes from the insulating material.
  • the solder material can be applied in a thickness that is smaller than a depth of the depressions.
  • a protective layer can be applied over the solder material before grinding back the solder material, with the protective layer being removed after the etching process.
  • the first and the second contact element are produced by a galvanic method.
  • a height of the first and the second contact element can be in a range from 10 ⁇ m to 1 mm.
  • the insulating material may include a resin.
  • An optoelectronic semiconductor component comprises a semiconductor layer stack suitable for generating or absorbing electromagnetic radiation, which has a first semiconductor layer of a first conductivity type and a second semiconductor layer of a second conductivity type, a first and a second contact element made of an electrically conductive material, which are separated from one another are insulated by insulating material, on a first main surface of the optoelectronic semiconductor component, wherein the first contact element is electrically connected to the first semiconductor layer and the second contact element is electrically connected to the second semiconductor layer.
  • a surface of the first and the second contact element is at an identical distance is arranged with respect to a horizontal surface of the semiconductor layer stack, and the distance between the surface of the first and second contact elements and the horizontal surface is smaller than a distance between a surface of the insulating material and the horizontal surface.
  • the optoelectronic semiconductor component also includes a solder material over the surface of the first and the second contact element.
  • the solder material can end with a surface of the insulating material.
  • a top of the solder material may be arranged at a greater distance with respect to the horizontal surface of the semiconductor layer stack than a surface of the insulating material.
  • the first main surface can be opposite to a surface of the optoelectronic semiconductor component via which electromagnetic radiation is received or generated electromagnetic radiation is coupled out.
  • a height of the first and the second contact element can be in a range from 10 ⁇ m to 1 mx.
  • the insulating material may include a resin.
  • FIGS. 1A to 1D show schematic cross-sectional views of a workpiece to explain a method for producing electrical contacts according to specific embodiments.
  • FIGS. 2A to 2C show schematic cross-sectional views of a workpiece when a method according to further embodiments is carried out.
  • FIGS. 3A to 3D show schematic cross-sectional views of a workpiece when carrying out a method according to further embodiments.
  • FIG. 4A shows a schematic cross-sectional view of a workpiece when carrying out the method according to embodiments.
  • FIG. 4B shows a schematic cross-sectional view of an example of an optoelectronic semiconductor device according to embodiments.
  • 5A summarizes a method according to embodiments.
  • Wafer or “semiconductor substrate” used in the following description can include any semiconductor-based structure that has a semiconductor surface. Wafer and structure are understood to include doped and undoped semiconductors, epitaxial semiconductor layers optionally supported by a base substrate, and other semiconductor structures. For example, a layer of a first semiconductor material may be grown on a growth substrate of a second semiconductor material, such as a GaAs substrate, a GaN substrate, or a Si substrate, or of an insulating material, such as a sapphire substrate .
  • a second semiconductor material such as a GaAs substrate, a GaN substrate, or a Si substrate
  • an insulating material such as a sapphire substrate .
  • the semiconductor can be based on a direct or an indirect semiconductor material.
  • the most suitable semiconductor materials include, in particular, nitride semiconductor compounds that can be used, for example, to generate ultraviolet, blue or longer-wave light, such as GaN, InGaN, AlN, AlGaN, AlGaInN, AlGaInBN, phosphide semiconductor compounds that can be used, for example, to produce green or longer-wave light can be generated, such as GaAsP, AlGaInP, GaP, AlGaP, and other semiconductor materials such as GaAs, AlGaAs, InGaAs, AlInGaAs, SiC, ZnSe, ZnO, Ga2O3, diamond, hexagonal BN and combinations of the materials mentioned.
  • the stoichiometric ratio of the compound semiconductor materials can vary.
  • Other examples of semiconductor materials may include silicon, silicon-germanium, and germanium. In the context of the present description, the term "semiconductor
  • substrate generally includes insulating, conductive, or semiconductor substrates.
  • vertical as used in this specification is intended to describe an orientation that is essentially perpendicular to the first surface of a substrate or semiconductor body.
  • the vertical direction can correspond to a growth direction when layers are grown, for example.
  • lateral and horizontal as used in this specification are intended to describe an orientation or alignment that is substantially parallel to a first surface of a substrate or semiconductor body. This can be the surface of a wafer or a chip (die), for example.
  • the horizontal direction can, for example, lie in a plane perpendicular to a growth direction when layers are grown.
  • electrically connected means a low-impedance electrical connection between the connected elements.
  • the electrically connected elements do not necessarily have to be directly connected to one another. Further elements can be arranged between electrically connected elements.
  • electrically connected also includes tunnel contacts between the connected elements.
  • a semiconductor layer stack 150 is arranged over a substrate 100 .
  • the substrate 100 can be a growth substrate for growing the semiconductor layers of the semiconductor layer stack 150 .
  • the substrate 100 can also be any desired handling substrate or a handling carrier when carrying out the subsequent process steps.
  • the semiconductor layer stack 150 can have a plurality of differently doped semiconductor layers.
  • the semiconductor layer stack can be 150 Have layers for generating or absorbing electromagnetic radiation. This will be explained in more detail below with reference to FIGS. 4A and 4B.
  • the semiconductor layer stack can also be suitable for non-optoelectronic applications.
  • electrical circuits or components of electrical circuits can be arranged in the semiconductor layer stack 150 .
  • a chip structure 200 is arranged over the semiconductor layer stack 150 . According to embodiments, it is not necessary for the chip structure 200 and the semiconductor layer stack 150 to form separate levels. For example, it may be possible for components of the chip structure 200 to be arranged within the semiconductor layer stack, for example in depressions or openings.
  • the chip structure 200 can have insulating or conductive layers, for example, which define elements of a semiconductor device, for example.
  • Contact elements 210, 215 are formed over the chip structure 200.
  • a first contact element 210 can be connected to a first semiconductor layer within the semiconductor layer stack 150 .
  • a second contact element 215 may be connected to a second semiconductor layer within the semiconductor layer stack 150 .
  • the first semiconductor layer can be of p-type conductivity and the first contact element represents a p-contact.
  • the second semiconductor layer can be of n-type conductivity and the second contact element 215 represents an n-contact.
  • An insulating material 220 is between the first and the second contact element 210, 215 arranged.
  • the contact elements 210, 215 can be embedded in the insulating material 220.
  • first and second contact elements 210, 215 embedded in the insulating material 220 can be arranged over a wafer or carrier.
  • the contact elements 210, 215 can contain copper or nickel or consist of these materials. They can be formed by a galvanic process.
  • the insulating material 220 can be a molding material, for example, ie a resin or a resin composition that contains a silicone, for example. Fillers, for example SiO 2 - fillers can be embedded in the molding material.
  • the resulting surface is ground back until the contact elements 210, 215 are exposed.
  • the result is a workpiece 15 with contact elements 210, 215 made of an electrically conductive material, which are insulated from one another by insulating material 220.
  • a first major surface 101 of the workpiece is planar.
  • the term "planar" is intended to mean that the surface is planar within the scope of the processing accuracy. In particular, the grinding back process ensures that there are no intentionally introduced height differences or topographies within the first main surface 101 .
  • an etching process is then carried out, through which the electrically conductive material al is etched back.
  • an etching rate of the electrically conductive material of the first and of the second contact element 210, 215 is greater than an etching rate of the insulating material 220.
  • depressions 217 are formed in the area of the first main surface 101.
  • the etch rate of the electrically conductive material can be, for example, 10 to 100 times the etch rate of the insulating material.
  • the depressions 217 can have a depth of 0.1 to 10 ⁇ m measured from a top edge of the insulating material.
  • the depressions can be etched by a wet-chemical etching process or plasma etching.
  • solder material is then applied over the first major surface 101 of the workpiece 15 as shown in FIG. 1C.
  • the soldering material can, for example, contain gold, tin or a layer stack that has gold and tin layers.
  • platinum or titanium can be applied as a barrier layer before depositing the gold or tin layer.
  • the solder metal can be applied by sputtering or by a vapor deposition process, for example a PVD (physical vapor deposition) process.
  • the layer thickness of the applied metal can, for example, correspond to the depth of the depression 217, as illustrated in FIG. 1C.
  • the top 223 of the solder metal layer 225 is within the recess 217 at the same level as the top of the insulating material 220.
  • the deposited layer thickness can be determined, for example, by a time-controlled method or by measuring the layer thickness, for example using a quartz oscillator.
  • the surface is then ground back and optionally polished until a surface of the insulating material 220 is exposed again.
  • the end point of the grinding process can be determined by monitoring the grinding resistance. If this changes suddenly, it can be determined that the surface to be ground has changed.
  • 1D shows an example of a resulting structure.
  • a first solder pad 226 is formed in contact with the first contact member 210 .
  • a second soldering contact 227 in contact with the second contact element 215 is formed.
  • the first major surface 101 of the resulting workpiece 15 is planar. This means that the upper side 223 of each of the first and second soldering contacts 226, 227 is flush with the insulating material 220 and is at the same height.
  • a distance from the top 223 of each of the first and second soldering contacts 226, 227 to a horizontal reference plane 102 is equal to the distance from the surface 221 of the insulating material to the horizontal reference plane 102.
  • the solder metal 225 can be deposited with a smaller layer thickness, for example starting from the structure shown in FIG. 1B.
  • the layer thickness can be dimensioned in such a way that the recess 217 is not completely filled. That is, the layer thickness of the deposited layer 225 is smaller than the depth of the depression 217.
  • FIG. 2A shows a schematic cross-sectional view of a workpiece 15 after the soldering material 225 has been deposited. A grinding and/or polishing process is then carried out, until a surface 221 of the insulating material 220 is exposed, ie is not covered with solder material 225 .
  • FIG. 2B shows an example of a resulting workpiece.
  • an etching-back method can be carried out, by means of which the insulating layer 220 is etched, while the solder material 225 is essentially not etched or is etched at a lower etching rate.
  • the insulating layer can be etched back, so that a surface 221 of the insulating material 220 has a greater distance to a horizontal reference plane 102 than the surface 222 of the contact element 210, 215.
  • the etching process can be carried out in such a way that a Top 224 of the soldering contact 226, 227 has a greater distance to a horizontal reference plane 102 than the surface 221 of the insulating material. As a result, the first and second solder bumps 226, 227 protrude from the insulating material 220.
  • a wet chemical or plasma etch process can be used to etch the insulating material 220 .
  • a top surface 224 of the first and second solder pads 226, 227 is located at a greater distance from the substrate 100 or a horizontal reference plane 102 than the surface 221 of the insulating material 220.
  • the first and the second soldering contact 226, 227 in relation to the workpiece 15.
  • a surface 222 of the first and second contact elements is arranged at a smaller distance from the horizontal reference plane 102 than the surface 221 of the insulating material 220.
  • the insulating layer can be etched back so that a surface 221 of the insulating renden material 220 has a smaller distance to a horizontal reference plane 102 than the surface 222 of the contact element 210, 215.
  • a surface 221 of the insulating renden material 220 has a smaller distance to a horizontal reference plane 102 than the surface 222 of the contact element 210, 215.
  • a protective layer 229 can be formed over the resulting surface of the workpiece 15.
  • FIG. A material of the protective layer 229 can be selected, for example, in such a way that it is not attacked by an etching process by which the insulating material 220 is etched.
  • Specific examples of the material of the protective layer 229 include metals, dielectric materials, transparent conductive oxides such as ITO ("Indium Tin Oxide”) photoresist, and others.
  • the layer thickness of the protective layer 229 is dimensioned such that the depressions 217 are not filled up by the protective layer. That is, the top of the protective layer 229 has a smaller distance to a horizontal reference plane 102 than the surface 221 of the insulating material.
  • the surface 101 of the workpiece 15 is processed by a back grinding or polishing process until an upper surface of the insulating material 220 is exposed.
  • 3B shows an example of a resulting cross-sectional view.
  • the insulating material 220 is etched, for example by a wet chemical or plasma etching method.
  • the protective layer 229 is resistant to the used etching processes.
  • the insulating material 220 is etched while the protective layer 229 and the underlying solder material is not etched.
  • the insulating material 220 is etched to an extent that a surface 221 of the insulating material is a smaller distance from a horizontal reference plane 102 than the top 224 of the solder contact 226, 227 .
  • the protective layer 229 is removed.
  • the soldering contacts 226, 227 protrude from the insulating material 220 due to the etching process with which the insulating material 220 is etched selectively with respect to the protective layer 229 over the first and second soldering contacts 226, 227.
  • a top surface 224 of the first and second solder pads 226, 227 is arranged at a greater distance from the substrate 100 or a horizontal reference plane 102 than the surface 221 of the insulating material 220.
  • a surface 222 of the first and of the second contact element 210, 215 is arranged at a smaller distance from the horizontal reference plane 102 than the surface 221 of the insulating material 220.
  • the insulating layer can also be etched back more, so that a surface 221 of the insulating material 220 has a smaller distance to a horizontal reference plane 102 than the surface 222 of the contact element 210, 215.
  • this can also first and second contact elements 210, 215 protrude in addition to the first and second solder contacts 226, 227 with respect to the insulating material 220.
  • the method represents a way with which solder contacts can be formed in a self-aligned manner in relation to the contact elements.
  • the soldering contacts can be placed precisely over the contact elements without the need for complex processing, for example using photolithographic methods.
  • the placement accuracy of the soldering contacts is increased compared to the use of photolithographic processes.
  • soldering contacts can be produced in a simple manner with a high level of accuracy.
  • the method described can be used in particular for the production of optoelectronic semiconductor components.
  • FIG. 4A shows a workpiece 15 in which a semiconductor layer stack 150 is arranged over a substrate 100 and structured.
  • the semiconductor layer stack 150 shown in FIG. 4A can be suitable for generating or absorbing electromagnetic radiation.
  • the semiconductor layer stack 150 can have a first semiconductor layer 110 of a first conductivity type and a second semiconductor layer 120 of a second conductivity type.
  • the semiconductor layer stack 150 can be structured into a mesa.
  • a chip structure 200 can be arranged over the semiconductor layer stack 150 .
  • a first and a second contact element 210, 215 are above the semiconductor layer stack 150 and formed over chip structure 200.
  • the first and the second contact element 210, 215 are insulated from one another by an insulating material 220.
  • FIG. 1 shows a workpiece 15 in which a semiconductor layer stack 150 is arranged over a substrate 100 and structured.
  • the semiconductor layer stack 150 shown in FIG. 4A can be suitable for generating or absorbing electromagnetic radiation.
  • the semiconductor layer stack 150 can have a first semiconductor layer
  • first contact element 210 can be electrically connected to the first semiconductor layer 110 via a first current spreading layer 118 .
  • second contact element 215 can be electrically connected to the second semiconductor layer 120 via a second current spreading layer 123 and a connecting element 122 .
  • An active zone 115 for generating radiation can be arranged between the first and the second semiconductor layer 110, 120.
  • the active zone can have, for example, a pn junction, a double heterostructure, a single quantum well structure (SQW, single quantum well) or a multiple quantum well structure (MQW, multi quantum well) for generating radiation.
  • Quantum well structure has no meaning here with regard to the dimensionality of the quantization. It thus includes, among other things, quantum wells, quantum wires and quantum dots as well as any combination of these layers.
  • a mirror layer 117 that can contain silver can be arranged in contact with a main surface 111 of the first semiconductor layer 110 .
  • the first current spreading layer 118 may encapsulate the mirror layer 117 and be formed in contact with the first semiconductor layer 110 .
  • the second current spreading layer 123 can be connected to the second semiconductor layer 120 via the connecting element 122 .
  • the second current spreading layer 123 can form a carrier element 125 which surrounds the semiconductor layer stack and is arranged on the side walls of the semiconductor layer stack 150 .
  • the second contact element 215 is electrically connected to the second current spreading layer 123 .
  • a substrate 100 is arranged adjacent to the first main surface of the second semiconductor layer 121 .
  • the contact elements 210, 215 can be formed, for example, by a galvanic method. They can have a height h of 10 ⁇ m to 1 mm.
  • the insulating material 220 for example a molding material, fills the gaps between the contact elements 210, 215. Additional stabilization of the structure is achieved by filling with the insulating material 220 .
  • a grinding back process is performed so that the first main surface 101 of the workpiece 15 is planar. Then the method described with reference to Figures 1A to 3D is carried out.
  • the substrate 100 can be removed, for example.
  • the first main surface 121 of the second semiconductor layer 120 can be roughened.
  • a converter material 105 can be formed in contact with the first main surface 121 of the second semiconductor layer.
  • Electromagnetic radiation generated in the active zone 115 is coupled out via the first main surface 121 of the second semiconductor layer 120 and possibly via the converter material 105 .
  • the contact elements 210, 215 are designed as rear-side contacts, which are arranged on the first main surface 101, which is opposite the emission surface.
  • the soldering pads 226, 227 may protrude from the first major surface 101 as shown in FIG. 4B. According to further embodiments, they can however, also end flush with the first main surface 101 .
  • a surface 222 of the first and of the second contact element 210, 215 has a smaller distance, for example to the first main surface 111 of the first semiconductor layer 110, than the insulating material 220.
  • a surface 222 of the first and the second contact element 210, 215 can have a greater distance from the first main surface 111 of the first semiconductor layer 110 than the insulating material 220, for example.
  • the optoelectronic semiconductor component shown in FIG. 4B thus includes a semiconductor layer stack 150 suitable for generating or absorbing electromagnetic radiation, which has a first semiconductor layer 110 of a first conductivity type and a second semiconductor layer 120 of a second conductivity type.
  • the semiconductor component also has a first and a second contact element 210, 215 made of an electrically conductive material, which are insulated from one another by insulating material 220, on a first main surface 101 of the optoelectronic semiconductor component.
  • the first contact element 210 is electrically connected to the first semiconductor layer 110 and the second contact element 215 is electrically connected to the second semiconductor layer 120 .
  • a surface 222 of the first and second contact elements 210, 215 is arranged at an identical distance with respect to a horizontal surface 111 of the semiconductor layer stack 150, and the distance between the surface 222 of the first and second contact elements 210, 215 and the Horizontal surface 111 of the semiconductor layer stack 150 is smaller than a distance between a surface 221 of the insulating material 220 and the horizontal surface 111.
  • the optoelectronic semiconductor component ment also has a solder material 225 over the surface 222 of the first and the second contact element 210, 215 respectively.
  • solder material 225 may terminate with a surface 222 of the insulating material 220 as illustrated in Figure ID.
  • a top 223 of the solder material 225 can be arranged at a greater distance with respect to the horizontal surface 111 of the semiconductor layer stack 150 than a surface 221 of the insulating material 220.
  • the method described can be used to ensure very precise placement of the soldering contacts, especially when soldering contacts are to be formed over galvanically formed contact elements with a height that is greater than 10 ⁇ m.
  • problems that are associated, for example, with lithographic methods for example adjustment problems or handling problems that can be caused by mismatching of the thermal expansion coefficient and layer stress, do not occur or occur to a reduced extent.
  • the packing density can be increased, which entails further advantageous effects.
  • a method for producing an optoelectronic semiconductor component includes the formation (S100) of a semiconductor layer stack suitable for generating or absorbing electromagnetic radiation, which has a first semiconductor layer of a first conductivity type and a second semiconductor layer of a second conductivity type, over a substrate, forming (S110) a first contact element in electrical contact with the first semiconductor layer and a second contact element in electrical contact with the second semiconductor layer , each of an electrically conductive material, forming (S120) an insulating material between the first contact element and the second contact element, so that in the region of an exposed surface of a resulting workpiece, sections of the insulating material and the conductive material are exposed and the exposed surface is planar, etching back (S130) the electrically conductive material, wherein an etch rate of the electrically conductive material is greater than an etch rate of the insulating material, thereby forming depressions, depositing (S140) a sold
  • the method includes providing (S200) a workpiece with contact elements made of an electrically conductive material, which are insulated from one another by insulating material, a first main surface of the workpiece being planar, etching back (S210) the electrically conductive material, with an etching rate of the electrically conductive material is greater than an etch rate of the insulating material, thereby forming indentations in the area of the first main surface, applying (S220) a solder material in the indentations and over the insulating material, and grinding back (S230 ) of the solder material so that the insulating material is exposed.

Abstract

Ein Verfahren zur Herstellung elektrischer Kontakte umfasst das Bereitstellen (S200) eines Werkstücks (15) mit Kontaktelementen (210, 215) aus einem elektrisch leitfähigen Material, die voneinander durch isolierendes Material (220) isoliert sind, wobei eine erste Hauptoberfläche (101) des Werkstücks (15) planar ist, das Rückätzen (S210) des elektrisch leitfähigen Materials, wobei eine Ätzrate des elektrisch leitfähigen Materials größer als eine Ätzrate des isolierenden Materials (220) ist, wodurch Vertiefungen (217) im Bereich der ersten Hauptoberfläche (101) ausgebildet werden, das Aufbringen (S220) eines Lotmaterials in den Vertiefungen (217) und über dem isolierenden Material (220), und das Rückschleifen (S230) des Lotmaterials, so dass das isolierende Material (220) freiliegt.

Description

VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN
HALBLEITERBAUELEMENTS, VERFAHREN ZUR HERSTELLUNG ELEKTRISCHER KONTAKTE UND OPTOELEKTRONISCHES HALBLEITERBAUELEMENT
BESCHREIBUNG
Eine lichtemittierende Diode (LED) ist eine lichtemittierende Vorrichtung, die auf Halbleitermaterialien basiert. Beispiels- weise umfasst eine LED einen pn-Übergang. Wenn Elektronen und Löcher miteinander im Bereich des pn-Übergangs rekombinieren, beispielsweise, weil eine entsprechende Spannung angelegt wird, wird elektromagnetische Strahlung erzeugt.
Generell werden neue Konzepte gesucht, mit denen die elektri- sche Kontaktierung eines optoelektronischen Halbleiterbauele- ments verbessert werden kann. Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstel- lung elektrischer Kontakte, ein verbessertes Verfahren zur Herstellung optoelektronischer Halbleiterbauelemente sowie ein verbessertes optoelektronisches Halbleiterbauelement zur Ver- fügung zu stellen.
Ein Verfahren zur Herstellung eines optoelektronischen Halb- leiterbauelements umfasst das Ausbilden eines zur Erzeugung oder Aufnahme elektromagnetischer Strahlung geeigneten Halb- leiterschichtstapels, der eine erste Halbleiterschicht von ei- nem ersten Leitfähigkeitstyp sowie eine zweite Halbleiter- schicht von einem zweiten Leitfähigkeitstyp aufweist, über ei- nem Substrat, das Ausbilden eines ersten Kontaktelements in elektrischem Kontakt mit der ersten Halbleiterschicht sowie eines zweiten Kontaktelements in elektrischem Kontakt mit der zweiten Halbleiterschicht, jeweils aus einem elektrisch leit- fähigen Material, und das Ausbilden eines isolierenden Materi- als zwischen dem ersten Kontaktelement und dem zweiten Kontak- telement, so dass im Bereich einer ersten Hauptoberfläche ei- nes sich ergebenden Werkstücks Abschnitte des isolierenden Ma- terials und des leitfähigen Materials freiliegen und die erste Hauptoberfläche planar ist. Das Verfahren umfasst weiterhin das Rückätzen des elektrisch leitfähigen Materials, wobei eine Ätzrate des elektrisch leitfähigen Materials größer als eine Ätzrate des isolierenden Materials ist, wodurch Vertiefungen ausgebildet werden, das Aufbringen eines Lotmaterials in den Vertiefungen und über dem isolierenden Material, und das Rück- schleifen des Lotmaterials, so dass das isolierende Material freiliegt.
Beispielsweise werden die Vertiefungen in der ersten Haupt- oberfläche des Werkstücks ausgebildet werden und die erste Hauptoberfläche ist auf einer einer zweiten Hauptoberfläche der zweiten Halbleiterschicht entgegengesetzten Seite des Werkstücks angeordnet. Beispielsweise kann von dem optoelekt- ronischen Halbleiterbauelement emittierte elektromagnetische Strahlung über die zweite Hauptoberfläche der zweiten Halb- leiterschicht ausgegeben werden.
Ein Verfahren zur Herstellung elektrischer Kontakte umfasst das Bereitstellen eines Werkstücks mit Kontaktelementen aus einem elektrisch leitfähigen Material, die voneinander durch isolierendes Material isoliert sind, wobei eine erste Haupt- oberfläche des Werkstücks planar ist. Das Verfahren umfasst weiterhin das Rückätzen des elektrisch leitfähigen Materials, wobei eine Ätzrate des elektrisch leitfähigen Materials größer als eine Ätzrate des isolierenden Materials ist, wodurch Ver- tiefungen im Bereich der ersten Hauptoberfläche ausgebildet werden, das Aufbringen eines Lotmaterials in den Vertiefungen und über dem isolierenden Material, und das Rückschleifen des Lotmaterials, so dass das isolierende Material freiliegt. Beispielsweise kann das Lotmaterial in einer Dicke aufgebracht werden, die einer Tiefe der Vertiefungen entspricht, oder kleiner als die Tiefe der Vertiefungen ist.
Das Verfahren kann ferner einen Ätzprozess zum Ätzen des iso- lierenden Materials nach dem Rückschleifen des Lotmaterials umfassen, so dass als Ergebnis, das Lotmaterial gegenüber dem isolierenden Material hervorsteht.
Gemäß Ausführungsformen kann das Lotmaterial in einer Dicke aufgebracht werden, die kleiner als eine Tiefe der Vertiefun- gen ist. Weiterhin kann eine Schutzschicht über dem Lotmateri- al vor dem Rückschleifen des Lotmaterials aufgebracht werden, wobei die Schutzschicht nach dem Ätzprozess entfernt wird.
Beispielsweise werden das erste und das zweite Kontaktelement durch ein galvanisches Verfahren hergestellt. Eine Höhe des ersten und des zweiten Kontaktelements kann in einem Bereich von 10 μm bis 1 mm liegen. Das isolierende Material kann ein Harz umfassen.
Ein optoelektronisches Halbleiterbauelement umfasst einen zur Erzeugung oder Aufnahme elektromagnetischer Strahlung geeigne- ten Halbleiterschichtstapel, der eine erste Halbleiterschicht von einem ersten Leitfähigkeitstyp sowie eine zweite Halb- leiterschicht von einem zweiten Leitfähigkeitstyp aufweist, ein erstes und ein zweites Kontaktelement aus einem elektrisch leitfähigen Material, die voneinander durch isolierendes Mate- rial isoliert sind, an einer ersten Hauptoberfläche des opto- elektronischen Halbleiterbauelements, wobei das erste Kontak- telement mit der ersten Halbleiterschicht elektrisch verbunden ist und das zweite Kontaktelement mit der zweiten Halbleiter- schicht elektrisch verbunden ist. Eine Oberfläche des ersten und des zweiten Kontaktelements ist bei einem identischen Ab- stand in Bezug auf eine horizontale Oberfläche des Halbleiter- schichtstapels angeordnet, und der Abstand zwischen der Ober- fläche des ersten und zweiten Kontaktelements und der horizon- talen Oberfläche ist kleiner als ein Abstand zwischen einer Oberfläche des isolierenden Materials und der horizontalen Oberfläche ist. Das optoelektronische Halbleiterbauelement um- fasst weiterhin ein Lotmaterial jeweils über der Oberfläche des ersten und des zweiten Kontaktelements.
Gemäß Ausführungsformen kann das Lotmaterial mit einer Ober- fläche des isolierenden Materials abschließen. Gemäß weiteren Ausführungsformen kann eine Oberseite des Lotmaterials bei ei- nem größeren Abstand in Bezug auf die horizontale Oberfläche des Halbleiterschichtstapels angeordnet sein als eine Oberflä- che des isolierenden Materials.
Beispielsweise kann die erste Hauptoberfläche einer Oberfläche des optoelektronischen Halbleiterbauelements, über die elekt- romagnetische Strahlung aufgenommen oder erzeugte elektromag- netische Strahlung ausgekoppelt wird, entgegengesetzt sein.
Gemäß Ausführungsformen kann eine Höhe des ersten und des zweiten Kontaktelements in einem Bereich von 10 μm bis 1 mx liegen.
Beispielsweise kann das isolierende Material ein Harz umfas- sen.
Die begleitenden Zeichnungen dienen dem Verständnis von Aus- führungsbeispielen der Erfindung. Die Zeichnungen veranschau- lichen Ausführungsbeispiele und dienen zusammen mit der Be- schreibung deren Erläuterung. Weitere Ausführungsbeispiele und zahlreiche der beabsichtigten Vorteile ergeben sich unmittel- bar aus der nachfolgenden Detailbeschreibung. Die in den Zeichnungen gezeigten Elemente und Strukturen sind nicht not- wendigerweise maßstabsgetreu zueinander dargestellt. Gleiche Bezugszeichen verweisen auf gleiche oder einander entsprechen- de Elemente und Strukturen.
Die Figuren 1A bis 1D zeigen schematische Querschnittsansich- ten eines Werkstücks zur Erläuterung eines Verfahrens zur Her- stellung elektrischer Kontakte gemäß Ausführungsformen.
Die Figuren 2A bis 2C zeigen schematische Querschnittsansich- ten eines Werkstücks bei Ausführung eines Verfahrens gemäß weiteren Ausführungsformen.
Die Figuren 3A bis 3D zeigen schematische Querschnittsansich- ten eines Werkstücks bei Durchführung eines Verfahrens gemäß weiteren Ausführungsformen.
Fig. 4A zeigt eine schematische Querschnittsansicht eines Werkstücks bei Durchführung des Verfahrens gemäß Ausführungs- formen.
Fig. 4B zeigt eine schematische Querschnittsansicht eines Bei- spiels einer optoelektronischen Halbleitervorrichtung gemäß Ausführungsformen.
Fig. 5A fasst ein Verfahren gemäß Ausführungsformen zusammen.
Fig. 5B fasst ein Verfahren gemäß weiteren Ausführungsformen zusammen.
In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind. In diesem Zusammenhang wird eine Richtungsterminologie wie "Oberseite", "Boden", "Vorder- seite", "Rückseite", "über", "auf", "vor", "hinter", "vorne", "hinten" usw. auf die Ausrichtung der gerade beschriebenen Fi- guren bezogen. Da die Komponenten der Ausführungsbeispiele in unterschiedlichen Orientierungen positioniert werden können, dient die Richtungsterminologie nur der Erläuterung und ist in keiner Weise einschränkend.
Die Beschreibung der Ausführungsbeispiele ist nicht einschrän- kend, da auch andere Ausführungsbeispiele existieren und strukturelle oder logische Änderungen gemacht werden können, ohne dass dabei vom durch die Patentansprüche definierten Be- reich abgewichen wird. Insbesondere können Elemente von im Folgenden beschriebenen Ausführungsbeispielen mit Elementen von anderen der beschriebenen Ausführungsbeispiele kombiniert werden, sofern sich aus dem Kontext nichts anderes ergibt.
Die Begriffe "Wafer" oder "Halbleitersubstrat", die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiter- oberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie dotierte und undotierte Halbleiter, epitaktische Halb- leiterschichten, gegebenenfalls getragen durch eine Basisun- terlage, und weitere Halbleiterstrukturen einschließen. Bei- spielsweise kann eine Schicht aus einem ersten Halbleitermate- rial auf einem Wachstumssubstrat aus einem zweiten Halbleiter- material, beispielsweise einem GaAs-Substrat, einem GaN- Substrat oder einem Si-Substrat oder aus einem isolierenden Material, beispielsweise auf einem Saphirsubstrat, gewachsen sein.
Je nach Verwendungszweck kann der Halbleiter auf einem direk- ten oder einem indirekten Halbleitermaterial basieren. Bei- spiele für zur Erzeugung elektromagnetischer Strahlung beson- ders geeignete Halbleitermaterialien umfassen insbesondere Nitrid-Halbleiterverbindungen, durch die beispielsweise ultra- violettes, blaues oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaN, InGaN, AIN, AlGaN, AlGalnN, Al- GalnBN, Phosphid-Halbleiterverbindungen, durch die beispiels- weise grünes oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaAsP, AlGalnP, GaP, AlGaP, sowie weitere Halbleitermaterialien wie GaAs, AlGaAs, InGaAs, AlInGaAs, SiC, ZnSe, ZnO, Ga2O3, Diamant, hexagonales BN und Kombinationen der genannten Materialien. Das stöchiometrische Verhältnis der Verbindungshalbleitermaterialien kann variieren. Weitere Bei- spiele für Halbleitermaterialien können Silizium, Silizium- Germanium und Germanium umfassen. Im Kontext der vorliegenden Beschreibung schließt der Begriff „Halbleiter" auch organische Halbleitermaterialien ein.
Der Begriff „Substrat" umfasst generell isolierende, leitende oder Halbleitersubstrate.
Der Begriff "vertikal", wie er in dieser Beschreibung verwen- det wird, soll eine Orientierung beschreiben, die im Wesentli- chen senkrecht zu der ersten Oberfläche eines Substrats oder Halbleiterkörpers verläuft. Die vertikale Richtung kann bei- spielsweise einer Wachstumsrichtung beim Aufwachsen von Schichten entsprechen.
Die Begriffe "lateral" und "horizontal", wie in dieser Be- schreibung verwendet, sollen eine Orientierung oder Ausrich- tung beschreiben, die im Wesentlichen parallel zu einer ersten Oberfläche eines Substrats oder Halbleiterkörpers verläuft. Dies kann beispielsweise die Oberfläche eines Wafers oder ei- nes Chips (Die) sein. Die horizontale Richtung kann beispielsweise in einer Ebene senkrecht zu einer Wachstumsrichtung beim Aufwachsen von Schichten liegen.
Im Kontext dieser Beschreibung bedeutet der Begriff „elektrisch verbunden" eine niederohmige elektrische Verbin- dung zwischen den verbundenen Elementen. Die elektrisch ver- bundenen Elemente müssen nicht notwendigerweise direkt mitei- nander verbunden sein. Weitere Elemente können zwischen elektrisch verbundenen Elementen angeordnet sein.
Der Begriff „elektrisch verbunden" umfasst auch Tunnelkontakte zwischen den verbundenen Elementen.
Soweit hier die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und dergleichen verwendet werden, handelt es sich um offene Begriffe, die auf das Vorhandensein der besagten Elemente oder Merkmale hinweisen, das Vorhandensein von weite- ren Elementen oder Merkmalen aber nicht ausschließen. Die un- bestimmten Artikel und die bestimmten Artikel umfassen sowohl den Plural als auch den Singular, sofern sich aus dem Zusam- menhang nicht eindeutig etwas anderes ergibt.
Fig. 1A zeigt eine Querschnittsansicht eines Werkstücks 15 bei Durchführung eines Verfahrens gemäß Ausführungsformen. Ein Halbleiterschichtstapel 150 ist über einem Substrat 100 ange- ordnet. Beispielsweise kann das Substrat 100 ein Wachstumssub- strat zum Aufwachsen der Halbleiterschichten des Halbleiter- schichtstapels 150 sein. Gemäß weiteren Ausführungsformen kann das Substrat 100 aber auch ein beliebiges Handhabungssubstrat oder ein Handhabungsträger bei Durchführung der nachfolgenden Prozessschritte sein. Der Halbleiterschichtstapel 150 kann mehrere unterschiedlich dotierte Halbleiterschichten aufwei- sen. Beispielsweise kann der Halbleiterschichtstapel 150 Schichten zur Erzeugung oder Aufnahme elektromagnetischer Strahlung aufweisen. Dies wird nachfolgend unter Bezugnahme auf die Figuren 4A und 4B noch näher erläutert werden. Gemäß weiteren Ausführungsformen kann der Halbleiterschichtstapel aber auch für nicht-optoelektronische Anwendungen geeignet sein. Beispielsweise können elektrische Schaltkreise oder Kom- ponenten elektrischer Schaltkreise in dem Halbleiter- schichtstapel 150 angeordnet sein.
Eine Chipstruktur 200 ist über dem Halbleiterschichtstapel 150 angeordnet. Gemäß Ausführungsformen ist nicht erforderlich, dass Chipstruktur 200 und der Halbleiterschichtstapel 150 se- parate Ebenen ausbilden. Beispielsweise kann es möglich sein, dass Komponenten der Chipstruktur 200 innerhalb des Halb- leiterschichtstapels, beispielsweise in Vertiefungen oder Öff- nungen angeordnet sind. Die Chipstruktur 200 kann beispiels- weise isolierende oder leitende Schichten aufweisen, die bei- spielsweise Elemente eines Halbleiterbauelements definieren.
Da die folgende Beschreibung sich im Wesentlichen auf die Aus- bildung elektrischer Kontakte bezieht, ist die Darstellung der Elemente 150 und 200 als eine schematische Darstellung zu ver- stehen.
Kontaktelemente 210, 215 sind über der Chipstruktur 200 ausge- bildet. Beispielsweise kann ein erstes Kontaktelement 210 mit einer ersten Halbleiterschicht innerhalb des Halbleiter- schichtstapels 150 verbunden sein. Ein zweites Kontaktelement 215 kann mit einer zweiten Halbleiterschicht innerhalb des Halbleiterschichtstapels 150 verbunden sein. Beispielsweise kann die erste Halbleiterschicht vom p-Leitfähigkeitstyp sein, und das erste Kontaktelement stellt einen p-Kontakt dar. In entsprechender Weise kann die zweite Halbleiterschicht vom n- Leitfähigkeitstyp sein, und das zweite Kontaktelement 215 stellt einen n-Kontakt dar. Ein isolierendes Material 220 ist zwischen dem ersten und dem zweiten Kontaktelement 210, 215 angeordnet. Beispielsweise können die Kontaktelemente 210, 215 in das isolierende Material 220 eingebettet sein.
Üblicherweise werden Halbleiterbauelemente auf Waferebene her- gestellt. Das heißt, eine Vielzahl von Halbleiterbauelementen wird parallel prozessiert und nach Durchführung einer Vielzahl von Verfahrensschritten in einzelne Chips vereinzelt. Entspre- chend kann eine Vielzahl erster und zweiter Kontaktelemente 210, 215, die in dem isolierenden Material 220 eingebettet sind, über einem Wafer oder Träger angeordnet sein. Beispiels- weise können die Kontaktelemente 210, 215 Kupfer oder Nickel enthalten oder aus diesen Materialien bestehen. Sie können durch ein galvanisches Verfahren ausgebildet sein. Das isolie- rende Material 220 kann beispielsweise ein Moldmaterial, d.h. ein Harz oder eine Harzzusammensetzung, die beispielsweise ein Silikon enthält, sein. Füllstoffe, beispielsweise SiO2- Füllstoffe können in dem Moldmaterial eingebettet sein.
Nach Herstellung der isolierenden Schicht 220 über den Kontak- telementen 210, 215 wird die sich ergebende Oberfläche zurück- geschliffen, bis die Kontaktelemente 210, 215 freiliegen. Als Ergebnis liegt ein Werkstück 15 vor mit Kontaktelementen 210, 215 aus einem elektrisch leitfähigen Material, die voneinander durch isolierendes Material 220 isoliert sind. Eine erste Hauptoberfläche 101 des Werkstücks ist planar. Der Begriff "planar" soll dabei bedeuten, dass die Oberfläche im Rahmen der Bearbeitungsgenauigkeit planar ist. Insbesondere wird durch den Rückschleifprozess dafür gesorgt, dass keine ab- sichtlich eingefügten Höhenunterschiede oder Topographien in- nerhalb der ersten Hauptoberfläche 101 vorliegen.
Wie in Fig. 1B dargestellt ist, wird anschließend ein Ätzpro- zess durchgeführt, durch den das elektrisch leitfähige Materi- al zurückgeätzt wird. Dabei ist eine Ätzrate des elektrisch leitfähigen Materials des ersten und des zweiten Kontaktele- ments 210, 215 größer als eine Ätzrate des isolierenden Mate- rials 220. Als Ergebnis werden Vertiefungen 217 im Bereich der ersten Hauptoberfläche 101 ausgebildet. Die Ätzrate des elektrisch leitfähigen Materials kann beispielsweise das 10- bis 100-fache der Ätzrate des isolierenden Materials betragen. Gemäß Ausführungsformen können die Vertiefungen 217 eine Tiefe von 0,1 bis 10 μm gemessen von einer Oberkante des isolieren- den Materials haben. Beispielsweise können die Vertiefungen durch ein nasschemisches Ätzverfahren oder ein Plasmaätzen ge- ätzt werden.
Wie in Fig. 1C dargestellt ist, wird anschließend ein Lotmate- rial über der ersten Hauptoberfläche 101 des Werkstücks 15 aufgebracht. Das Lotmaterial kann beispielsweise Gold, Zinn oder einen Schichtstapel, der Gold- und Zinn-Schichten auf- weist, enthalten. Gemäß Ausführungsformen kann Platin oder Ti- tan als Barrierenschicht vor Abscheiden der Gold- oder Zinn- schicht aufgebracht werden.
Beispielsweise kann das Lotmetall durch Sputtern oder durch ein Bedampfungsverfahren, beispielsweise ein PVD ("physical vapour deposition")-Verfahren aufgebracht werden. Die Schicht- dicke des aufgebrachten Metalls kann beispielsweise, wie in Fig. 1C veranschaulicht ist, der Tiefe der Vertiefung 217 ent- sprechen. Als Ergebnis befindet sich die Oberseite 223 der Lotmetallschicht 225 innerhalb der Vertiefung 217 auf dersel- ben Höhe wie die Oberfläche des isolierenden Materials 220.
Die abgeschiedene Schichtdicke kann beispielsweise durch ein zeitgesteuertes Verfahren oder durch Schichtdickenmessung, beispielsweise mittels eines Schwingquarzes bestimmt werden. Anschließend wird die Oberfläche zurückgeschliffen und gegebe- nenfalls poliert, bis eine Oberfläche des isolierenden Materi- als 220 wieder frei liegt. Beispielsweise kann der Endpunkt des Schleifvorgangs dadurch bestimmt werden, dass der Schleif- widerstand überwacht wird. Verändert sich dieser sprunghaft, so kann bestimmt werden, dass sich die zu schleifende Oberflä- che verändert hat.
Fig. 1D zeigt ein Beispiel einer sich ergebenden Struktur. Wie zu sehen ist, ist ein erster Lötkontakt 226 in Kontakt mit dem ersten Kontaktelement 210 ausgebildet. Weiterhin ist ein zwei- ter Lötkontakt 227 in Kontakt mit dem zweiten Kontaktelement 215 ausgebildet. Die erste Hauptoberfläche 101 des sich erge- benden Werkstücks 15 ist planar. Das heißt, die Oberseite 223 jeweils des ersten und des zweiten Lötkontakts 226, 227 schließt bündig mit dem isolierenden Material 220 ab und be- findet sich auf derselben Höhe. Ein Abstand der Oberseite 223 jeweils des ersten und des zweiten Lötkontakts 226, 227 zu ei- ner horizontalen Bezugsebene 102 ist gleich dem Abstand der Oberfläche 221 des isolierenden Materials zu der horizontalen Bezugsebene 102.
Gemäß weiteren Ausführungsformen kann, beispielsweise ausge- hend von der in Fig. 1B dargestellten Struktur, das Lotmetall 225 mit einer geringeren Schichtdicke abgeschieden werden. Beispielsweise kann die Schichtdicke derart bemessen sein, dass die Vertiefung 217 nicht vollständig ausgefüllt wird. Das heißt, die Schichtdicke der abgeschiedenen Schicht 225 ist kleiner als die Tiefe der Vertiefung 217.
Fig. 2A zeigt eine schematische Querschnittsansicht eines Werkstücks 15 nach Abscheiden des Lotmaterials 225. Anschlie- ßend wird ein Schleif- und/oder Polierprozess durchgeführt, bis eine Oberfläche 221 des isolierenden Materials 220 frei- liegt, d.h. nicht mit Lotmaterial 225 bedeckt ist.
Fig. 2B zeigt ein Beispiel eines sich ergebenden Werkstücks. Anschließend kann, wie in Fig. 2C dargestellt ist, ein Rück- ätzverfahren durchgeführt werden, durch welches die isolieren- de Schicht 220 geätzt wird, während das Lotmaterial 225 im We- sentlichen nicht oder bei einer niedrigeren Ätzrate geätzt wird. Gemäß Ausführungsformen kann die isolierende Schicht zu- rückgeätzt werden, so dass eine Oberfläche 221 des isolieren- den Materials 220 einen größeren Abstand zu einer horizontalen Bezugsebene 102 hat als die Oberfläche 222 des Kontaktelements 210, 215. Das Ätzverfahren kann so durchgeführt werden, dass eine Oberseite 224 des Lötkontakts 226, 227 einen größeren Ab- stand zu einer horizontalen Bezugsebene 102 als die Oberfläche 221 des isolierenden Materials hat. Als Ergebnis stehen der erste und der zweite Lötkontakt 226, 227 gegenüber dem isolie- renden Material 220 hervor. Beispielsweise kann ein nasschemi- sches oder Plasmaätzverfahren verwendet werden, um das isolie- rende Material 220 zu ätzen.
Wie in Fig. 20 dargestellt ist, ist eine Oberseite 224 des ersten und des zweiten Lötkontakts 226, 227 mit einem größeren Abstand zum Substrat 100 oder einer horizontalen Bezugsebene 102 angeordnet als die Oberfläche 221 des isolierenden Materi- als 220. Als Ergebnis stehen der erste und der zweite Lötkon- takt 226, 227 gegenüber dem Werkstück 15 hervor. Eine Oberflä- che 222 des ersten und des zweiten Kontaktelements ist bei ei- nem kleineren Abstand zu der horizontalen Bezugsebene 102 an- geordnet als die Oberfläche 221 des isolierenden Materials 220.
Gemäß weiteren Ausführungsformen kann die isolierende Schicht zurückgeätzt werden, so dass eine Oberfläche 221 des isolie- renden Materials 220 einen kleineren Abstand zu einer horizon- talen Bezugsebene 102 hat als die Oberfläche 222 des Kontakte- lements 210, 215. Als Ergebnis kann in diesem Fall auch das erste und das zweite Kontaktelement 210, 215 zusätzlich zu dem ersten und dem zweiten Lötkontakt 226, 227 gegenüber dem iso- lierenden Material 220 hervorstehen.
Gemäß weiteren Ausführungsformen kann ausgehend von der in Fig. 2A dargestellten Struktur eine Schutzschicht 229 über der sich ergebenden Oberfläche des Werkstücks 15 ausgebildet wer- den. Ein Material der Schutzschicht 229 kann beispielsweise derart ausgewählt sein, dass es durch ein Ätzverfahren, durch welches das isolierende Material 220 geätzt wird, nicht ange- griffen wird. Spezifische Beispiele für das Material der Schutzschicht 229 umfassen Metalle, dielektrische Materialien, transparente leitende Oxide, beispielsweise ITO ("Indiumzinno- xid") Fotolack u.A.
Fig. 3A zeigt ein Beispiel eines sich ergebenden Werkstücks 15. Die Schichtdicke der Schutzschicht 229 ist so bemessen, dass die Vertiefungen 217 nicht durch die Schutzschicht aufge- füllt werden. Das heißt, die Oberseite der Schutzschicht 229 hat einen geringeren Abstand zu einer horizontalen Bezugsebene 102 als die Oberfläche 221 des isolierenden Materials.
Anschließend wird die Oberfläche 101 des Werkstücks 15 durch ein Rückschleif- oder Polier-Verfahren bearbeitet, bis eine Oberseite des isolierenden Materials 220 freiliegt. Fig. 3B zeigt ein Beispiel einer sich ergebenden Querschnittsansicht.
In einem darauf folgenden Schritt, wird, wie in Fig. 30 veran- schaulicht ist, das isolierende Material 220 geätzt, bei- spielsweise durch ein nasschemisches oder Plasmaätzverfahren. Dabei ist die Schutzschicht 229 beständig gegenüber dem ver- wendeten Ätzverfahren. Als Ergebnis wird das isolierende Mate- rial 220 geätzt, während die Schutzschicht 229 und das darun- terliegende Lotmaterial nicht geätzt wird. Das isolierende Ma- terial 220 wird beispielsweise, wie in Fig. 3C gezeigt, in ei- nem Ausmaß geätzt, dass eine Oberfläche 221 des isolierenden Materials einen kleineren Abstand zu einer horizontalen Be- zugsebene 102 hat als die Oberseite 224 des Lötkontakts 226, 227.
Sodann wird, wie in Fig. 3D veranschaulicht ist, die Schutz- schicht 229 entfernt. Aufgrund des Ätzverfahrens, mit dem das isolierende Material 220 selektiv gegenüber der Schutzschicht 229 über dem ersten und zweiten Lötkontakt 226, 227 geätzt wird, stehen die Lötkontakte 226, 227 gegenüber dem isolieren- den Material 220 hervor. Ähnlich wie in Fig. 20 dargestellt ist eine Oberseite 224 des ersten und des zweiten Lötkontakts 226, 227 mit einem größeren Abstand zum Substrat 100 oder ei- ner horizontalen Bezugsebene 102 angeordnet als die Oberfläche 221 des isolierenden Materials 220. Eine Oberfläche 222 des ersten und des zweiten Kontaktelements 210, 215 ist bei einem kleineren Abstand zu der horizontalen Bezugsebene 102 angeord- net als die Oberfläche 221 des isolierenden Materials 220.
Gemäß weiteren Ausführungsformen kann die isolierende Schicht auch stärker zurückgeätzt werden, so dass eine Oberfläche 221 des isolierenden Materials 220 einen kleineren Abstand zu ei- ner horizontalen Bezugsebene 102 hat als die Oberfläche 222 des Kontaktelements 210, 215. Als Ergebnis kann in diesem Fall auch das erste und das zweite Kontaktelement 210, 215 zusätz- lich zu dem ersten und dem zweiten Lötkontakt 226, 227 gegen- über dem isolierenden Material 220 hervorstehen.
Nachfolgend können weitere Verfahrensschritte durchgeführt werden, um das Werkstück 15 von der der ersten Hauptoberfläche 101 gegenüber liegenden Seite zu bearbeiten. Nach Prozessie- rung der Halbleiterchips können diese vereinzelt werden und gegebenenfalls weiter verarbeitet werden.
Wie beschrieben worden ist, stellt das Verfahren eine Möglich- keit dar, mit der Lötkontakte selbstjustiert in Bezug auf die Kontaktelemente ausgebildet werden können. Als Ergebnis können die Lötkontakte genau über den Kontaktelementen platziert wer- den, ohne dass aufwändige Prozessierung, beispielsweise unter Verwendung fotolithografischer Methoden erforderlich ist. Ins- gesamt wird gegenüber der Verwendung fotolithografischer Ver- fahren die Platziergenauigkeit der Lötkontakte erhöht.
Dadurch, dass das beschriebene Verfahren im Wesentlichen Auf- dampf-, Schleif- und Ätzverfahren umfasst, lassen sich die Lötkontakte auf einfache Weise mit hoher Genauigkeit herstel- len.
Das beschriebene Verfahren lässt sich insbesondere zur Her- stellung von optoelektronischen Halbleiterbauelementen einset- zen.
Fig. 4A zeigt ein Werkstück 15, bei dem ein Halbleiter- schichtstapel 150 über einem Substrat 100 angeordnet und strukturiert ist. Beispielsweise kann der in Fig. 4A gezeigte Halbleiterschichtstapel 150 zur Erzeugung oder Aufnahme elekt- romagnetischer Strahlung geeignet sein. Beispielsweise kann der Halbleiterschichtstapel 150 eine erste Halbleiterschicht 110 von einem ersten Leitfähigkeitstyp sowie eine zweite Halb- leiterschicht 120 von einem zweiten Leitfähigkeitstyp aufwei- sen. Der Halbleiterschichtstapel 150 kann zu einer Mesa struk- turiert sein. Eine Chipstruktur 200 kann über dem Halbleiter- schichtstapel 150 angeordnet sein. Weiterhin sind ein erstes und ein zweites Kontaktelement 210, 215 über dem Halbleiter- schichtstapel 150 und über der Chipstruktur 200 ausgebildet. Das erste und das zweite Kontaktelement 210, 215 sind durch ein isolierendes Material 220 voneinander isoliert. Beispiels- weise kann das erste Kontaktelement 210 über eine erste Strom- aufweitungsschicht 118 mit der ersten Halbleiterschicht 110 elektrisch verbunden sein. Weiterhin kann das zweite Kontakte- lement 215 über eine zweite Stromaufweitungsschicht 123 und ein Verbindungselement 122 mit der zweiten Halbleiterschicht 120 elektrisch verbunden sein. Eine aktive Zone 115 zur Strah- lungserzeugung kann zwischen der ersten und der zweiten Halb- leiterschicht 110, 120 angeordnet sein.
Die aktive Zone kann beispielsweise einen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopf-Struktur (SQW, single quantum well) oder eine Mehrfach-Quantentopf-Struktur (MQW, multi quantum well) zur Strahlungserzeugung aufweisen. Die Bezeichnung „Quantentopf-Struktur" entfaltet hierbei keine Bedeutung hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte sowie jede Kombination dieser Schichten.
Beispielsweise kann eine Spiegelschicht 117, die beispielswei- se Silber enthalten kann, in Kontakt mit einer Hauptoberfläche 111 der ersten Halbleiterschicht 110 angeordnet sein. Die ers- te Stromaufweitungsschicht 118 kann die Spiegelschicht 117 einkapseln und in Kontakt mit der ersten Halbleiterschicht 110 ausgebildet sein. Weiterhin kann die zweite Stromaufweitungs- schicht 123 über das Verbindungselement 122 mit der zweiten Halbleiterschicht 120 verbunden sein. Beispielsweise kann die zweite Stromaufweitungsschicht 123 ein Trägerelement 125 aus- bilden, welche den Halbleiterschichtstapel umgibt und an den Seitenwänden des Halbleiterschichtstapels 150 angeordnet ist. Das zweite Kontaktelement 215 ist mit der zweiten Stromaufwei- tungsschicht 123 elektrisch verbunden. Ein Substrat 100 ist angrenzend an die erste Hauptoberfläche der zweiten Halb- leiterschicht 121 angeordnet.
Die Kontaktelemente 210, 215 können beispielsweise durch ein galvanisches Verfahren ausgebildet werden. Sie können eine Hö- he h von 10 μm bis 1 mm haben. Das isolierende Material 220, beispielsweise ein Moldmaterial, füllt die Zwischenräume zwi- schen den Kontaktelementen 210, 215 auf. Durch das Auffüllen mit dem isolierenden Material 220 wird eine zusätzliche Stabi- lisierung der Struktur erreicht. Nach Ausbilden des isolieren- den Materials 220 wird ein Rückschleifprozess durchgeführt, sodass die erste Hauptoberfläche 101 des Werkstücks 15 planar ist. Anschließend wird das Verfahren, das unter Bezugnahme auf die Figuren 1A bis 3D beschrieben worden ist, durchgeführt.
Nach Durchführung des Verfahrens kann beispielsweise das Sub- strat 100 entfernt werden. Die erste Hauptoberfläche 121 der zweiten Halbleiterschicht 120 kann aufgeraut werden. Weiterhin kann ein Konvertermaterial 105 in Kontakt mit der ersten Hauptoberfläche 121 der zweiten Halbleiterschicht ausgebildet werden.
Fig. 4B zeigt ein Beispiel des fertig gestellten optoelektro- nischen Halbleiterbauelements. In der aktiven Zone 115 erzeug- te elektromagnetische Strahlung wird über die erste Hauptober- fläche 121 der zweiten Halbleiterschicht 120 und ggf. über das Konvertermaterial 105 ausgekoppelt. Die Kontaktelemente 210, 215 sind als Rückseitenkontakte ausgebildet, die an der ersten Hauptoberfläche 101, die der Emissionsoberfläche entgegenge- setzt ist, angeordnet sind. Die Lötkontakte 226, 227 können wie in Fig. 4B gezeigt, gegenüber der ersten Hauptoberfläche 101 hervorstehen. Gemäß weiteren Ausführungsformen können sie jedoch auch bündig mit der ersten Hauptoberfläche 101 ab- schließen. Eine Oberfläche 222 des ersten und des zweiten Kon- taktelements 210, 215 hat einen kleineren Abstand beispiels- weise zur ersten Hauptoberfläche 111 der ersten Halbleiter- schicht 110 als das isolierende Material 220.
Gemäß weiteren Ausführungsformen kann eine Oberfläche 222 des ersten und des zweiten Kontaktelements 210, 215 einen größeren Abstand beispielsweise zur ersten Hauptoberfläche 111 der ers- ten Halbleiterschicht 110 als das isolierende Material 220 ha- ben.
Das in Fig. 4B gezeigte optoelektronische Halbleiterbauelement umfasst somit einen zur Erzeugung oder Aufnahme elektromagne- tischer Strahlung geeigneten Halbleiterschichtstapel 150, der eine erste Halbleiterschicht 110 von einem ersten Leitfähig- keitstyp sowie eine zweite Halbleiterschicht 120 von einem zweiten Leitfähigkeitstyp aufweist. Das Halbleiterbauelement weist ferner ein erstes und ein zweites Kontaktelement 210, 215 aus einem elektrisch leitfähigen Material, die voneinander durch isolierendes Material 220 isoliert sind, an einer ersten Hauptoberfläche 101 des optoelektronischen Halbleiterbauele- ments auf. Das erste Kontaktelement 210 ist mit der ersten Halbleiterschicht 110 elektrisch verbunden, und das zweite Kontaktelement 215 ist mit der zweiten Halbleiterschicht 120 elektrisch verbunden. Eine Oberfläche 222 des ersten und des zweiten Kontaktelements 210, 215 ist bei einem identischen Ab- stand in Bezug auf eine horizontale Oberfläche 111 des Halb- leiterschichtstapels 150 angeordnet, und der Abstand zwischen der Oberfläche 222 des ersten und zweiten Kontaktelements 210, 215 und der horizontalen Oberfläche 111 des Halbleiter- schichtstapels 150 ist kleiner als ein Abstand zwischen einer Oberfläche 221 des isolierenden Materials 220 und der horizon- talen Oberfläche 111. Das optoelektronische Halbleiterbauele- ment weist ferner ein Lotmaterial 225 jeweils über der Ober- fläche 222 des ersten und des zweiten Kontaktelements 210, 215 auf.
Beispielsweise kann das Lotmaterial 225 mit einer Oberfläche 222 des isolierenden Materials 220 abschließen, wie in Fig. 1D veranschaulicht ist. Gemäß weiteren Ausführungsformen kann ei- ne Oberseite 223 des Lotmaterials 225 bei einem größeren Ab- stand in Bezug auf die horizontale Oberfläche 111 des Halb- leiterschichtstapels 150 angeordnet sein als eine Oberfläche 221 des isolierenden Materials 220.
Durch das beschriebene Verfahren kann gerade, wenn Lötkontakte über galvanisch ausgebildeten Kontaktelementen mit einer Höhe, die größer als 10 μm ist, ausgebildet werden sollen, eine sehr präzise Platzierung der Lötkontakte sichergestellt werden. Insbesondere treten Probleme, die beispielsweise mit lithogra- phischen Verfahren verbunden sind, beispielsweise Justageprob- leme oder Handhabungsprobleme, die durch Fehlanpassungen des thermischen Ausdehnungskoeffizienten und Schichtstress verur- sacht werden können, nicht oder in verringertem Maße auf.
Dadurch, dass eine präzise Platzierung der Lötkontakte sicher- gestellt ist, ist es nicht erforderlich, Toleranzen für die Platzierung der Lötkontakte vorzusehen. Entsprechend kann die Packungsdichte erhöht werden, was weitere vorteilhafte Effekte nach sich zieht.
Fig. 5A fasst ein Verfahren zur Herstellung eines optoelektro- nischen Halbleiterbauelements gemäß Ausführungsformen zusam- men. Ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements umfasst das Ausbilden (S100) eines zur Erzeugung oder Aufnahme elektromagnetischer Strahlung geeigne- ten Halbleiterschichtstapels, der eine erste Halbleiterschicht von einem ersten Leitfähigkeitstyp sowie eine zweite Halb- leiterschicht von einem zweiten Leitfähigkeitstyp aufweist, über einem Substrat, das Ausbilden (S110) eines ersten Kontak- telements in elektrischem Kontakt mit der ersten Halbleiter- schicht sowie eines zweiten Kontaktelements in elektrischem Kontakt mit der zweiten Halbleiterschicht, jeweils aus einem elektrisch leitfähigen Material, das Ausbilden (S120) eines isolierenden Materials zwischen dem ersten Kontaktelement und dem zweiten Kontaktelement, so dass im Bereich einer freilie- genden Oberfläche eines sich ergebenden Werkstücks Abschnitte des isolierenden Materials und des leitfähigen Materials frei- liegen und die freiliegende Oberfläche planar ist, das Rückät- zen (S130)des elektrisch leitfähigen Materials, wobei eine Ätzrate des elektrisch leitfähigen Materials größer als eine Ätzrate des isolierenden Materials ist, wodurch Vertiefungen ausgebildet werden, das Aufbringen (S140) eines Lotmaterials in den Vertiefungen und über dem isolierenden Material, und das Rückschleifen (S150)des Lotmaterials, so dass das isolie- rende Material freiliegt.
Fig. 5B fasst ein Verfahren zur Herstellung elektrischer Kon- takte gemäß Ausführungsformen zusammen. Das Verfahren umfasst das Bereitstellen (S200) eines Werkstücks mit Kontaktelementen aus einem elektrisch leitfähigen Material, die voneinander durch isolierendes Material isoliert sind, wobei eine erste Hauptoberfläche des Werkstücks planar ist, das Rückätzen (S210) des elektrisch leitfähigen Materials, wobei eine Ätzra- te des elektrisch leitfähigen Materials größer als eine Ätzra- te des isolierenden Materials ist, wodurch Vertiefungen im Be- reich der ersten Hauptoberfläche ausgebildet werden, das Auf- bringen (S220) eines Lotmaterials in den Vertiefungen und über dem isolierenden Material, und das Rückschleifen (S230) des Lotmaterials, so dass das isolierende Material freiliegt. Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben worden sind, werden Fachleute erkennen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl von alternativen und/oder äquivalenten Ausgestaltungen ersetzt werden können, ohne vom Schutzbereich der Erfindung abzuweichen. Die Anmeldung soll jegliche Anpas- sungen oder Variationen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher wird die Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt.
BEZUGSZEICHENLISTE
10 Optoelektronisches Halbleiterbauelement
15 Werkstück
20 elektromagnetische Strahlung
100 Substrat
101 erste Hauptoberfläche
102 hori zontale Bezugsebene
105 Konvertermaterial
110 erste Halbleiterschicht
111 erste Hauptoberfläche der ersten Halbleiterschicht
115 aktive Zone
116 isolierende Schicht
117 Spiegelschicht
118 erste Stromaufweitungsschicht
120 zweite Halbleiterschicht
121 zweite Hauptoberfläche der zweiten Halbleiterschicht
122 Verbindungselement
123 zweite Stromaufweitungsschicht
124 Passivierungsschicht
125 Trägere lement
150 Haibleiterschichtstapel
200 Chipstruktur
210 erstes Kontaktelement
215 zweites Kontaktelement
217 Vertiefung
220 isolierendes Material
221 Oberfläche des isolierenden Materials
222 Oberfläche des Kontaktelements
223 Oberseite des Lotmetalls
224 Oberseite des Lötkontakts
225 Lotmaterial
226 erster Lötkontakt
227 zweiter Lötkontakt 229 Schutzschicht

Claims

ANSPRÜCHE
1. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements (10), umfassend:
Ausbilden (S100) eines zur Erzeugung oder Aufnahme elektromagnetischer Strahlung (20) geeigneten Halbleiter- schichtstapels (150), der eine erste Halbleiterschicht (110) von einem ersten Leitfähigkeitstyp sowie eine zweite Halb- leiterschicht (120) von einem zweiten Leitfähigkeitstyp auf- weist, über einem Substrat (100),
Ausbilden (S110) eines ersten Kontaktelements (210) in elektrischem Kontakt mit der ersten Halbleiterschicht (110) sowie eines zweiten Kontaktelements (215) in elektrischem Kon- takt mit der zweiten Halbleiterschicht (120), jeweils aus ei- nem elektrisch leitfähigen Material,
Ausbilden (S120) eines isolierenden Materials (220) zwischen dem ersten Kontaktelement (210) und dem zweiten Kon- taktelement (215), so dass im Bereich einer ersten Hauptober- fläche (101) eines sich ergebenden Werkstücks (15) Abschnitte des isolierenden Materials (220) und des elektrisch leitfähi- gen Materials freiliegen und die erste Hauptoberfläche (101) planar ist,
Rückätzen (S130) des elektrisch leitfähigen Materials, wobei eine Ätzrate des elektrisch leitfähigen Materials größer als eine Ätzrate des isolierenden Materials (220) ist, wodurch Vertiefungen (217) ausgebildet werden,
Aufbringen (S140) eines Lotmaterials in den Vertiefun- gen (217) und über dem isolierenden Material (220), und
Rückschleifen (S150) des Lotmaterials, so dass das iso- lierende Material (220) freiliegt.
2. Verfahren nach Anspruch 1, bei dem die Vertiefungen (217) in der ersten Hauptoberfläche (101) des Werkstücks (15) ausgebildet werden und die erste Hauptoberfläche (101) auf ei- ner einer zweiten Hauptoberfläche (121) der zweiten Halb- leiterschicht (120) entgegengesetzten Seite des Werkstücks (15) angeordnet ist.
3. Verfahren zur Herstellung elektrischer Kontakte, umfas- send:
Bereitstellen (S200) eines Werkstücks (15) mit Kontak- telementen (210, 215) aus einem elektrisch leitfähigen Materi- al, die voneinander durch isolierendes Material (220) isoliert sind, wobei eine erste Hauptoberfläche (101) des Werkstücks (15) planar ist,
Rückätzen (S210) des elektrisch leitfähigen Materials, wobei eine Ätzrate des elektrisch leitfähigen Materials größer als eine Ätzrate des isolierenden Materials (220) ist, wodurch Vertiefungen (217) im Bereich der ersten Hauptoberfläche (101) ausgebildet werden,
Aufbringen (S220) eines Lotmaterials in den Vertiefun- gen (217) und über dem isolierenden Material (220), und
Rückschleifen (S230) des Lotmaterials, so dass das iso- lierende Material (220) freiliegt.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Lotmaterial in einer Dicke aufgebracht wird, die einer Tiefe der Vertiefungen (217) entspricht, oder kleiner als die Tiefe der Vertiefungen (217) ist.
5. Verfahren nach einem der vorhergehenden Ansprüche, fer- ner mit einem Ätzprozess zum Ätzen des isolierenden Materials (220) nach dem Rückschleifen (S230) des Lotmaterials, so dass als Ergebnis das Lotmaterial gegenüber dem isolierenden Mate- rial (220) hervorsteht.
6. Verfahren nach Anspruch 5, bei dem das Lotmaterial in einer Dicke aufgebracht wird, die kleiner als eine Tiefe der Vertiefungen (217) ist, ferner mit Aufbringen einer Schutz- schicht (229) über dem Lotmaterial vor dem Rückschleifen (S230) des Lotmaterials, wobei die Schutzschicht (229) nach dem Ätzprozess entfernt wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das erste und das zweite Kontaktelement (210, 215) durch ein galvanisches Verfahren hergestellt werden.
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Höhe des ersten und des zweiten Kontaktelements (210, 215) in einem Bereich von 10 μm bis 1 mm liegt.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das isolierende Material (220) ein Harz umfasst.
10. Optoelektronisches Halbleiterbauelement (10), umfas- send: einen zur Erzeugung oder Aufnahme elektromagnetischer Strahlung (20) geeigneten Halbleiterschichtstapel (150), der eine erste Halbleiterschicht (110) von einem ersten Leitfähig- keitstyp sowie eine zweite Halbleiterschicht (120) von einem zweiten Leitfähigkeitstyp aufweist, ein erstes und ein zweites Kontaktelement (210, 215) aus einem elektrisch leitfähigen Material, die voneinander durch isolierendes Material (220) isoliert sind, an einer ers- ten Hauptoberfläche (101) des optoelektronischen Halbleiter- bauelements (10), wobei das erste Kontaktelement (210) mit der ersten Halbleiterschicht (110) elektrisch verbunden ist und das zweite Kontaktelement (215) mit der zweiten Halbleiter- schicht (120) elektrisch verbunden ist, wobei eine Oberfläche (222) des ersten und des zweiten Kontaktelements (210, 215) bei einem identischen Abstand in
Bezug auf eine horizontale Oberfläche (102) des Halbleiter- schichtstapels (150) angeordnet sind und der Abstand zwischen der Oberfläche (222) des ersten und zweiten Kontaktelements (210, 215) und der horizontalen Oberfläche (102) kleiner als ein Abstand zwischen einer Oberfläche (221) des isolierenden Materials (220) und der horizontalen Oberfläche (102) ist, so- wie ein Lotmaterial (225) jeweils über der Oberfläche (222) des ersten und des zweiten Kontaktelements (210, 215).
11. Optoelektronisches Halbleiterbauelement (10) nach An- spruch 10, bei dem das Lotmaterial (225) mit einer Oberfläche (221) des isolierenden Materials (220) abschließt.
12. Optoelektronisches Halbleiterbauelement (10) nach An- spruch 10, bei dem eine Oberseite (224) des Lotmaterials bei einem größeren Abstand in Bezug auf die horizontale Oberfläche (102) des Halbleiterschichtstapels (150) angeordnet ist als eine Oberfläche (221) des isolierenden Materials (220).
13. Optoelektronisches Halbleiterbauelement (10) nach An- spruch 11 oder 12, dem die erste Hauptoberfläche (101) einer Oberfläche (121) des optoelektronischen Halbleiterbauelements (10), über die elektromagnetische Strahlung (20) aufgenommen oder erzeugte elektromagnetische Strahlung ausgekoppelt wird, entgegengesetzt ist.
14. Optoelektronisches Halbleiterbauelement (10) nach einem der Ansprüche 11 bis 13, bei dem eine Höhe des ersten und des zweiten Kontaktelements (210, 215) in einem Bereich von 10 μm bis 1 mm liegt.
15. Optoelektronisches Halbleiterbauelement nach einem der Ansprüche 11 bis 14, bei dem das isolierende Material (220) ein Harz umfasst.
PCT/EP2021/080792 2020-12-09 2021-11-05 Verfahren zur herstellung eines optoelektronischen halbleiterbauelements, verfahren zur herstellung elektrischer kontakte und optoelektronisches halbleiterbauelement WO2022122268A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020215562.3A DE102020215562A1 (de) 2020-12-09 2020-12-09 Verfahren zur herstellung eines optoelektronischen halbleiterbauelements, verfahren zur herstellung elektrischer kontakte und optoelektronisches halbleiterbauelement
DE102020215562.3 2020-12-09

Publications (1)

Publication Number Publication Date
WO2022122268A1 true WO2022122268A1 (de) 2022-06-16

Family

ID=78676546

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/080792 WO2022122268A1 (de) 2020-12-09 2021-11-05 Verfahren zur herstellung eines optoelektronischen halbleiterbauelements, verfahren zur herstellung elektrischer kontakte und optoelektronisches halbleiterbauelement

Country Status (2)

Country Link
DE (1) DE102020215562A1 (de)
WO (1) WO2022122268A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120020026A1 (en) * 2010-07-23 2012-01-26 Tessera Research Llc Microelectronic elements with post-assembly planarization
US20170309793A1 (en) * 2016-04-25 2017-10-26 Samsung Electronics Co., Ltd. Semiconductor light emitting devices
US20190044040A1 (en) * 2017-08-03 2019-02-07 Cree, Inc. High density pixelated-led chips and chip array devices
US20190189853A1 (en) * 2017-12-19 2019-06-20 Samsung Electronics Co., Ltd. Light emitting device package
WO2019225866A1 (ko) * 2018-05-24 2019-11-28 서울반도체주식회사 발광 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102407827B1 (ko) 2015-01-27 2022-06-13 서울바이오시스 주식회사 발광 소자
EP3207570A4 (de) 2014-10-17 2018-03-14 Intel Corporation Mikro-led-anzeige und anordnung
DE112015005124T5 (de) 2014-11-12 2017-08-24 Seoul Viosys Co., Ltd. Lichtemittierende Diode
KR20160149827A (ko) 2015-06-19 2016-12-28 서울바이오시스 주식회사 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120020026A1 (en) * 2010-07-23 2012-01-26 Tessera Research Llc Microelectronic elements with post-assembly planarization
US20170309793A1 (en) * 2016-04-25 2017-10-26 Samsung Electronics Co., Ltd. Semiconductor light emitting devices
US20190044040A1 (en) * 2017-08-03 2019-02-07 Cree, Inc. High density pixelated-led chips and chip array devices
US20190189853A1 (en) * 2017-12-19 2019-06-20 Samsung Electronics Co., Ltd. Light emitting device package
WO2019225866A1 (ko) * 2018-05-24 2019-11-28 서울반도체주식회사 발광 소자
EP3806171A1 (de) * 2018-05-24 2021-04-14 Seoul Semiconductor Co., Ltd. Lichtemittierende vorrichtung

Also Published As

Publication number Publication date
DE102020215562A1 (de) 2022-06-09

Similar Documents

Publication Publication Date Title
EP1920508B1 (de) Verfahren zum lateralen zertrennen eines halbleiterstapelwafers
DE102007062046B4 (de) Lichtemittierende Bauelementeanordnung, lichtemittierendes Bauelement sowie Verfahren zum Herstellen einer Mehrzahl von lichtemittierenden Bauelementen
DE112018001450B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102018123930A1 (de) Optoelektronischer Halbleiterchip mit erstem und zweitem Kontaktelement und Verfahren zur Herstellung des optoelektronischen Halbleiterchips
DE10147886B4 (de) Lumineszenzdiode mit vergrabenem Kontakt und Herstellungsverfahren
WO2020035419A1 (de) Optoelektronisches halbleiterbauelement mit kontaktelementen und dessen herstellungsverfahren
WO2022122268A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements, verfahren zur herstellung elektrischer kontakte und optoelektronisches halbleiterbauelement
WO2020239749A1 (de) Optoelektronisches halbleiterbauelement mit verbindungsbereichen und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2020035413A1 (de) Optoelektronisches halbleiterbauelement mit einem trägerelement, welches ein elektrisch leitendes material umfasst
DE102020202613A1 (de) Verfahren zur herstellung eines halbleiterbauelements, halbleiterbauelement und optoelektronische vorrichtung
WO2020165029A1 (de) Optoelektronisches halbleiterbauelement mit abschnitten einer leitfähigen schicht und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102018123932A1 (de) Optoelektronisches Bauelement mit dielektrischer Spiegelschicht und Verfahren zur Herstellung des optoelektronischen Bauelements
WO2020064892A1 (de) Optoelektronisches halbleiterbauelement mit saphirträger und dessen herstellungsverfahren
DE102019100799A1 (de) Optoelektronisches halbleiterbauelement mit einem schichtstapel mit anisotroper leitfähigkeit und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE112022003396T5 (de) Optoelektronisches halbleiterbauelement, anordnung von optoelektronischen halbleiterbauelementen und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102018122492A1 (de) Optoelektronisches halbleiterbauelement mit einer ersten und zweiten metallschicht sowie verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE112022002708T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
WO2020187815A1 (de) Optoelektronisches halbleiterbauelement mit isolierender schicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
EP3841619A1 (de) Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2020053344A1 (de) Optoelektronisches halbleiterbauelement mit erstem und zweitem kontaktelement und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102015112944A1 (de) Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
DE102019103632A1 (de) Optoelektronisches halbleiterbauelement mit ersten und zweiten bereichen einer ersten halbleiterschicht und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2024033375A1 (de) Optoelektronisches halbleiterbauelement mit epitaktisch gewachsener schicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2020200881A1 (de) Optoelektronisches halbleiterbauelement mit dielektrischer schicht und transparenter leitfähiger schicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102018133526A1 (de) Optoelektronisches halbleiterbauelement mit einer zwischenschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21810295

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21810295

Country of ref document: EP

Kind code of ref document: A1