DE10297047B4 - Lötfreie Leiterplatten-Baugruppe - Google Patents

Lötfreie Leiterplatten-Baugruppe Download PDF

Info

Publication number
DE10297047B4
DE10297047B4 DE10297047T DE10297047T DE10297047B4 DE 10297047 B4 DE10297047 B4 DE 10297047B4 DE 10297047 T DE10297047 T DE 10297047T DE 10297047 T DE10297047 T DE 10297047T DE 10297047 B4 DE10297047 B4 DE 10297047B4
Authority
DE
Germany
Prior art keywords
electronic component
frame
circuit board
arrangement according
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10297047T
Other languages
English (en)
Other versions
DE10297047T5 (de
Inventor
Gerd Dr. Frankowsky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE10297047T5 publication Critical patent/DE10297047T5/de
Application granted granted Critical
Publication of DE10297047B4 publication Critical patent/DE10297047B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Elektronische Bauelementanordnung, die umfasst:
(a) eine Leiterplatte (24, 124, 224, 324) mit darauf angeordneten Leiterbahnen (28);
(b) einen an der Leiterplatte (24, 124, 224, 324) befestigten Rahmen (12, 112, 212, 312), der mindestens einen Abschnitt (14, 114, 214, 314) definiert; und
(c) mindestens ein elektronisches Bauelement (30, 130, 230, 330) mit leitenden Anschlüssen (34, 134, 234, 334), wobei das mindestens eine elektronische Bauelement (30, 130, 230, 330) derart in dem mindestens einen Abschnitt (14, 114, 214, 314) gehalten wird, dass die leitenden Anschlüsse (34, 134, 234, 334) des mindestens einen elektronischen Bauelements (30, 130, 230, 330) auf die Leiterbahnen (28) der Leiterplatte (24, 124, 224, 324) ausgerichtet sind und mit diesen in Kontakt stehen, wobei kein Lot verwendet wird, um die leitenden Anschlüsse (34, 134, 234, 334) des mindestens einen elektronischen Bauelements (30, 130, 230, 330) in Kontakt mit den Leiterbahnen (28) zu halten;
(d) eine...

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Erfindung betrifft elektronische Bauelement- und Leiterplatten-(PCB)-Anordnungen. Die vorliegende Erfindung betrifft insbesondere eine elektronische Bauelementanordnung, die kein Lot benötigt, um leitende Anschlüsse einer oder mehrerer elektronischer Bauelemente an Leiterbahnen einer zugeordneten Leiterplatte zu befestigen.
  • ALLGEMEINER STAND DER TECHNIK
  • Traditionelle Leiterplattenanordnungen enthalten integrierte Schaltungen (ICs) und andere elektronische Bauelemente, die auf Leiterbahnen einer zugeordneten Leiterplatte gelötet sind. Wenngleich sich herausgestellt hat, dass Lot in gewisser Hinsicht effektiv ist für das Verbinden elektronischer Bauelemente mit einer Leiterplatte und zum Übertragen von Strom von einer zugeordneten Stromquelle zu derartigen elektronischen Bauelementen, gibt es beim Einsatz von Lot verschiedene Probleme.
  • Ein wesentliches Problem besteht darin, dass gelötete elektronische Bauelemente während des Lötprozesses sehr hohen Temperaturen ausgesetzt sind. Die elektronischen Bauelemente werden somit einer erheblichen Temperaturbeanspruchung ausgesetzt, die zu sofortigen oder zukünftigen Leistungsausfällen führen können. Um derartige Ausfälle zu minimieren, werden gelötete ICs verschiedenen Herstellungs- und Qualitätssicherungsvorgängen unterzogen, die komplex und aufwendig sind.
  • Qualitätssicherungsuntersuchungen erfordern oftmals, dass während des Herstellungsprozesses einer Leiterplatte jede Lötverbindung mehrfach untersucht wird. Ei ne derartige Untersuchung kann beispielsweise erforderlich sein, um sicherzustellen, dass die einen leitenden Anschluss eines elektronischen Bauelements mit einer Leiterbahn einer Leiterplatte verbindende Lötverbindung ordnungsgemäß hergestellt worden ist und keinerlei Hohlräume enthält. Ein weiterer Untersuchungsschritt ist möglicherweise nach Fertigstellung der zugeordneten PCB-Baugruppe erforderlich, um sicherzustellen, dass beim Lötprozess verwendetes Flussmittel bei vorläufigen oder abschließenden Reinigungsoperationen entfernt worden ist.
  • Ein weiteres, mit gelöteten elektronischen Bauelementen verbundenes Problem besteht darin, dass bei einem Ausfall oder dann, wenn das Bauelement ersetzt werden soll, Lot entfernt werden muss (d. h., das elektronische Bauelement entlötet werden muss). Der Entlötungsprozess setzt elektronische Bauelemente auf der zugeordneten Leiterplatte zusätzlichen Temperaturbeanspruchungen und Reinigungsvorgängen aus. Falls anstelle des ausgefallenen Bauelements ein neues Bauelement eingelötet werden soll, besetzt wieder das mit hoher Temperaturbeanspruchung verbundene Risiko, und zusätzliche Qualitätskontrolluntersuchungen und Reinigungsvorgänge sind erforderlich.
  • Um die potentiellen Probleme und die mit der Verwendung von Lot verbundenen Kosten zu vermeiden, sind erhebliche Anstrengungen auf die Entwicklung von Verfahren für lotfreie Verbindungen von leitenden Anschlüssen elektronischer Bauelemente mit Leiterbahnen von Leiterplatten unternommen worden. Bei einem derartigen Vorgehen werden die leitenden Anschlüsse zugeordneter elektronischer Bauelemente in plattierte Durchgangslöcher einer zugeordneten Leiterplatte eingesetzt. Dieser Prozess erfordert, dass als leitende Anschlüsse der elektronischen Bauelement spezielle lotfreie Stifte verwendet werden. Mit solchen Einsetzverfahren sind mehrere Prob leme verbunden, einschließlich höhere Kosten, mehr Herstellungsschritte, Inkompatibilität von Materialien und Ausfälle elektronischer Bauelemente aufgrund mechanischer Beanspruchungen, die während des Einsetzprozesses auf sie einwirken.
  • Aus der WO 00/35262 A2 sind Halbleiterchips bekannt, die zur Kontaktierung einer Leiterplatte mit Federelementen versehen sind. Die Halbleiterchips sind in Öffnungen eines Trägers eingelegt, der an der Leiterplatte befestigt ist, so dass die Federelemente gegen Leiterbahnen des Trägers gepresst werden.
  • Die WO 98/24124 A1 betrifft eine elektronische Schaltung, bei der ein integrierter Schaltkreis in einen auf einer Leiterplatte angeordneten Sockel eingesetzt ist. Der integrierte Schaltkreis wird mittels eines mit der Leiterplatte verschraubten Kühlkörpers in Richtung der Leiterplatte gedrückt.
  • Die US 5,233,134 A zeigt einen u-förmigen metallischen Trägerrahmen, auf dem ein integrierter Schaltkreis angeordnet ist.
  • Aus der DE 42 43 345 A1 ist eine Befestigungskonstruktion für einen Halbleiterbaustein, der Elektroden aufweist, welche ein Leiterschema eines Schaltungssubstrates kontaktieren. Das Leiterschema ist mit einem klebenden und härtbaren Dünnschichtelement überdeckt, welches von den Elektroden durchdrungen wird.
  • Die existierenden Verfahren und Baugruppen mit gelöteten und lotfreien Verbindungen weisen dementsprechend verschiedene Mängel auf. Es besteht deshalb der Bedarf an einer neuen elektronischen Bauelementanordnung, die die bestehenden Probleme und Mängel des Standes der Technik überwindet.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Die voranstehende Aufgabe wird gelöst durch einen Gegenstand mit den Merkmalen des Patentanspruchs 1. Bei diesem Gegenstand handelt es sich um eine elektronische Bauelementanordnung, die zum Verbinden leitender Anschlüsse von einer oder mehreren zugeordneten elektronischen Bauelementen mit Leiterbahnen einer zugeordneten Leiterplatte kein Lot benötigt oder verwendet. Die elektronische Bauelementanordnung umfasst eine Leiterplatte mit darauf angeordneten Leiterbahnen. Ein Rahmen mit mindestens einem darin gebildeten Abschnitt ist an der Leiterplatte befestigt. Mindestens ein elektronisches Bauelement mit leitenden Anschlüssen wird in mindestens einem Abschnitt einer Unterteilung (engl.: compartment) des Rahmens gehalten, so dass dessen leitende Anschlüsse auf die Leiterbahnen der Leiterplatte ausgerichtet sind und mit diesen in Kontakt stehen. Bei dieser Baugruppe wird kein Lot benötigt, um die leitenden Anschlüsse des elektronischen Bauelements in Kontakt mit den Leiterbahnen der Leiterplatte zu halten. Die Baugruppe weist eine Kleberzusammensetzung auf, die zum Befestigen der elektronischen Bauelemente am Rahmen verwendet wird.
  • Bevorzugt umfasst die Baugruppe einen in Kontakt mit mindestens einem elektronischen Bauelement angeordneten Kühlkörper. Der Kühlkörper kann an dem Rahmen angeordnet sein und kann dazu verwendet werden, mindestens ein elektronisches Bauelement in dem Rahmenabschnitt festzuhalten, so dass die leitenden Anschlüsse davon in Kontakt mit den entsprechenden Leiterbahnen der Leiterplatte gehalten werden. Bei einer Ausführungsform kann der Kühlkörper allgemein u-förmig sein. Bei anderen Ausführungsformen kann der Kühlkörper eine beliebige Konfiguration aufweisen, die sich dafür eignet, ihn in Kontakt mit einer oder mehreren elektronischen Bauelementen in dem Rahmen zu halten.
  • Es wird bevorzugt, wenn sich die leitenden Anschlüsse des mindestens einen elektronischen Bauelements vertikal nach außen zu den Leiterbahnen der Leiterplatten erstrecken. Der Rahmen kann auf verschiedene Weise an der zugeordneten Leiterplatte befestigt sein, einschließlich mittels eines anderen Klebers, Nieten, Schrauben, Klemmen und anderen mechanischen Mitteln.
  • Bei einer bevorzugten Ausführungsform umfasst das mindestens eine elektronische Bauelement mehrere elektronische Bauelemente, und der mindestens eine Abschnitt umfasst mehrere Abschnitte, wobei jedes elektronische Bauelement in einem jeweiligen Abschnitt festgehalten wird.
  • Die elektronische Bauelementanordnung kann außerdem einen in Kontakt mit den elektronischen Bauelementen angeordneten Kühlkörper umfassen. Der Kühlkörper ist bevorzugt am Rahmen angeordnet und funktioniert mindestens teilweise dahingehend, dass er entweder Wärme von den elektronischen Bauelementen ableitet oder die elektronischen Bauelemente in entsprechenden Rahmenabschnitten festhält. Bei einer Ausführungsform kann der Kühlkörper u-förmig ausgebildet sein.
  • Der Rahmen kann eine Schulter innerhalb jedes Abschnittes enthalten. Die elektronischen Bauelemente enthalten bevorzugt einen Chip und sich von dem Chip nach außen erstreckende leitende Anschlüsse. Der Chip kann so angeordnet sein, dass er an der Schulter innerhalb des Abschnitts anstößt, wenn sich das elektronische Bauelement in der montierten Position befindet. Bei der Ausführungsform, bei der ein Rahmenabschnitt eine Schulter enthält, wird bevorzugt, wenn die Schulter gegenüberliegende Schultern umfasst und wenn der Chip des elekt ronischen Bauelements an gegenüberliegenden Schultern anstößt, wenn das elektronische Bauelement in der montierten Position angeordnet wird.
  • Da die elektronische Bauelementanordnung der vorliegenden Erfindung keinen Einsatz von Lot erfordert, wird bevorzugt, wenn die leitenden Anschlüsse der elektronischen Bauelemente so konstruiert sind, dass sie sich von einer ersten länglichen Konfiguration in eine zweite komprimierte Konfiguration verformen, wenn auf sie eine ausreichende Kraft einwirkt, wodurch die leitenden Anschlüsse in Kontakt mit den Leiterbahnen der zugeordneten Leiterplatte gehalten werden.
  • Die Erfindung wird in der folgenden Beschreibung anhand der in den beiliegenden Zeichnungen dargestellten Ausführungsformen oder Ausführungsbeispiele beispielhaft näher erläutert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine teilweise auseinandergezogene schematische Querschnittsdarstellung der Baugruppe/Anordnung der vorliegenden Erfindung.
  • 2A ist eine teilweise auseinandergezogene Querschnittsdarstellung der Baugruppe von 1 in einem weiter montierten Zustand.
  • 2B ist eine vergrößerte Ausschnittsdarstellung eines bezeichneten Teils von 2A.
  • 3A ist eine schematische Querschnittsdarstellung der Baugruppe der 1 und 2A in einem montierten Zustand.
  • 3B ist eine vergrößerte ausschnittsweise Darstellung eines bezeichneten Teils von 3A.
  • 4 ist eine schematische Draufsicht auf die Baugruppe von 1 in einem montierten Zustand.
  • 5 ist eine teilweise auseinandergezogene schematische Querschnittsdarstellung einer zweiten Ausführungsform der vorliegenden Baugruppe.
  • 6 ist eine teilweise auseinandergezogene Querschnittsdarstellung der Baugruppe von 5 in einem weiter montierten Zustand.
  • 7 ist eine schematische Querschnittsdarstellung der Baugruppe der 5 und 6 in einem montierten Zustand.
  • 8 ist eine teilweise auseinandergezogene vergrößerte schematische Darstellung einer dritten Ausführungsform eines Teils der vorliegenden Baugruppe.
  • 9 ist eine vergrößerte schematische Darstellung des in 8 gezeigten Teils der Baugruppe in einem montierten Zustand.
  • 10 ist eine auseinandergezogene schematische Querschnittsdarstellung einer Ausführungsform der Baugruppe der vorliegenden Erfindung, die einen Aspekt eines Montageverfahrens zeigt.
  • 11 ist eine teilweise auseinandergezogene schematische Querschnittsdarstellung der Baugruppe von 10, die in einem weiter montierten Zustand gezeigt ist.
  • 12 ist eine schematische Querschnittsdarstellung der Baugruppe der 10 und 11, die in einem montierten Zustand gezeigt ist.
  • 13 ist eine auseinandergezogene schematische Querschnittsdarstellung einer weiteren Ausführungsform der Baugruppe der vorliegenden Erfindung, die einen Aspekt eines alternativen Montageverfahrens zeigt.
  • 14 ist eine schematische Querschnittsdarstellung der Baugruppe von 13 in einem montierten Zustand.
  • 15 ist eine schematische Querschnittsdarstellung der Baugruppe der 13 und 14, die in einem montierten Zustand gezeigt ist.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • In den 1–4 ist eine elektronische Bauelementanordnung 10 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung gezeigt. Die Baugruppe 10 enthält einen Rahmen 12, eine Leiterplatte 24, an der der Rahmen 12 montiert ist, und ein oder mehrere elektronische Bauelemente 30, wie etwa DRAM-ICs (Dynamische Direktzugriffsspeicher-Integrierte Schaltungen), die am Rahmen 12 montiert sind.
  • 1 ist eine teilweise auseinandergezogene Querschnittsdarstellung entlang der Linie A-A von 4. Sie veranschaulicht, dass der Rahmen 12 mehrere durch Innenwände 16 definierte Abschnitte 14 enthält. In der in den 1–4 offenbarten Ausführungsform erstreckt sich eine Schulter 18 um den Umfang der Innen wand 16 des Abschnitts 14. Die Schulter 18 wirkt wie ein Druckanschlag, an dem ein Chip 32 eines entsprechenden IC 30 anliegt, wenn sich der IC 30 in der montierten Position befindet.
  • Der Rahmen 12 weist eine untere Oberfläche 20 auf, die in den 1–3 auf einer oberen Oberfläche 26 der entsprechenden Leiterplatte 24 sitzend gezeigt ist. Der Rahmen 12 enthält außerdem eine obere Oberfläche 22, die bevorzugt jeden Abschnitt 14 umgibt.
  • Der Rahmen 12 besteht bevorzugt aus einem Polymermaterial, kann aber aus einem beliebigen Material bestehen, das ausreicht, um die ICs 30 in der montierten Position festzuhalten. Der Rahmen 12 besteht bevorzugt aus einem Material mit einem relativ hohen spezifischen Widerstand, um zu verhindern, dass eine etwaige Kurzschlussbedingung den Betrieb der elektronischen Bauelementanordnung 10 stört.
  • Bei der Leiterplatte 24 kann es sich um eine beliebige herkömmliche Leiterplatte handeln, und sie ist für den Zweck der vorliegenden Erfindung nicht auf eine bestimmte Leiterplattenart beschränkt. In dieser Hinsicht kann die Leiterplatte 24 starr oder flexibel sein und kann ein beliebiges Substrat mit einem Leiterbahnmuster darauf enthalten. Die Leiterplatte 24 ist in den 1–4 so gezeigt, dass sie eine Oberfläche 26 enthält, auf der Leiterbahnen 28 (in 4 gezeigt) angeordnet sind. Der Ausdruck „Leiterbahnen", wie er hier verwendet wird, ist so zu verstehen, dass er einen beliebigen leitfähigen Pfad auf einer Leiterplatte beinhaltet, wie etwa leitende Pads, leitende Anschlüsse und dergleichen.
  • Gemäß der bevorzugten Ausführungsformen der vorliegenden Erfindung, einschließlich der in den 1–4 gezeigten Ausführungsformen, enthalten elektronische Bauelemente wie etwa der IC 30 einen Chip 32 und sich vertikal vom Chip 32 nach außen erstreckende leitende Anschlüsse 34. Obwohl das in Verbindung mit den bevorzugten Ausführungsformen der vorliegenden Erfindung erörterte elektronische Bauelement ein IC ist, versteht sich, dass jedes elektronische Bauelement mit leitenden Anschlüssen gemäß der vorliegenden Erfindung verwendet werden kann. So soll der Ausdruck „IC" integrierte Schaltungen und andere elektronische Bauelemente einschließen. Bei einer bevorzugten Ausführungsform kann der IC 30 ein DRAM mit vertikal angeordneten leitenden Anschlüssen 34 umfassen. Innerhalb des Schutzbereichs der vorliegenden Erfindung können jedoch elektronische Bauelemente mit verschiedenen anderen Arten leitender Anschlüsse verwendet werden.
  • Die Baugruppe 10 enthält außerdem einen Kühlkörper 36. Wie in der Technik bekannt ist, werden Kühlkörper dazu verwendet, Wärme von elektronischen Schaltungsbauelementen abzuführen. Bezüglich der vorliegenden Erfindung kann der Kühlkörper 36 auch dazu dienen, den IC 30 in der montierten Position im entsprechenden Abschnitt 14 des Rahmens 12 festzuhalten. Wie in den 1–4 gezeigt, weist der Kühlkörper 36 eine planare und längliche Konfiguration auf. Wenn der IC 30 im Abschnitt 14 des Rahmens 12 angeordnet wird, wird der Kühlkörper 36 so darauf angeordnet, dass er den Einzelchip 32 kontaktiert.
  • Während des Zusammenbaus der elektronischen Bauelementanordnung 10 kann es möglicherweise notwendig sein, eine externe Kraft senkrecht zur Oberfläche des Kühlkörpers 36 auszüben, um die leitenden Anschlüsse 34 des IC 30 solange zusammenzudrücken, bis zwischen den leitenden Anschlüssen 34 und auf der Oberfläche 26 der PCB 24 ausgebildeten entsprechenden Leiterbahnen 28 ein gewünschter Kontakt entstanden ist.
  • Wie in der Ausführungsform von 2B gezeigt, entsteht zwischen einer inneren Oberfläche des Einzelchips 32 und der Schulter 18 ein durch „dy" dargestellter Abstand, wenn der Kühlkörper 36 zuerst auf dem Einzelchip 32 angeordnet wird. Der gleiche Abstand dy existiert außerdem zwischen der inneren Oberfläche des Kühlkörpers 36 und der oberen Oberfläche 22 des Rahmens 12. Wenn senkrecht zur Oberfläche des Kühlkörpers 36 eine ausreichende Kraft ausgeübt wird (d. h. zur Leiterplatte 24) wird der Abstand dy an beiden in 2B gezeigten Stellen eliminiert, da die leitenden Anschlüsse 34 so ausgelegt sind, dass sie sich um ein bestimmtes Ausmaß verformen. Eine derartige Verformung ist in 3B dargestellt. Die Verformung kann auf einer inhärenten Eigenschaft des leitenden Materials der Anschlüsse 34 basieren. Es wird davon ausgegangen, dass die leitenden Materialien in nicht komprimiertem Zustand in einer ersten langgestreckten Form vorliegen. In ihrer endgültigen montierten Position, wenn die Verformung stattgefunden hat, liegen die leitenden Anschlüsse 34 hier in ihrer komprimierten Konfiguration vor.
  • Der Grund, weshalb die ICs 30, 130, 230 und 330 der 1–15 möglicherweise zusammengedrückt werden müssen, so dass mindestens einige ihrer leitenden Anschlüsse verformt werden, wenn sie in Kontakt mit Leiterbahnen einer zugeordneten Leiterplatte gedrückt werden, besteht darin, dass die Leiterplatte oftmals keine perfekte Planarität aufweist und weil ihre sich vertikal erstreckenden leitenden Anschlüsse oftmals keine perfekt gleichförmige Länge aufweisen, mit der sie sich vom zugeordneten Chip wegerstrecken. Das Drücken der ICs gegen die entsprechende Leiterplatte führt somit zur Verformung bestimmter der vertikalen Kontaktelemente, wie in den oben erörterten 2B und 3B und den unten erörterten 8 und 9 gezeigt.
  • Eine nicht gezeigte Kleberzusammensetzung kann zwischen dem Kühlkörper 36 und der oberen Oberfläche 22 des Rahmens 12 angeordnet sein, um den Kühlkörper 36 in seiner endgültigen montierten Position zu befestigen. Um den Kühlkörper 36 in der montierten Position am Rahmen 12 zu befestigen, können alternativ verschiedene mechanische Einrichtungen verwendet werden, wie etwa Schrauben, Nieten, Klemmen oder dergleichen. Weiterhin sei angemerkt, dass der Kühlkörper 36 bei alternativen Ausführungsformen der vorliegenden Erfindung einstückig mit dem Rahmen 12 ausgebildet sein kann, wie bei den in den 13–15 gezeigten Ausführungsformen. Wenngleich der Kühlkörper 36 und der Rahmen 12 hier als getrennte Bauelemente erörtert werden, liegt somit eine Rahmenbaugruppe mit einem einstückigen Kühlkörper oder jede andere Struktur, die so ausgelegt ist, dass sie den IC 30 in der montierten Position im entsprechenden Abschnitt 14 festhält, innerhalb des Schutzbereichs der vorliegenden Erfindung vor.
  • Der Rahmen 12 kann durch beliebige Mittel, einschließlich beispielsweise Kleberzusammensetzungen, Schrauben, Nieten, Klemmen und dergleichen, an der Leiterplatte 24 befestigt werden.
  • Die in den 1–3 gezeigte Ausführungsform der vorliegenden Erfindung ist ein einseitiges Modul. Das heißt, ICs 30 sind nur auf einer Seite der PCB 24 montiert. Gemäß einer weiteren bevorzugten Ausführungsform wird ein doppelseitiges Modul offenbart. Das heißt, ICs können auf beiden Seiten einer zugeordneten PCB montiert sein. Insbesondere offenbaren die 5–7 eine Ausführungsform mit doppelseitigem Modul mit einem alternativ geformten Kühlkörper. Zur leichteren Bezugnahme bezeichnen gleiche Bezugszeichen gleiche Elemente in allen Ausführungsbeispielen der vorliegenden Erfindung. Wenn alternative Ausführungsformen gezeigt sind, wie etwa die Ausführungsform der 5–7, ist gleichen Bezugszahlen eine „1", „2" oder „3" vorangesetzt.
  • Bezugnehmend auf die 5–7 enthält das doppelseitige Modul eine doppelseitige Baugruppe 110. Ein doppelseitiger Rahmen 112 ist an der Baugruppe 110 montiert. Abschnitte 114 sind auf beiden Seiten des doppelseitigen Rahmens 112 angeordnet. Die Struktur des Rahmens 112 gleicht der des oben unter Bezugnahme auf die 1–4 erörterten Rahmens 12, außer dass der Rahmen 112 zwei Seiten enthält, in denen ICs 130 montiert sind.
  • Ein struktureller Unterschied bei der Baugruppe 110 besteht darin, dass er einen modifizierten Kühlkörper 136 enthält, der eine allgemein u-förmige Form aufweist. Der Kühlkörper 136 enthält einen ersten Kontaktarm 138, einen zweiten Kontaktarm 140, der sich allgemein parallel zum ersten Kontaktarm 138 erstreckt, und ein Verbindungsstück 142, das die Kontaktarme 138 und 140 verbindet.
  • Der Kühlkörper 136 kann wie der Kühlkörper 36 beim Betrieb der Leiterplatten-Baugruppe 110 Wärme von den ICs 130 wegleiten. Zum Wegleiten von Wärme sind dem Fachmann verschiedene Materialien bekannt. Somit können alle in der vorliegenden Erfindung offenbarten Ausführungsformen der Kühlkörper aus existierenden bekannten Materialien oder aus einem beliebigen zukünftigen Material, das verfügbar sein könnte, hergestellt sein, das ausreicht, um Wärme abzuleiten. Bei bestimmten Ausführungsformen ist es möglicherweise nicht notwendig, dass der Kühlkörper der vorliegenden Erfindung tatsächlich die Funktion des Wegleitens von Wärme erfüllt. Bei derartigen Ausführungsformen kann der Kühlkörper möglicherweise einfach zugeordnete ICs in der montierten Position innerhalb des Rahmens festhalten.
  • Wie in 7 gezeigt, befindet sich der erste Kontaktarm 138, wenn der Kühlkörper 136 in einer montierten Position am entsprechenden Rahmen 112 und den ICs 130 angeordnet wird, neben einer äußeren Oberfläche des oberen Einzelchips 132, während sich der zweite Kontaktarm 140 neben einer äußeren Oberfläche des unteren Einzelchips 132 befindet, so dass sowohl der obere als auch der untere IC 130 in einer montierten Position in entsprechenden Abschnitten 114 des Rahmens 112 festgehalten werden. Wie bei der Ausführungsform der 1–3 ist das doppelseitige Modul der 5–7 so konstruiert und angeordnet, dass leitende Anschlüsse 134 entsprechender ICs 130 ohne Lot in Kontakt mit entsprechenden Leiterbahnen 128 auf der Leiterplatte 110 bleiben. Diese lotfreie Konstruktion ist aus mehreren Gründen von großem Vorteil, auch deshalb, weil sie Hochtemperaturbeanspruchungen und verschiedene aufwendige Herstellungs- und Untersuchungsschritte eliminiert, die in Systemen erforderlich sind, die zum Verbinden elektronischer Bauelemente mit einer zugeordneten Leiterplatte Lot benötigen.
  • Die vorliegende Erfindung stellt für den Fall, dass es notwendig ist, fehlerhafte Teile zu ersetzen, einen besonders einfachen Nachbearbeitungsprozess bereit. Bezüglich hochdichter Speichersysteme mit erwünschten DRAM-Bauelementen ist es oftmals erforderlich, eine hohe Modulausbeute von weit über 90% zu garantieren, wenn etwa Speichermodule mit hoher Kapazität verwendet werden. Angesichts der Anforderung nach einer hohen Bauelementausbeute ist es besonders wichtig, einen Nachbearbeitungsprozess zu haben, um fehlerhafte ICs zu ersetzen. Die vorliegende Erfindung erreicht dieses Ziel.
  • Die Kräfte, die auf die leitenden Anschlüsse der ICs ausgeübt werden (in den bevorzugten Ausführungsformen der 1–15 gezeigt), die die in den 3B und 9 gezeigte Verformung verursachen, sind aufgrund der vertikalen Natur dieser leitenden Anschlüsse relativ tolerierbar. Die vorliegende Erfindung nutzt somit die Nachgiebigkeit der vertikalen Anordnung der leitenden Anschlüsse von IC-Gehäusen aus, die bei bevorzugten Ausführungsformen der vorliegenden Erfindung verwendet werden.
  • Die 8 und 9 veranschaulichen eine alternative Ausführungsform einer Leiterplatten-Baugruppe 210. Der Hauptunterschied zwischen der Ausführungsform der 8 und 9 und der in den 1–3B gezeigten Ausführungsform besteht darin, dass ein Rahmen 212 der Ausführungsform der 8–9 keine Schulter enthält, auf der ein zugeordneter IC 230 ruhen, kann wenn er sich in der montierten Position befindet. Bei dem Design der 8–9 wird der Einzelchip 232 des IC 230 von keinem Teil des Rahmens 212 vertikal gestützt. Der Rahmen 212 wird statt dessen nur dazu verwendet, die leitenden Anschlüsse 234 des IC 230 mit nicht gezeigten zugeordneten Leiterbahnen der Leiterplatte 224 in Verbindung zu bringen. Alle anderen Aspekte der Leiterplatten-Baugruppe 210 entsprechen denen der Leiterplatten-Baugruppe 10.
  • Wie ebenfalls in den 8 und 9 gezeigt ist, existiert, wenn der IC 230 anfänglich in einem entsprechenden Abschnitt 214 des Rahmens 212 angeordnet wird, ein vertikaler Abstand dy zwischen der äußeren Oberfläche des Einzelchips 232 und der oberen Oberfläche 222 des Rahmens 212. Dieser vertikale Abstand dy verschwindet jedoch, wenn der Kühlkörper 236 in seine Endposition neben der oberen Oberfläche 222 des Rahmens 212 gedrückt wird, während er in Kontakt mit der äußeren Oberfläche des Einzelchips 232 bleibt. Die auf den IC 230 ausgeübte Druckkraft wird wie oben erörtert aufgrund der inhärenten verformbaren Eigenschaft der leitenden Anschlüsse 234 und ihrer vertikalen Ausrichtung toleriert. 9 zeigt, wie leitende Anschlüsse 234 aus ihrer in 8 gezeigten, anfänglich relativ länglichen Konfiguration in eine relativ zusammengedrückte Konfiguration verformt werden.
  • Die 10–12 offenbaren eine weitere bevorzugte Ausführungsform der vorliegenden Erfindung mit einer Struktur, die mit der in den 1–3B offenbarten Struktur identisch ist. Die 10–12 veranschaulichen jedoch ein alternatives Verfahren bei der Montage der elektronischen Bauelementanordnung 10. Im Grunde wird ein Gehäuse, das den Rahmen 12, ICs 30 und den Kühlkörper 36 enthält, vollständig montiert, bevor die ICs 30 und der Rahmen 12 auf der zugeordneten PCB 24 angeordnet werden.
  • Der Vorteil der Vormontage des Rahmens 12, der ICs 30 und des Kühlkörpers 36 besteht darin, dass die Anzahl der Teile, die gehandhabt werden müssen, zum Zeitpunkt der Endmontage an einer zugeordneten PCB reduziert ist.
  • Eine weitere Ausführungsform der vorliegenden der Erfindung ist in den 13–15 gezeigt. Bei dieser alternativen Ausführungsform kann ein Kühlkörper 336 einstückig ausgebildet oder auf andere Weise an einem Rahmen 312 befestigt werden, bevor ein oder mehrere ICs 330 daran angeordnet werden. Die Ausführungsform der 13–15 enthält wie die in den 8–9 gezeigten Ausführungsformen keine interne Schulter als Teil des Rahmens 312. Die ICs 330 werden statt dessen einfach in entsprechenden Abschnitten 314 des Rahmens 312 angeordnet, bis sie an einer inneren Oberfläche des Kühlkörpers 336 anliegen.
  • Der Rahmen 312 kann dann an einer Oberfläche 326 einer zugeordneten Leiterplatte 324 montiert werden, so dass sich die vertikal angeordneten leitenden Anschlüsse 334 des IC 330 in Verbindung und in Kontakt mit nicht gezeigten entsprechenden Leiterbahnen der Oberfläche 326 der Leiterplatte 324 befinden. Einen Vorteil der in den 13–15 gezeigten Ausführungsformen erhält man außerdem aufgrund der reduzierten Menge von Leiterplatten-Baugruppenteilen, die während des Montagevorgangs gehandhabt werden. Wie bei den anderen hier erörterten Ausführungsformen wird die Montage der verschiedenen Teile einschließlich der Leiterplatte, Rahmen, ICs und Kühlkörper, bevorzugt durch die Verwendung von Kleberzusammensetzungen oder anderen mechanischen Mitteln wie etwa Schrauben, Nieten oder dergleichen erreicht.

Claims (11)

  1. Elektronische Bauelementanordnung, die umfasst: (a) eine Leiterplatte (24, 124, 224, 324) mit darauf angeordneten Leiterbahnen (28); (b) einen an der Leiterplatte (24, 124, 224, 324) befestigten Rahmen (12, 112, 212, 312), der mindestens einen Abschnitt (14, 114, 214, 314) definiert; und (c) mindestens ein elektronisches Bauelement (30, 130, 230, 330) mit leitenden Anschlüssen (34, 134, 234, 334), wobei das mindestens eine elektronische Bauelement (30, 130, 230, 330) derart in dem mindestens einen Abschnitt (14, 114, 214, 314) gehalten wird, dass die leitenden Anschlüsse (34, 134, 234, 334) des mindestens einen elektronischen Bauelements (30, 130, 230, 330) auf die Leiterbahnen (28) der Leiterplatte (24, 124, 224, 324) ausgerichtet sind und mit diesen in Kontakt stehen, wobei kein Lot verwendet wird, um die leitenden Anschlüsse (34, 134, 234, 334) des mindestens einen elektronischen Bauelements (30, 130, 230, 330) in Kontakt mit den Leiterbahnen (28) zu halten; (d) eine Kleberzusammensetzung, die zwischen dem mindestens einen elektronischen Bauelement (30, 130, 230, 330) und dem Rahmen (12, 112, 212, 312) angeordnet ist, um das mindestens eine elektronische Bauelement (30, 130, 230, 330) an dem Rahmen (12, 112, 212, 312) zu befestigen.
  2. Elektronische Bauelementanordnung nach Anspruch 1, die weiterhin einen in Kontakt mit dem mindestens einen elektronischen Bauelement (30, 130, 230, 330) angeordneten Kühlkörper (36, 136, 236, 336) aufweist.
  3. Elektronische Bauelementanordnung nach Anspruch 2, wobei der Kühlkörper (36, 136, 236, 336) auf dem Rahmen (12, 112, 212, 312) angeordnet ist und dazu verwendet wird, das mindestens eine elektronische Bauelement (30, 130, 230, 330) in dem mindestens einen Abschnitt (14, 114, 214, 314) festzuhalten.
  4. Elektronische Bauelementanordnung nach Anspruch 3, wobei der Kühlkörper (136) u-förmig ausgebildet ist.
  5. Elektronische Bauelementanordnung nach Anspruch 1, wobei die leitenden Anschlüsse (34, 134, 234, 334) des mindestens einen elektronischen Bauelements (30, 130, 230, 330) sich vertikal nach außen zu den Leiterbahnen (28) der Leiterplatte (24, 124, 224, 324) erstrecken.
  6. Elektronische Bauelementanordnung nach Anspruch 1, wobei der Rahmen (12, 112, 212, 312) in dem Abschnitt (14, 114, 214, 314) eine Schulter (18) umfasst, wobei das mindestens eine elektronische Bauelement (30, 130, 230, 330) einen Chip (32, 132, 232, 332) enthält, wobei sich die leitenden Anschlüsse (34, 134, 234, 334) von dem Chip (32, 132, 232, 332) nach außen erstrecken, wobei der Chip (32, 132, 232, 332) an der Schulter (18) anliegt, wenn mindestens ein elektronisches Bauelement (30, 130, 230, 330) in einer montierten Position angeordnet ist.
  7. Elektronische Bauelementanordnung nach Anspruch 6, wobei die Schulter (18) gegenüberliegende Schultern (18) umfasst, wobei der Chip (32, 132, 232, 332) an den gegenüberliegenden Schultern (18) anliegt, wenn das mindestens eine elektronische Bauelement (30, 130, 230, 330) in der montierten Position angeordnet ist.
  8. Elektronische Bauelementanordnung nach Anspruch 1, wobei die leitenden Anschlüsse (34, 134, 234, 334) des mindestens einen elektronischen Bauelements (30, 130, 230, 330) so konstruiert sind, dass sie sich von einer ersten länglichen Konfiguration zu einer zweiten komprimierten Konfiguration verformen, wenn eine ausreichende Kraft auf sie einwirkt, so dass die leitenden Anschlüsse (34, 134, 234, 334) in Kontakt mit den Leiterbahnen (28) der Leiterplatte (24, 124, 224, 324) festgehalten werden.
  9. Elektronische Bauelementanordnung nach einem der vorangehenden Ansprüche, die mehrere der elektronischen Bauelemente (130) umfasst, wobei der Rahmen (112) mehrere Abschnitte (114) definiert.
  10. Elektronische Bauelementanordnung nach Anspruch 9, wobei der Rahmen (112) in jedem einzelnen der Abschnitte (114) eine Schulter (118) umfasst, wobei jedes der mehreren elektronischen Bauelemente (130) einen Chip (132) enthält, wobei sich die leitenden Anschlüsse (134) vom Chip (132) aus nach außen erstrecken, wobei der Chip (132) jedes elektronischen Bauelements (130) an der Schulter (118) anliegt, wenn er in einer montierten Position in einem entsprechenden der Abschnitte (114) angeordnet ist.
  11. Elektronische Bauelementanordnung nach Anspruch 10, wobei die Schulter (118) gegenüberliegende Schultern (118) umfasst, wobei der Chip (132) jedes elektronischen Bauelements (130) an jeweiligen der gegenüberliegenden Schultern (118) anliegt, wenn die elektronischen Bauelemente (130) in einer montierten Position in entsprechenden der Abschnitte (114) angeordnet sind.
DE10297047T 2001-07-17 2002-07-08 Lötfreie Leiterplatten-Baugruppe Expired - Fee Related DE10297047B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/907,894 US6580613B2 (en) 2001-07-17 2001-07-17 Solder-free PCB assembly
US09/907,894 2001-07-17
PCT/EP2002/007584 WO2003009378A1 (en) 2001-07-17 2002-07-08 Solder-free pcb assembly

Publications (2)

Publication Number Publication Date
DE10297047T5 DE10297047T5 (de) 2004-09-02
DE10297047B4 true DE10297047B4 (de) 2009-07-23

Family

ID=25424824

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10297047T Expired - Fee Related DE10297047B4 (de) 2001-07-17 2002-07-08 Lötfreie Leiterplatten-Baugruppe

Country Status (7)

Country Link
US (1) US6580613B2 (de)
JP (1) JP2005503005A (de)
KR (1) KR100630013B1 (de)
CN (1) CN100470772C (de)
DE (1) DE10297047B4 (de)
TW (1) TW550985B (de)
WO (1) WO2003009378A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011005890A1 (de) 2011-03-22 2012-09-27 Robert Bosch Gmbh Elektronikgerät mit Schaltungsträger in einem Einschubgehäuse

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7716823B2 (en) * 2004-04-08 2010-05-18 Hewlett-Packard Development Company, L.P. Bonding an interconnect to a circuit device and related devices
DE102004037656B4 (de) * 2004-08-03 2009-06-18 Infineon Technologies Ag Elektronikmodul mit optimierter Montagefähigkeit und Bauteilanordnung mit einem Elektronikmodul
US20090129012A1 (en) * 2007-11-21 2009-05-21 Anton Legen Method and apparatus for heat transfer
CN102340934A (zh) * 2010-07-20 2012-02-01 深圳市堃琦鑫华科技有限公司 一种无金属钎料pcb电子装配工艺
US10631409B2 (en) 2016-08-08 2020-04-21 Baker Hughes, A Ge Company, Llc Electrical assemblies for downhole use

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4243345A1 (en) * 1991-12-20 1993-06-24 Rohm Co Ltd Circuit board integrated circuit module mounting construction - uses thin film surface coating element to bond IC terminals to corresponding circuit board conductor paths
US5233134A (en) * 1991-10-26 1993-08-03 Rohm Co., Ltd. Mounting arrangement for a semiconductor device
WO1998024124A1 (de) * 1996-11-26 1998-06-04 Siemens Aktiengesellschaft Sockel für integrierte schaltung
WO2000035262A2 (en) * 1998-12-04 2000-06-15 Formfactor, Inc. Method for mounting an electronic component

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6230367U (de) * 1985-08-07 1987-02-24
US5155661A (en) * 1991-05-15 1992-10-13 Hewlett-Packard Company Aluminum nitride multi-chip module
US5473510A (en) * 1994-03-25 1995-12-05 Convex Computer Corporation Land grid array package/circuit board assemblies and methods for constructing the same
US5959840A (en) * 1994-05-17 1999-09-28 Tandem Computers Incorporated Apparatus for cooling multiple printed circuit board mounted electrical components
US6325552B1 (en) * 2000-02-14 2001-12-04 Cisco Technology, Inc. Solderless optical transceiver interconnect

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233134A (en) * 1991-10-26 1993-08-03 Rohm Co., Ltd. Mounting arrangement for a semiconductor device
DE4243345A1 (en) * 1991-12-20 1993-06-24 Rohm Co Ltd Circuit board integrated circuit module mounting construction - uses thin film surface coating element to bond IC terminals to corresponding circuit board conductor paths
WO1998024124A1 (de) * 1996-11-26 1998-06-04 Siemens Aktiengesellschaft Sockel für integrierte schaltung
WO2000035262A2 (en) * 1998-12-04 2000-06-15 Formfactor, Inc. Method for mounting an electronic component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011005890A1 (de) 2011-03-22 2012-09-27 Robert Bosch Gmbh Elektronikgerät mit Schaltungsträger in einem Einschubgehäuse
WO2012126748A1 (de) 2011-03-22 2012-09-27 Robert Bosch Gmbh Elektronikgerät mit schaltungsträger in einem einschubgehäuse

Also Published As

Publication number Publication date
KR20040017319A (ko) 2004-02-26
US6580613B2 (en) 2003-06-17
DE10297047T5 (de) 2004-09-02
WO2003009378A1 (en) 2003-01-30
US20030016503A1 (en) 2003-01-23
TW550985B (en) 2003-09-01
CN1533605A (zh) 2004-09-29
JP2005503005A (ja) 2005-01-27
CN100470772C (zh) 2009-03-18
KR100630013B1 (ko) 2006-09-27

Similar Documents

Publication Publication Date Title
DE69503260T2 (de) Verbindungsanordnung einer elektrischen Schaltung
DE102009055882B4 (de) Leistungshalbleitervorrichtung
DE19928075B4 (de) Speichermodul mit Wärmeableiter
DE102008033465B4 (de) Leistungshalbleitermodulsystem und leistungshalbleitermodul mit einem gehause sowie verfahren zur herstellung einer leis- tungshalbleiteranordnung
DE4133769C2 (de) Montagesystem zur Ankopplung von Testplatten für die Aufnahme zu testender elektronischer Bauelemente an ein Halbleitertestsystem
DE69926241T2 (de) Leiterplatten-verbindungsvorrichtung und herstellungsverfahren
EP1450404B1 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE102005024900A1 (de) Halbleiterbauelement
WO1998000868A1 (de) Verfahren zur ausbildung einer räumlichen chipanordnung und räumliche chipanordnung
DE69737320T2 (de) Halbleitervorrichtung
DE112011105754B4 (de) Halbleitermodul
DE112006001732T5 (de) Bleifreies Halbleitergehäuse
DE102005013325A1 (de) Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, entsprechendes Schaltungsmodul und entsprechendes Anwendungsverfahren
DE10297047B4 (de) Lötfreie Leiterplatten-Baugruppe
DE602004012215T2 (de) Elektronikmodul mit abtrennbarer Schaltung und Verfahren zur Herstellung
DE102015221062B4 (de) Halbleiterschaltungsanordnung mit gepresstem gel und montageverfahren
DE19954041A1 (de) Meßfassung
DE10029025A1 (de) IC-Sockel
DE3545560A1 (de) Elektrischer druckpassungssockel fuer eine direkte verbindung mit einem halbleiterchip
DE102017211336A1 (de) Leistungsmodul mit oberflächenmontierten elektrischen Kontaktierungselementen
DE102016101757A1 (de) Schaltungsmodul mit oberflächenmontierbaren unterlagsblöcken zum anschliessen einer leiterplatte
DE10128378A1 (de) Halterung für Hochfrequenzgerätebaugruppen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 10297047

Country of ref document: DE

Date of ref document: 20040902

Kind code of ref document: P

8181 Inventor (new situation)

Inventor name: FRANKOWSKY, GERD, DR., 85635 HOEHENKIRCHEN-SIEGERTS

8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: IBM INTERNATIONAL BUSINESS MACHINES CORPORATIO, US

8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee