DE102017211336A1 - Leistungsmodul mit oberflächenmontierten elektrischen Kontaktierungselementen - Google Patents

Leistungsmodul mit oberflächenmontierten elektrischen Kontaktierungselementen Download PDF

Info

Publication number
DE102017211336A1
DE102017211336A1 DE102017211336.7A DE102017211336A DE102017211336A1 DE 102017211336 A1 DE102017211336 A1 DE 102017211336A1 DE 102017211336 A DE102017211336 A DE 102017211336A DE 102017211336 A1 DE102017211336 A1 DE 102017211336A1
Authority
DE
Germany
Prior art keywords
electrical contacting
power module
mounted electrical
contacting elements
carrier element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017211336.7A
Other languages
English (en)
Other versions
DE102017211336B4 (de
Inventor
Ewgenij Ochs
Pascal WERNER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102017211336.7A priority Critical patent/DE102017211336B4/de
Priority to PCT/EP2018/064996 priority patent/WO2019007625A1/de
Publication of DE102017211336A1 publication Critical patent/DE102017211336A1/de
Application granted granted Critical
Publication of DE102017211336B4 publication Critical patent/DE102017211336B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Leistungsmodul mit einem oberseitig und/oder unterseitig elektrisch zu kontaktierenden Halbleiterträgerelement (17).
Die Erfindung zeichnet sich dadurch aus, dass über mindestens ein oberflächenmontiertes elektrisches Kontaktierungselement (14, 15, 16) das Halbleiterträgerelement (17) mit einer Leiterplatte (21) in einem automatisierten Prozess, insbesondere einem Pick&Place-Prozess elektrisch kontaktiert ist.

Description

  • Die Erfindung betrifft ein Leistungsmodul mit einem oberseitig und/oder unterseitig elektrisch zu kontaktierenden Halbleiterträgerelement.
  • Das Interesse gilt vorwiegend insbesondere Leistungsmodulen, die im Bereich der Leistungselektronik eingesetzt werden. Der Bereich der Leistungselektronik beschäftigt sich üblicherweise mit der Umformung elektrischer Energie mit schaltenden Halbleiterbauelementen. Diese Halbleiterbauelemente, die auch als leistungselektronische Bauelemente bezeichnet werden, können beispielsweise als Leistungsdioden, Leistungs-MOSFETs oder IGBTs ausgebildet sein. Dabei können ein oder mehrere Halbleiterbauelemente, welche auch als Chips bezeichnet werden, auf einem Substrat angeordnet sein und somit ein sogenanntes Leistungsmodul bilden. Das Substrat, auf dem das oder die Halbleiterbauelemente mittels einer Aufbau- und Verbindungstechnik mechanisch befestigt sind, kann auch zur elektrischen Verbindung der Halbleiterbauelemente dienen. Solche Substrate können beispielsweise ein Trägerelement aus einer Keramik umfassen, welches zur elektrischen Kontaktierung und mechanischen Befestigung der Halbleiterbauelemente mit Leiterbahnen und elektrischen Kontaktelementen, die beispielsweise aus Kupfer gebildet sind, beschichtet ist.
  • Insbesondere bei der elektrischen Kontaktierung der Halbleiterbauelemente auf der Oberseite ist es erforderlich, eine zuverlässige elektrische Verbindung und damit einen Stromfluss zu den Anschlüssen beziehungsweise Kontaktelementen herzustellen. Die Eigenschaften der elektrischen Verbindungen zwischen der Oberseite des Halbleiterbauelements beziehungsweise des Chips und einem Kontaktelement des Substrats begrenzen häufig die Haltbarkeit des Leistungsmoduls. Aus dem Stand der Technik ist es beispielsweise bekannt, für diese elektrischen Verbindungen entsprechende Aluminium-Dickdrähte zu verwenden, welche auf dem Halbleiterbauelement und dem Kontaktelement fixiert werden. Neuere Technologien sehen beispielsweise das Kupfer-Dickdraht-Bonden oder das sogenannte „Bändchenbonden“ vor. Andere Lösungen bestehen aus gesinterten, metallisierten Kunststofffolien. Weiterhin sind gelötete Stromschienen aus dickem Kupfer bekannt. Außerdem ist die sogenannte SIPLIT-Technologie (Siemens Planar Interconnect Technology) bekannt.
  • Bisher wurde die Kontaktierung des DCB-Substrats mit der Leiterplatte durch lötbare Pins, Press-Pins, Rundfedern oder gebogene Metallfedern gelöst. Dabei werden die Löt-Pins bzw. Einpress-Pins zunächst im Modul-Gehäuse mechanisch fixiert bzw. im Gehäuse mit Aluminium-Bonddrähten verbunden. Die Löt-Pins werden danach in einem Wellenlötprozess in die Leiterplatte gelötet. Die Press-Pins werden bei der Endmontage des entsprechenden Geräts mittels einer Hydraulikpresse eingepresst. Diese Pins können einseitig in die Leiterplatte gelötet werden, wobei die andere Seite mit einem Bonddraht verbunden wird. Im Gegensatz dazu werden die Rundfeder bzw. die gebogene Metallfeder in ein Modul-Gehäuse eingelegt. Die eine abgerundete Seite der beiden Federn drückt durch die Vorspannkraft gegen die Leiterplatte, während die andere unter Spannung das DCB-Substrat kontaktiert.
  • Der Nachteil dieser Lösungen besteht darin, dass diese elektrischen Verbindungsmittel gehäusespezifische Positionierungsmittel benötigen.
  • Demgemäß besteht die Aufgabe der vorliegenden Erfindung darin, ein Leistungsmodul zu schaffen, welches auf einfache Art und Weise eine elektrische Kontaktierung des Halbleiterbauelements ermöglicht.
  • Diese Aufgabe wird erfindungsgemäß durch ein Leistungsmodul mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Aus- und Weiterbildungen, welche einzeln oder in Kombination miteinander eingesetzt werden können, sind der Gegenstand der abhängigen Ansprüche.
  • Erfindungsgemäß wird diese Aufgabe durch ein Leistungsmodul mit einem oberseitig und unterseitig elektrisch zu kontaktierenden Halbleiterträgerelement gelöst. Die Erfindung zeichnet sich dadurch aus, dass über mindestens ein oberflächenmontiertes Bauelement (SMD) das Halbleiterträgerelement mit einer Leiterplatte in einem automatisierten Prozess, insbesondere einem Pick&Place-Prozess elektrisch kontaktiert ist.
  • DCBs werden heute mittels eines Pick&Place-Prozesses mit Halbleitern bestückt. Der Kern der Erfindung besteht darin, dass die Halbleiterträgerelemente sowohl mit den Halbleitern als auch mit den mechanisch-flexiblen SMD-Verbindungen über den gleichen Pick&Place-Prozess, d.h. im selben Herstellungsschritt, bestückt werden. Zudem wird auch derselbe Vakuumlötprozess für diese Bestückung erfindungsgemäß genutzt. Eine umfangreiche Anpassung der Fertigungsanlage an diesen Herstellungsprozess wird hierfür nicht benötigt, da die SMD-Verbindungselemente lediglich als zusätzliches Tray in den Ablauf eingeführt werden müssen. Aufgrund dieses Eingriffs in den Herstellungsablauf liegt das Erzeugnis jetzt als zumindest teilweise funktionsfähige Einheit vor und kann so auf mögliche Fehler getestet werden, so dass die fertige Einheit zwischengelagert werden kann. Zur Weiterverarbeitung werden die Erzeugnisse wieder automatisiert in einem Pick&Place-Prozess auf der Baugruppe platziert und zusammen mit anderen Bauelementen mit der Leiterplatte verlötet.
  • Der große Vorteil dieser mechanisch-flexiblen SMD-Verbindung benötigt keine kostenintensiven gehäusespezifische Montagehalterungen wie beispielsweise bei den IGBT-Modulen, da diese erfindungsgemäße Verbindung ein in sich stabiles SMD-Bauteil ist. Dadurch entfallen Investitionen für zusätzliche Werkzeuge, da diese erfindungsgemäße Variante rahmenlos gefertigt werden kann. Daraus ergibt sich die Konsequenz, dass bereits geringe Stückzahlen wirtschaftlich sinnvoll sein können. Diese erfindungsgemäße SMD-Verbindung dämpft durch ihre Federkontur sämtliche mechanische Vibrationen der Leiterplatte und entlastet somit die anfälligen Lötstellen des Geräts im Betrieb. Außerdem ermöglicht die mechanisch-flexible SMD-Verbindung höhere elektrische Ströme, da die elektrische Verbindung über eine relativ große Lotfläche realisiert wird. Zusätzlich werden aber auch kleinere Ströme bei kleinen Spannungen zuverlässig angebunden, da eine Oxidation wie beispielsweise bei MiniSkiip ausgeschlossen ist.
  • Des Weiteren ermöglicht die SMD-Verbindung durch ihre sehr niedrige Bauhöhe, verglichen mit herkömmlichen Federelementen, ein insgesamt kompakteres Leistungsmodul. Aufgrund der stabilen Anbindung ist ein minimaler Federweg ausreichend, um mechanische Schwingungen der Leiterplatte relativ zum DCB-Substrat auszugleichen. Die heute bekannten Lösungen wie z.B. MiniSkip benötigen für diesen Toleranzausgleich einen längeren Federweg. Durch diese kürzeren Federn werden parasitäre Elemente wie Induktivität und Widerstand minimiert. Aufgrund der SMD-Verbindung können die aufgebauten Einheiten im Kurzschlussfall ein robusteres Verhalten gegenüber den heutigen Modulen zeigen. Die DCB kann über die relativ massive Verbindung auch über die Leiterplatte gekühlt werden. Durch eine geeignete Formgebung kann die Destabilisierung von Bondverbindungen durch auftretende Schwingungen verhindert werden.
  • Ein weiterer Vorteil dieser erfindungsgemäßen Lösung besteht darin, dass die vorhandenen Baugruppen nur geringfügig angepasst werden müssen. Die Anpassung erfolgt lediglich in der Fläche, in welcher die heutigen Module aufliegen. Die SMD-Verbindungen können über der kompletten, zu bestückenden Baufläche des Leistungsmoduls beliebig verteilt werden. Bei heutigen Alternativen wie z.B. einem Econo Pack bestehen Einschränkungen, da die Anschlüsse nur am Rand ausgeführt werden können.
  • Zudem ermöglicht die SMD-Verbindung aufgrund ihrer Form ein sehr stabiles Reflow-Löten, so dass die Verarbeitung sehr einfach erscheint. Die mechanisch-flexible SMD-Verbindung fügt sich erfindungsgemäß leicht in bestehende, automatisierte Serien-SMD-Prozesse ein, ohne dabei neue Prozessschleifen zu erzeugen. Eine Handmontage ist nicht erforderlich, d.h., alle Bauteile können automatisiert bestückt werden. Die SMD-Verbindung wird im selben Reflow-Lötprozessschritt wie die Halbleiter-Chips auf das DCB-Substrat gelötet. In der Abfolge der weiteren Prozessschritte besteht die Möglichkeit, dass die hergestellten Einheiten gelagert werden oder alternativ weiter verarbeitet werden. Diese so gefertigte Zwischeneinheit kann nun ebenfalls über einen Pick&Place-Prozess auf einer Baugruppe platziert werden.
  • Eine Fortführung des erfindungsgemäßen Konzepts kann vorsehen, dass über mindestens ein oberflächenmontiertes elektrisches Kontaktierungselemente (SMD-Verbindung)das Halbleiterträgerelement mit einer Leiterplatte in einem automatisierten Pick&Place-Prozess elektrisch kontaktiert ist.
  • Eine spezielle Ausgestaltung dieses erfindungsgemäßen Konzepts kann darin bestehen, dass die oberflächenmontierten elektrischen Kontaktierungselementen mechanisch-flexibel, vorzugsweise in Form einer Feder ausgebildet sind.
  • Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Konzepts kann darin bestehen, dass die oberflächenmontierten elektrischen Kontaktierungselemente in unterschiedlichen Bauformen ausgebildet sind.
  • Eine Fortführung des erfindungsgemäßen Konzepts kann vorsehen, die oberflächenmontierten elektrischen Kontaktierungselemente insbesondere U-, S- oder W-förmig oder auch in anderen Formgebungen ausgebildet sind.
  • Eine spezielle Ausgestaltung dieses erfindungsgemäßen Konzepts kann darin bestehen, dass sowohl die Bestückung mit oberflächenmontierten elektrischen Kontaktierungselementen als auch die Integration eines Halbleiterchips auf einem Halbleiterträgerelement im gleichen Pick&Place-Prozess umsetzbar ist.
  • Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Konzepts kann darin bestehen, dass sowohl die Fixierung der oberflächenmontierten elektrischen Kontaktierungselemente als auch die eines Halbleiterchips auf einem Halbleiterträgerelement im gleichen Vakuumlötprozess umsetzbar ist.
  • Eine Fortführung des erfindungsgemäßen Konzepts kann vorsehen, dass die elektrische Kontaktierung zwischen Halbleiterträger und Leiterplatte über die oberflächenmontierten elektrischen Kontaktierungselemente in einer direkten Kontaktierung, ohne zusätzliche Montagehalterungen für die Kontaktierungselemente, ausgebildet ist.
  • Eine spezielle Ausgestaltung dieses erfindungsgemäßen Konzepts kann darin bestehen, dass die oberflächenmontierten elektrischen Kontaktierungselemente sowohl für kleine als auch für große elektrische Ströme ausgebildet sind.
  • Das erfindungsgemäße Leistungsmodul weist eine Grundplatte auf, welche unterseitig auf einem Kühlkörper mit einer oberseitig aufgetragenen Wärmeleitpaste positioniert ist, vorzugsweise durch ein Befestigungsmittel wie beispielsweise eine Schraube. Oberseitig ist auf der Grundplatte eine Lotschicht aufgetragen, auf welcher ein Halbleiterträger in Form eines DCB-Substrats angeordnet ist. Der Halbleiterträger ist vorzugsweise in drei Schichten ausgebildet mit einem mittig angeordneten isolierten Metallsubstrat, welches oberseitig und unterseitig mit Kupfer beschichtet ist. Auf dem Halbleiterträger in Form des DCB-Substrats werden Halbleiterchips, vorzugsweise Silizium-Chips über Bonddrähte mit der Kupferschicht des DCB-Substrats verbunden. Über Anschlusselemente wird eine elektrische Kontaktierung einer vorzugsweise übergeordneten Leiterplatte (PCB) umgesetzt. Erfindungsgemäß ist dieses Anschlusselement aus einem elektrisch leitfähigen Material gefertigt und kann in unterschiedlichen Ausführungsformen verwendet werden. Dieses Anschlusselement ist ein oberflächenmontiertes elektrisches Kontaktierungselement und wird auch als SMD (surface mount device)-Verbindung bezeichnet und kann mechanisch-flexibel beispielsweise U-, S- und W-förmig ausgebildet sein.
  • Weitere Ausführungen und Vorteile der Erfindung werden nachfolgend anhand eines Ausführungsbeispiels sowie anhand der Zeichnung erläutert.
  • Dabei zeigen:
    • 1 in einer schematischen Darstellung ein aus dem Stand der Technik bekanntes Leistungsmodul;
    • 2 in einer perspektivischen Darstellung ein erstes Ausführungsbeispiel eines oberflächenmontierten elektrischen Kontaktierungselements (SMD) für die elektrische Kontaktierung;
    • 3 in einer perspektivischen Darstellung ein zweites Ausführungsbeispiel eines oberflächenmontierten elektrischen Kontaktierungselements (SMD) für die elektrische Kontaktierung;
    • 4 in einer perspektivischen Darstellung ein drittes Ausführungsbeispiel eines oberflächenmontierten elektrischen Kontaktierungselements (SMD) für die elektrische Kontaktierung;
    • 5 in einer perspektivischen Darstellung ein Halbleiterträgerelement mit erfindungsgemäßen oberflächenmontierten elektrischen Kontaktierungselementen;
    • 6 in einer Draufsicht die erweiterte Darstellung nach 5 als Flachbaugruppe.
  • 1 zeigt einen Aufbau eines aus dem Stand der Technik bekannten Leistungsmoduls. Das erfindungsgemäße Leistungsmodul weist eine Grundplatte 1 auf, welche unterseitig auf einem Kühlkörper 2 mit einer oberseitig aufgetragenen Wärmeleitpaste 3 positioniert ist, vorzugsweise durch ein Befestigungsmittel 4 wie beispielsweise eine Schraube. Oberseitig ist auf der Grundplatte 1 eine Lotschicht 5 aufgetragen, auf welcher ein Halbleiterträgerelement 6 in Form eines DCB-Substrats mit einem mittig positionierten isolierten Keramiksubstrat 7, welches oberseitig und unterseitig mit einer Kupferoberfläche 8, 9 beschichtet ist, angeordnet ist. Auf dem Halbleiterträgerelement 6 werden Halbleiterchips 10, vorzugsweise Silizium-Chips über Bonddrähte 11 mit der Kupferoberfläche 8 des Halbleiterträgerelements verbunden. Über Anschlusselemente 12 wird eine elektrische Kontaktierung einer vorzugsweise übergeordneten Leiterplatte 13 (PCB) umgesetzt.
  • In 2 ist ein erstes Ausführungsbeispiel eines oberflächenmontierten elektrischen Kontaktierungselements 14 für die elektrische Kontaktierung zwischen einer Leiterplatte und einem Halbleiterträgerelement in Form eines DCB-Substrats dargestellt. Dieses erfindungsgemäße Kontaktierungselement 14 ersetzt das Anschlusselement aus 1. Erfindungsgemäß ist dieses Anschlusselement aus einem elektrisch leitfähigen Material gefertigt und kann in unterschiedlichen Ausführungsformen verwendet werden. 2 zeigt die U-Form des oberflächenmontierten elektrischen Kontaktierungselements 14, welches zudem mechanisch-flexibel ausgeführt ist.
  • 3 zeigt ein zweites Ausführungsbeispiel eines oberflächenmontierten elektrischen Kontaktierungselements (SMD) 15 für die elektrische Kontaktierung zwischen Leiterplatte und Halbleiterträgerelement in S-Form.
  • In 4 ist ein drittes Ausführungsbeispiel eines oberflächenmontierten elektrischen Kontaktierungselements (SMD) 16 für die elektrische Kontaktierung zwischen Leiterplatte und Halbleiterträgerelement in W-Form.
  • 5 zeigt ein Halbleiterträgerelement 17 mit beliebig verteilt angeordneten einfindungsgemäßen oberflächenmontierten elektrischen Kontaktierungselementen (SMD) 14, 15, 16. Das Halbleiterträgerelement 17 ist vorzugsweise in drei Schichten ausgebildet, mit einem mittig angeordneten isolierten Keramiksubstrat 18, welches oberseitig und unterseitig mit einer Kupferoberfläche 19, 20 beschichtet ist. Auf den Kupferoberflächen 19, 20 können sowohl oberseitig als auch unterseitig elektronische Bauelemente als auch oberflächenmontierte elektrische Kontaktierungselemente (SMD) 14, 15, 16 angeordnet sein.
  • In 6 ist die erweiterte Darstellung nach 5 als Flachbaugruppe dargestellt, d.h., über dem mit Bauelementen und oberflächenmontierten elektrischen Kontaktierungselementen 14 bestückten Halbleiterträgerelement 17 ist eine Leiterplatte 21 angeordnet, welche über die oberflächenmontierten elektrischen Kontaktierungselementen 14 mit dem Halbleiterträgerelement 17 elektrisch verbunden ist.
  • Das erfindungsgemäße Leistungsmodul zeichnet sich dadurch aus, dass es sich um eine kostengünstige Lösung handelt, da das Kunststoffgehäuse entfällt und zusätzliche Investionen für weitere Werkzeuge eingespart werden können. Durch die erfindungsgemäße Lösung werden auch kleinere Stückzahlen wirtschaftlich sinnvoll. Die erfindungsgemäße SMD-Verbindung ermöglicht durch die Flexibilität der Bauteile eine kompaktere Bauform, welche in Verbindung mit der sich daraus ergebenden Variabilität dem Kunden Vorteile bringen kann. Es können zudem neue Wechselrichtertopologien in neuen Produkten verwendet werden wie beispielsweise 3 Level IGBT Module. Schließlich ermöglicht die erfindungsgemäße SMD-Verbindung genauere Messungen, einen längeren Lebenszyklus, eine durch die stabilen Lötverbindungen deutlich verbesserte Zuverlässigkeit sowie eine automatisierte und stark vereinfachte Fertigung der Verbindung zwischen DCB-Substrat und Leiterplatte.
  • Bezugszeichenliste
    • 1
    Grundplatte
    2
    Kühlkörper
    3
    Wärmeleitpaste
    4
    Befestigungsmittel
    5
    Lotschicht
    6
    Halbleiterträgerelement
    7
    Isoliertes Keramiksubstrat
    8
    Kupferoberfläche
    9
    Kupferoberfläche
    10
    Halbleiterchips
    11
    Bonddraht
    12
    Anschlusselemente
    13
    Leiterplatte
    14
    oberflächenmontiertes elektrisches Kontaktierungselement U-Form (SMD)
    15
    oberflächenmontiertes elektrisches Kontaktierungselement S-Form (SMD)
    16
    oberflächenmontiertes elektrisches Kontaktierungselement W-Form (SMD)
    17
    Halbleiterträgerelement
    18
    Isoliertes Keramiksubstrat
    19
    Kupferoberfläche
    20
    Kupferoberfläche
    21
    Leiterplatte

Claims (8)

  1. Leistungsmodul mit einem oberseitig und/oder unterseitig elektrisch zu kontaktierenden Halbleiterträgerelement (17), dadurch gekennzeichnet, dass über mindestens ein oberflächenmontiertes elektrisches Kontaktierungselement das Halbleiterträgerelement (17) mit einer Leiterplatte (21) in einem automatisierten Prozess, insbesondere einem Pick&Place-Prozess elektrisch kontaktiert ist.
  2. Leistungsmodul nach Anspruch 1, dadurch gekennzeichnet, dass die oberflächenmontierten elektrischen Kontaktierungselemente (14, 15, 16) mechanisch-flexibel ausgebildet sind.
  3. Leistungsmodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die oberflächenmontierten elektrischen Kontaktierungselemente (14, 15, 16) in unterschiedlichen Bauformen ausgebildet sind.
  4. Leistungsmodul nach Anspruch 3, dadurch gekennzeichnet, dass die oberflächenmontierten elektrischen Kontaktierungselemente insbesondere U-(14), S-(15) oder W-(16)-förmig oder auch in anderen Formgebungen ausgebildet sind.
  5. Leistungsmodul nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass sowohl die Bestückung mit oberflächenmontierten elektrischen Kontaktierungselementen (14, 15, 16) als auch die Integration eines Halbleiterchips auf einem Halbleiterträgerelement (17) im gleichen Prozess, inbesondere einem Pick&Place-Prozess umsetzbar ist.
  6. Leistungsmodul nach Anspruch 5, dadurch gekennzeichnet, dass sowohl die Fixierung der oberflächenmontierten elektrischen Kontaktierungselemente (14, 15, 16) als auch die eines Halbleiterchips auf einem Halbleiterträgerelement (17) im gleichen Vakuumlötprozess umsetzbar ist.
  7. Leistungsmodul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die elektrische Kontaktierung zwischen Halbleiterträgerelement (17) und Leiterplatte (21) über die oberflächenmontierten elektrischen Kontaktierungselemente (14, 15, 16) in einer direkten Kontaktierung, ohne zusätzliche Montagehalterungen für die Kontaktierungselemente (14, 15, 16), ausgebildet ist.
  8. Leistungsmodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die oberflächenmontierten elektrischen Kontaktierungselemente (14, 15, 16) sowohl für kleine als auch für große elektrische Ströme ausgebildet sind.
DE102017211336.7A 2017-07-04 2017-07-04 Leistungsmodul mit oberflächenmontierten elektrischen Kontaktierungselementen Active DE102017211336B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102017211336.7A DE102017211336B4 (de) 2017-07-04 2017-07-04 Leistungsmodul mit oberflächenmontierten elektrischen Kontaktierungselementen
PCT/EP2018/064996 WO2019007625A1 (de) 2017-07-04 2018-06-07 Leistungsmodul mit einem oberseitig und/oder unterseitig elektrisch zu kontaktierenden halbleiterträgerelement und mindestens einem oberflächenmontierten elektrischen kontaktierungselement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017211336.7A DE102017211336B4 (de) 2017-07-04 2017-07-04 Leistungsmodul mit oberflächenmontierten elektrischen Kontaktierungselementen

Publications (2)

Publication Number Publication Date
DE102017211336A1 true DE102017211336A1 (de) 2019-01-10
DE102017211336B4 DE102017211336B4 (de) 2021-03-25

Family

ID=62748912

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017211336.7A Active DE102017211336B4 (de) 2017-07-04 2017-07-04 Leistungsmodul mit oberflächenmontierten elektrischen Kontaktierungselementen

Country Status (2)

Country Link
DE (1) DE102017211336B4 (de)
WO (1) WO2019007625A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020114569A1 (de) 2020-05-29 2021-12-02 Bayerische Motoren Werke Aktiengesellschaft Kontaktierungsvorrichtung zum Modifizieren eines elektrischen oder elektronischen Bauelements, Bauteil mit einer solchen Kontaktierungsvorrichtung und Verfahren zum Herstellen einer elektrischen und/oder elektronischen Baugruppe
DE102021104793A1 (de) 2021-03-01 2022-09-01 Infineon Technologies Ag Externes kontaktelement für ein leistungshalbleitermodul und leistungshalbleitermodul

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10342047A1 (de) * 2003-04-17 2004-11-04 Robert Bosch Gmbh Elektrisches Verbindungselement
US20050221636A1 (en) * 2004-04-02 2005-10-06 Delta Electronics, Inc. Surface mount connector and circuit board assembly with same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993278B2 (ja) * 1992-06-26 1999-12-20 富士電機株式会社 半導体装置
JP3881502B2 (ja) * 2000-01-28 2007-02-14 株式会社東芝 電力用半導体モジュール
DE102006032436A1 (de) * 2006-07-13 2008-01-17 Siemens Ag Vorrichtung zur Anordnung an einer Leiterplatte
US7701054B2 (en) * 2007-02-12 2010-04-20 Infineon Technologies Ag Power semiconductor module and method for its manufacture
DE102008005547B4 (de) * 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
US8563364B2 (en) * 2011-09-29 2013-10-22 Infineon Technologies Ag Method for producing a power semiconductor arrangement
JP5975856B2 (ja) * 2012-11-27 2016-08-23 三菱電機株式会社 電力用半導体装置
JPWO2015020176A1 (ja) * 2013-08-09 2017-03-02 日本発條株式会社 通電ユニット
DE102015112452B4 (de) * 2015-07-30 2020-10-15 Danfoss Silicon Power Gmbh Leistungshalbleiterbaugruppe und Verfahren zu ihrer Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10342047A1 (de) * 2003-04-17 2004-11-04 Robert Bosch Gmbh Elektrisches Verbindungselement
US20050221636A1 (en) * 2004-04-02 2005-10-06 Delta Electronics, Inc. Surface mount connector and circuit board assembly with same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020114569A1 (de) 2020-05-29 2021-12-02 Bayerische Motoren Werke Aktiengesellschaft Kontaktierungsvorrichtung zum Modifizieren eines elektrischen oder elektronischen Bauelements, Bauteil mit einer solchen Kontaktierungsvorrichtung und Verfahren zum Herstellen einer elektrischen und/oder elektronischen Baugruppe
DE102021104793A1 (de) 2021-03-01 2022-09-01 Infineon Technologies Ag Externes kontaktelement für ein leistungshalbleitermodul und leistungshalbleitermodul
US11810889B2 (en) 2021-03-01 2023-11-07 Infineon Technologies Ag External contact element for a power semiconductor module and power semiconductor module
DE102021104793B4 (de) 2021-03-01 2024-01-25 Infineon Technologies Ag Leistungshalbleitermodul mit externem kontaktelement

Also Published As

Publication number Publication date
DE102017211336B4 (de) 2021-03-25
WO2019007625A1 (de) 2019-01-10

Similar Documents

Publication Publication Date Title
EP1713124B1 (de) Leistungshalbleitermodul mit Verbindungsbahnen und mit Anschlusselementen, die mit den Verbindungsbahnen verbunden sind
DE10306643B4 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
EP0931346B1 (de) Mikroelektronisches bauteil in sandwich-bauweise
EP1255299B1 (de) Leistungshalbleitermodul in Druckkontaktierung
DE102004018469B3 (de) Leistungshalbleiterschaltung
DE19700963C2 (de) Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung
DE19924993C2 (de) Intelligentes Leistungsmodul in Sandwich-Bauweise
EP1192841A1 (de) Intelligentes leistungsmodul
DE102009027416B4 (de) Halbleitermodul mit steckbarem Anschluss und Verfahren zur Herstellung eines Halbleitermoduls mit steckbarem Anschluss
EP1265282B1 (de) Schaltungsanordnung
WO2005106954A2 (de) Leistungshalbleiterschaltung und verfahren zum herstellen einer leistungshalbleiterschaltung
DE102014010373A1 (de) Elektronisches Modul für ein Kraftfahrzeug
DE102017211336B4 (de) Leistungsmodul mit oberflächenmontierten elektrischen Kontaktierungselementen
DE102005030247A1 (de) Leistungshalbleitermodul mit Verbindungselementen hoher Stromtragfähigkeit
DE102016105783B4 (de) Leistungshalbleitereinrichtung
WO2007045112A1 (de) Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr
EP2006910B1 (de) Leistungselektronikmodul
DE102008026347B4 (de) Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper
DE19924994A1 (de) Intelligentes Leistungsmodul
DE102016101757A1 (de) Schaltungsmodul mit oberflächenmontierbaren unterlagsblöcken zum anschliessen einer leiterplatte
EP2193544B1 (de) Vorrichtung zum kühlen von elektronischen bauteilen
DE10121969C1 (de) Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung
DE10223360B4 (de) Elektronische Schaltung mit SMD-Bauelementen
WO2005008765A2 (de) Leistungshalbleitermodul mit vom substrat gelösten leiterbahnenden als externe anschlüsse
WO2003071601A2 (de) Schaltungsmodul und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R163 Identified publications notified
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final