DE102005013325A1

DE102005013325A1 - Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, entsprechendes Schaltungsmodul und entsprechendes Anwendungsverfahren

Info

Publication number: DE102005013325A1
Application number: DE102005013325A
Authority: DE
Inventors: Stephan Dobritz; Torsten Meyer
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2005-03-22
Filing date: 2005-03-22
Publication date: 2006-10-05

Abstract

Die vorliegende Erfindung schafft ein Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul mit den Schritten: Bereitstellen eines Modulträgers (1, 1', 1'', 1''', 1'''') mit einem Chipmontagebereich (1a, 1a', 1a'', 1a''', 1a'''') und einem Anschlussbereich (1b, 1b', 1b'', 1b''', 1b''''), wobei der Chipmontagebereich (1a, 1a', 1a'', 1a''', 1a'''') eine Klemmeinrichtung (10a-i; 20; 20''; 20''', 3'''; 20''', 15'''; 20''', 16'''; 20'''', 3'''') zum Einklemmen einer Mehrzahl von Halbleiterchips (2a-h, 2', 2a''-h'', 2''', 2a''', 2b''', 2a'''', 2b'''') und eine Anschlusseinrichtung (3a-h; 3'; 3a''-h''; 3'''; 15'''; 16''', 16'''') zum elektrischen Anschließen der Halbleiterchipps (2a-h, 2', 2a''-h'', 2''', 2a''', 2b''', 2a'''', 2b'''') aufweist; und Einklemmen und elektrisches Anschließen der Mehrzahl von Halbleiterchips (2a-h, 2', 2a''-h'', 2''', 2a''', 2b''', 2a'''', 2b''''). Die Erfindung schafft ebenfalls ein entsprechendes Schaltungsmodul und ein entsprechendes Anwendungsverfahren.

Description

Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, entsprechendes Schaltungsmodul und entsprechendes Anwendungsverfahren Die vorliegende Erfindung betrifft ein Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, ein entsprechendes Schaltungsmodul und ein entsprechendes Anwendungsverfahren.
Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf Chips mit integrierten Speicherschaltungen, z.B. DRAMs, in Silizium-Technologie erläutert.
Für das Erreichen einer immer höheren Packungsdichte auf Speichermodulen und innerhalb der Abmessungen herkömmlicher Memory-Packages sind hinsichtlich Ausbeute und Zuverlässigkeit eine sehr hohe Qualität der Einzelkomponenten zwingend. Dies wird im konventionellen DRAM-Backend-Flow durch das Einzelkomponenten-Packaging, -Testen und -Burn-in erreicht. Spätestens beim Verlassen der bisherigen Standard-Packages, z.B. Mikro Ball Grid Arrays und gestapelte Anordnungen, sind derartige übliche Burn-in- und Anwendungsverfahren entweder unproportional teuer oder nicht nach dem Stand der Technik realisierbar. Auswege in dieser Hinsicht werden durch die so genannte Known-Good-Die-Technologie angeboten, aber auch hier ist nach dem Stand der Technik ein unverhältnismäßig hoher Aufwand notwendig.
Des Weiteren werden bei allen DRAM-Technologien durch konventionelle Modulmontageprozesse mittels Löten thermisch induzierte Fehler generiert (z.B. Haltezeitverschlechterung). Dies zieht einen nicht vernachlässigbaren Ausbeuteverlust im Stadium der höchsten Wertschöpfung nach sich und zwingt zum Rework bei degenerierten DRAM-Chips. Auch das ist wiederum ein Lötprozess mit den genannten Nachteilen des thermischen Stresses.

6a zeigt ein Flussdiagram zum Erläutern eines bekannten Verfahrens zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul und zum Anwenden des Schaltungsmoduls.

Der Ablauf, des Backend-Prozesses verläuft in Richtung des Pfeils BF. In Schritt S10 wird ein Waferprozess durchgeführt, bei dem integrierte Speicherschaltungen auf einem Wafer hergestellt werden. Anschließend erfolgt ein Funktionstest auf Waferebene in Schritt S20. In Schritt S30 wird dann, sofern möglich, eine Laserreparatur von defekten Schaltungen, z.B. durch Aufschmelzen von so genannten Fuses, durchgeführt.

Im Schritt S40 erfolgt ein Sägen und anschließend ein Rückschleifen in Schritt S50. In den Schritten S60, S70 erfolgen ein Diebonden bzw. Drahtbonden einer Mehrzahl von Speicherchips auf ein gemeinsames Substrat. Das Substrat mit den gebondeten Chips wird im Schritt S80 mit einer Verpackung versehen (mittels Spritzguss ummolded), wonach die verpackten Chips im Schritt S90 vereinzelt werden.

Anschließend erfolgt im Schritt S100 ein Burn-in der vereinzelten verpackten Chips und im Schritt S110 ein Test der vereinzelten verpackten Chips. Die Schritte S100 bzw. S110 erfolgen auf einer speziell entwickelten Kontaktierungseinrichtung, mit der die Chips temporär kontaktiert werden.

Im Schritt S120 erfolgt dann der Aufbau eines Schaltungsmoduls aus einer Mehrzahl von getesteten Chips durch Löten. Anschließend wird das Modul im Schritt S130 getestet und letztendlich im Schritt S140 ein Anwendungstest durchgeführt.

Als Nachteil bei diesem bekannten Verfahren zum Aufbau und zum Testen des Schaltungsmoduls hat sich die Tatsache herausgestellt, dass aufgrund der Lötverbindungen der Chips mit dem Modulträger ein Rework-Prozess in einem Schritt S150 bereitgestellt werden muss, der ein Entlöten defekter (z.B. bei der Montage thermisch zerstörter) Bauteile vorsieht. Dieses Entlöten ist bei hoher Packungsdichte schwierig und belastet thermisch benachbarte Bauteile, welche dabei zerstört werden können.

Eine Aufgabe der vorliegenden Erfindung liegt darin, ein Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, ein entsprechendes Schaltungsmodul und ein entsprechendes Anwendungsverfahren zu schaffen, welche eine größere Flexibilität und Robustheit aufweisen.

Erfindungsgemäß wird diese Aufgabe durch das Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul gemäss Anspruch 1, das entsprechende Schaltungsmodul gemäss Anspruch 8 und das entsprechende Anwendungsverfahren gemäss Anspruch 15 gelöst.

Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, dass die einzelnen Chips am Modulträger verklemmt und nicht verlötet werden, so dass ein Austausch sich sehr einfach darstellt. Darüber hinaus ist es somit möglich, den Burn-in und das Testen der einzelnen Chips auf den Schaltungsmodulzustand zu verlagern. Mit anderen Worten, der Testträger ist identisch mit dem Modulträger, welcher später auch beim Endbenutzer verwendet wird. Somit lassen sich erhebliche Einsparungen beim Test- und Burn-in-Schritt realisieren.

Die Erfindung schafft einen universellen Backend-Carrier für Test-/Burn-in auf der Basis standardisierter Speichermodule, die mechanisch und elektrisch kompatibel zu Standardprodukten, wie z.B. DIMM184, sind. Die Einzelkomponenten, vorzugsweise Wafer-Level-Packages, werden nur mittels eines Press kontakts elektrisch kontaktiert, beispielsweise durch einen Au-Au-Kontakt. Flexible Kontaktelemente können beispielsweise auf der Trägerseite oder auf der Chipseite oder auf beiden Seiten realisiert werden. Ein Heatspreader sorgt vorzugsweise für eine thermische Ankopplung mit niedrigem Wärmewiderstand, wodurch niedrige Betriebstemperaturen realisierbar sind. Da der Heatspreader in der Applikation auf dem Modul verbleibt, muss das getestete Modul nicht mehr verändert werden.

Bei Einzelkomponenten in Form von robusten Wafer-Level-Packages bieten sich als Lösungen RDL (Redistribution Layer) in Kombination mit Backside- und Etch-Protection an. Die Einzelkomponenten sind durch die erfindungsgemäße Form der Anbringung frei und flexibel auswechselbar, und zwar sowohl manuell als auch automatisiert. Eine Kaskadierbarkeit bzw. Stapelbarkeit der Einzelkomponenten ist realisierbar. Der Wegfall von Testen und Burn-in auf Chipebene fällt weg, was zu einer dramatischen Kosteneinsparung führt. Test und Burn-in auf Modulträgern ist mit dem vorhandenen Test-Equipment leicht möglich bzw. leicht adaptierbar. Backend-Carrier und Kundenmodul sind bei Bedarf völlig identisch. Die Verwendung eines solchen Modulträgers, z.B. einer gedruckten Schaltungsplatte, als Backend-Carrier für Burn-in und Test schafft die Möglichkeit, ausgefallene Komponenten einfach durch funktionsfähige Komponenten zu ersetzen. Weiterhin ist sogar ein Austausch von defekten Komponenten beim Kunden einfach realisierbar. Die DRAM-Packages werden durch einen mechanischen Presskontakt zuverlässig kontaktiert mit der Möglichkeit, diese elektrische Verbindung ohne thermischen Stress herzustellen und für die Reparatur oder den Sortierprozess wieder zu lösen.

Aufwändige Prozesse, wie z.B. Drahtbonden und Chipbonden, können eliminiert werden. Eine Realisierung sehr geringer Package-Höhen ist zudem möglich. Die mittels des beschriebenen Backend-Carriers eingebrannten Module erfüllen die Anforderungen an Known-Good-Die, und somit stellt die vorgeschla gene Lösung eine einfache Möglichkeit zur Generierung von Known-Good-Die-Chips dar.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.

Gemäß einer bevorzugten Weiterbildung weist die Klemmeinrichtung elastische Zungen auf, zwischen die die Halbleiterchips eingeschoben werden und die Anschlusseinrichtung die Halbleiterchips stirnseitig anschließt.

Gemäß einer weiteren bevorzugten Weiterbildung weist die Klemmeinrichtung eine einzige durchgehende Klemmplatte auf, die alle Halbleiterchips einklemmt.

Gemäß einer weiteren bevorzugten Weiterbildung ist die Klemmplatte derart gestaltet ist, dass sie eine Wärmeableitungsfunktion ausübt.

Gemäß einer weiteren bevorzugten Weiterbildung ist die Klemmplatte klappbar und wird vor dem Einklemmen aufgeklappt und zum Einklemmen zugeklappt.

Gemäß einer weiteren bevorzugten Weiterbildung ist die Klemmplatte fest am Modulträger angebracht, wobei ein Zwischenraum zwischen der Klemmplatte und dem Chipmontagebereich vorgesehen ist, in den die Halbleiterchips eingeschoben werden und wobei die Anschlusseinrichtung im Zwischenraum eine elastische Einrichtung aufweist, durch die der jeweilige Halbleiterchips gegen die Klemmplatte gedrückt wird.

Gemäß einer weiteren bevorzugten Weiterbildung werden mehrere Halbleiterchips gestapelt eingeklemmt.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.

Es zeigen:
1 eine schematische Ansicht eines Schaltungsmoduls gemäss einer ersten Ausführungsform der vorliegenden Erfindung;
2a–c eine schematische Ansicht eines Schaltungsmoduls gemäss einer zweiten Ausführungsform der vorliegenden Erfindung;
3a, b eine schematische Ansicht eines Schaltungsmoduls gemäss einer dritten Ausführungsform der vorliegenden Erfindung;
4a–g schematische Ansichten eines Schaltungsmoduls gemäss einer vierten Ausführungsform der vorliegenden Erfindung mit verschiedenen Druck-Kontakt-Montage-Strukturen;
5 eine schematische Ansicht eines Schaltungsmoduls gemäss einer fünften Ausführungsform der vorliegenden Erfindung; und
6a, b Fliesspläne zum Erläutern eines bekannten (6a) und eines ausführungsformgemäßen (6b) Verfahrens zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul und zum Anwenden des Schaltungsmoduls.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
1 zeigt eine schematische Ansicht eines Schaltungsmoduls gemäss einer ersten Ausführungsform der vorliegenden Erfindung.
In 1 bezeichnet Bezugszeichen 1 einen Modulträger in Form einer gedruckten Schaltungsplatte, welcher einen Chipmontagebereich 1a und einen daran angrenzenden Anschlussbereich 1b aufweist. Im Chipmontagebereich 1a, welcher gegenüber dem Anschlussbereich 1b stufenförmig abgesenkt ist, sind Führungseinrichtungen 10a–i in Form von elastischen Polymerzungen vorgesehen, die auf den Modulträger 1 aufgeklebt oder auf genietet sind. Die Führungseinrichtungen 10a–i laufen an der Spitze konisch zu und weisen einen Abstand auf, der geringfügig kleiner als die Breite der dazwischen anzubringenden Halbleiterspeicherchips 2a–h ist.
Die Höhe der Führungseinrichtungen 10a–i ist bei diesem Beispiel derart bemessen, das sie bündig in einer Ebene mit der Oberfläche des Anschlussbereichs 1b verlaufen. Wie aus der Ausschnittsvergrößerung von 1 erkennbar, ist im Anschlussbereich 1b an der Grenzfläche zum Chipmontagebereich 1a eine jeweilige Anschlusseinrichtung 3a–h des Modulträgers 1 vorgesehen, welche mit einer nicht dargestellten Anschlusseinrichtung an den Halbleiterspeicherchips 2a–h zusammenwirkt. Im vorliegenden Fall bestehen die Anschlusseinrichtungen 3a–h aus nadelförmigen Pins, welche mit entsprechenden Kontaktflächen an der ihnen gegenüberliegenden Chipseite zusammenwirken. Selbstverständlich sind jedoch auch andere Anschlusseinrichtungen denkbar. Im Anschlussbereich sind die Anschlusseinrichtungen 3a–h auf die externe Kontakteinrichtung 5 verdrahtet.
Wie der Pfeil E in der Ausschnittsvergrößerung von 1 zeigt, werden die Halbleiterspeicherchips 2a–h zur Montage von der konischen Seite der Führungseinrichtungen 10a–i eingeschoben, so dass zwischen benachbarten Führungseinrichtungen eine Klemmwirkung aufgrund des im Vergleich zum jeweili gen Halbleiterspeicherchip kleineren Abstandes entsteht. Sind die Halbleiterspeicherchips 2a–h vollständig in den Zwischenraum zwischen benachbarten Zungen eingeschoben, so ist ein elektrischer Kontakt der Anschlusseinrichtungen 3a–h mit den entsprechenden Anschlusseinrichtungen an den Chips 2a–h hergestellt, und die Montage ist damit beendet.
Da im vorliegenden Fall lediglich eine mechanische Klemmwirkung für den Halt der Halbleiterchips 2a–h auf dem Modulträger 1 sorgt, können die Halbleiterchips 2a–h leicht durch Ersatzchips ersetzt werden.
2a–c zeigen eine schematische Ansicht eines Schaltungsmoduls gemäss einer zweiten Ausführungsform der vorliegenden Erfindung. Die Linie A-A' in 2a–c deutet eine entsprechende Referenzhöhe für die drei Darstellungen an.
Die Darstellung gemäß 2a entspricht der Darstellung gemäß 1, wobei im Unterschied zur ersten Ausführungsform keine Führungseinrichtungen 10a–h vorgesehen sind, sondern die Halbleiterspeicherchips (hier nur ein Chip 2' dargestellt) ohne Führungseinrichtungen mit den Anschlusseinrichtungen (hier nur eine Anschlusseinrichtung 3' dargestellt) an der Grenzfläche zwischen Anschlussbereich 1b' und Chipmontagebereich 1a' verbunden werden.
Dies ist aus der Darstellung gemäß 2c erkennbar, die einen Halbleiterspeicherchip 2' zeigt, dessen Anschlusseinrichtung mit der Anschlusseinrichtung 3' des Modulträgers 1' zusammenwirkt. Auf der Oberseite des Anschlussbereichs 1b' ist eine klappbare Klemmeinrichtung 20 vorgesehen, welche ein Gelenk 25 aufweist. Die klappbare Klemmeinrichtung 20 wird vor der Montage der Halbleiterspeicherchips aufgeklappt, wie in 2c gezeigt, und nach der Montage zugeklappt, wie in
2b dargestellt, derart, dass sie eine Klemmwirkung zur Fixierung der Halbleiterspeicherchips 2' etc. ausübt. Eine derartige Klemmwirkung lässt sich beispielsweise dadurch er zielen, dass das Gelenk 25 einen Rast- oder Federmechanismus aufweist. Nach Zuklappen der Klemmeinrichtung 20 sind die Halbleiterspeicherchips 2' usw. auf dem Modulträger 1' fixiert.
Selbstverständlich ist es denkbar, die Führungseinrichtungen 10a–i der zuvor erläuterten ersten Ausführungsform mit der klappbaren Klemmeinrichtung 20 der zweiten Ausführungsform zu kombinieren.
Besonders vorteilhaft ist es, wenn die klappbare Klemmeinrichtung 20 aus einem Material besteht bzw. eine Oberflächenform (z.B. gerippt) aufweist, welche eine gleichzeitige Funktion als Wärmeableiteinrichtung (Heatspreader) ermöglicht. Eine derartige einteilige Wärmeableiteinrichtung wirkt sehr effektiv zur Kühlung der Anordnung der Halbleiterspeicherchips 2' etc.
3a, b zeigen eine schematische Ansicht eines Schaltungsmoduls gemäss einer dritten Ausführungsform der vorliegenden Erfindung.
Bei der in 3 gezeigten dritten Ausführungsform weist der. Modulträger 1'' einen Anschlussbereich 1b'' auf, welcher den Anschlussbereichen 1b bzw. 1b' entspricht.
Im Unterschied zu den vorstehend erläuterten Ausführungsformen weist der Chipmontagebereich 1a'' wannenförmige Ausnehmungen 4a''–h'' auf, in die die Halbleiterspeicherchips 2a''–h'' zur Montage eingelegt werden. Dabei sind die wannenförmigen Ausnehmungen etwas größer bemessen als die Halbleiterspeicherchips 2a''–h'', so dass ein einfaches Einlegen und Anschließen der Halbleiterchips 2a''–h'' ermöglicht ist.
Bei dieser Ausführungsform ist eine Klemmeinrichtung 20'' vorgesehen, welche auf die Oberseite des Anschlussbereichs 1b'' mittels einer Schraubeinrichtung 25'' aufgeschraubt ist.
Selbstverständlich denkbar sind auch ein Aufnieten oder Aufkleben, wobei beim Aufkleben darauf geachtet werden sollte, dass ein problemloses Entfernen im Falle der Notwendigkeit eines Chipaustausches möglich ist.
Die Anschlusseinrichtungen 3a''–3h'' und die externe Kontakteinrichtung 5'' entsprechen den zuvor erläuterten Anschlusseinrichtungen 3a–3h bzw. 3a'–3h' und 5 bzw. 5'.
4a–g zeigen schematische Ansichten eines Schaltungsmoduls gemäss einer vierten Ausführungsform der vorliegenden Erfindung mit verschiedenen Druck-Kontakt-Montage-Strukturen.
Bei der nachstehend beschriebenen vierten Ausführungsform umfasst die Klemmeinrichtung 20''' eine Platte, die über einen Sockel 19''' auf den Anschlussbereich 1b''' aufgeklebt ist. Ein Halbleiterspeicherchip 2''' ist in den Zwischenraum 21''' zwischen Platte 20''' und Chipmontagebereich 1a''' in Pfeilrichtung E''' eingeschoben. Der Halbleiterspeicherchip 2''' weist bei dieser Ausführungsform Anschlussbereiche 13''' auf, welche mit Federzungen 3''' zusammenwirken, die im Chipmontagebereich 1a''' auf dem Modulträger 1''' angebracht sind. Im Unterschied zu den bisher erläuterten Ausführungsformen sind bei dieser Ausführungsform die Anschlussbereiche 13''' nicht an der Stirnseite des Halbleiterchips 2''' vorgesehen, sondern an dessen Bauchseite, wie die Ausschnittsvergrößerung von 4a zeigt. Die Federklemmen 3''' sind mit Leiterbahnen 14''' verbunden. Durch ihre Federwirkung pressen sie gegen Anschlussbereiche 13''' des in Pfeilrichtung E''' eingeschobenen Halbleiterspeicherchip 2''' und drücken ihn gegen die Platte 20''', so dass er fixiert ist. Der externe Kontaktbereich ist mit 5''' bezeichnet.
Die in 4b dargestellte Variante unterscheidet sich insofern von der in 4a dargestellten Variante, dass beidseitig des Modulträgers 1''' eine Chipmontage in einem Chip montagebereich 1a''' durch Einschieben und Verklemmen möglich ist.
Bei der Variante gemäß 4c sind zwei Halbleiterspeicherchips 2a''', 2b''' gestapelt und über Kontaktierungseinrichtungen 18''' miteinander elektrisch verbunden.
Bei der Variante gemäß 4d ist eine elastische, anisotrop leitende Schicht 15''' vorgesehen, welche den Anpressdruck erzeugt, der den Halbleiterspeicherchip 2''' gegen die Klemmeinrichtung 20''' presst.
Bei der Variante gemäß 4e sind analog zu 4c zwei Halbleiterspeicherchips 2a''', 2b''' gestapelt, welche über eine Kontaktierungseinrichtung 18''' ebenfalls in Form einer anisotrop leitenden Schicht miteinander verbunden sind.
Bei der Variante gemäß 4f sind die Anschlusseinrichtungen im Chipmontagebereich 1a''' des Modulträgers 1''' elastische Erhebungen 16''', die für den Anpressdruck und eine elektrische Verbindung sorgen.
Bei der Variante gemäß 4g sind analog 4c und 4e zwei Halbleiterspeicherchips 2a''', 2b''' aufeinander gestapelt, wobei sie über eine Kontakteinrichtung 18''' miteinander elektrisch verbunden sind, die ebenfalls elastische Erhebungen aufweist.
5 zeigt eine schematische Ansicht eines Schaltungsmoduls gemäss einer fünften Ausführungsform der vorliegenden Erfindung.
Bei der Ausführungsform gemäß 5 sind auf dem Modulträger 1'''' Sockel 19'''' aufgebracht, welche wannenförmige Ausnehmungen 4a'''', 4b'''' definieren, in die Halbleiterspeicherchips 2a'''', 2b'''' eingelegt werden, die ihrerseits elastische Anschlusseinrichtungen 3'''' in Form von elastischen Er hebungen aufweisen. Diese werden in Kontakt gebracht mit Kontaktbereichen 16'''' im Chipmontagebereich 1a'''' des Modulträgers 1''''. Die Klemmeinrichtung umfasst bei dieser Ausführungsform aus einer Klemmplatte 20'''', die mittels einer Klammer 21'''' auf die Rücken der Halbleiterspeicherchips 2a'''', 2b'''' drückt, wodurch die elastischen Erhebungen 3'''' deformiert werden und einen entsprechenden Gegendruck ausüben. Die Klammereinrichtung 21'''' wird über das dem Anschlussbereich 1b'''' gegenüberliegende Ende des Modulträgers 1'''' gestülpt. Der externe Kontaktbereich ist mit 5'''' bezeichnet.
6b ist ein Flussdiagram zum Erläutern eines ausführungsformgemäßen Verfahrens zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul und zum Anwenden des Schaltungsmoduls.
Die Schritte S10, S20, S30, welche auf Waferebene verlaufen, entsprechen den Schritten S10, S20,S30, die bereits eingangs im Zusammenhang mit 6a erläutert worden sind.
Im Unterschied zu den Schritten S40 bis S90, die im Zusammenhang mit 6a erläutert worden sind, findet ein Verpacken bei der Ausführungsform des Verfahrens in Form eines Wafer-Level-Packaging in Schritt S35 statt. Anschließend erfolgt ein Rückschleifen in Schritt S45 und ein Zersägen zur Vereinzelung in Schritt S55. Das Wafer-Level-Packaging in Schritt S35 weist den wesentlichen Vorteil auf, dass geeignete Anschlusseinrichtungen insbesondere auf der Bauchseite der Halbleiterspeicherchips einfach erzeugt werden können. Auf Bonding-Prozesse kann dabei vollständig verzichtet werden.
In Schritt S125 wird der Modulträger mit den Halbleiterspeicherchips bestückt, welche darauf austauschbar durch eine Klemmverbindung kontaktiert werden, die ebenfalls für einen guten elektrischen Kontakt sorgt.
Im Unterschied zur bekannten Vorgehensweise erfolgen in Schritt S135 ein Burn-in der Einzelkomponenten und in Schritt S145 ein Test der Einzelkomponenten und ein Test des Moduls im Modulzustand.
Abschließend erfolgt ein Anwendungstest in Schritt S155. Stellt sich beim Testen des derart aufgebauten Schaltungsmoduls heraus, dass Komponenten fehlerhaft arbeiten, so erfolgt in Schritt S165 ein Austausch fehlerhafter Komponenten und anschließend ein erneuter Modultest bzw., falls erforderlich, ein erneuter Modul-Burn-in. Letzteres lässt sich vermeiden, wenn man aus einem Pool von Komponenten, die bereits auf Modulebene ein Burn-in erfahren haben, im Schritt S175 einen Halbleiterchip daraus als Ersatzteil heranzieht.
Das derartige Aufbau- und Anwendungsverfahren für den Modulträger hat den wesentlichen Vorteil, dass der Modulträger und der Testträger ein und derselbe Träger sein können, welcher schließlich auch beim Endbenutzer verwendet werden kann.
Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
Insbesondere ist eine Anwendung auf beliebige Chipmodule vorstellbar. Auch sind die gezeigten Presskontakt-Möglichkeiten nur beispielhaft und nicht erschöpfend, insbesondere auch beliebig kombinierbar.

1, 1', 1'', 1''', 1'''': Modulträger
1a, 1a', 1a'', 1a''', 1a'''': Chipmontagebereich
1b, 1b', 1b'', 1b''', 1b'''': Anschlussbereich
5, 5', 5'', 5''', 5'''': externer Kontaktbereich
10a–i: Führungseinrichtungen
2a–h, 2', 2a''–h, 2'''
2a''', 2b''', 2a'''', 2b'''': Halbleiterspeicherchips
3a–h, 3', 3a''–h: Anschlusseinrichtungen
E, E''': Pfeilrichtung
20, 20'', 20''', 20'''': Klemmplatte
25: Gelenk
A-A': Referenzhöhe
25'': Befestigungseinrichtung
4a''–h'', 4a'''', 4b'''': Ausnehmungen
14''', 14'''': Leiterbahnen
3''': Federklemmen
13''': Anschlussbereiche Chip
19''', 19'''': Sockel
21''': Zwischenraum
18''': Kontaktierungseinrichtung
15''': anisotrop leitende elastische
: Schicht
16''': elastische Erhebung
21'''': Klammereinrichtung
16'''': Kontaktbereiche

Claims

Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul mit den Schritten: Bereitstellen eines Modulträgers (1, 1', 1'', 1''', 1'''') mit einem Chipmontagebereich (1a, 1a', 1a'', 1a''', 1a'''') und einem Anschlussbereich (1a; 1b', 1b'', 1b''', 1b''''), wobei der Chipmontagebereich (1a, 1a', 1a'', 1a''', 1a'''') eine Klemmeinrichtung (10a–i; 20; 20'' 20''', 3'''; 20''', 15'''; 20''', 16'''; 20'''', 3'''') zum Einklemmen einer Mehrzahl von Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') und eine Anschlusseinrichtung (3a–h; 3'; 3a''–h''; 3'''; 15'''; 16''' 16'''') zum elektrischen Anschließen der Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') aufweist und Einklemmen und elektrisches Anschließen der Mehrzahl von Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''').
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Klemmeinrichtung (10a–i; 20; 20''; 20''', 3'''; 20''', 15'''; 20''', 16'''; 20'''', 3'''') elastische Zungen (10a–i) aufweist, zwischen die die Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') eingeschoben werden und die Anschlusseinrichtung (3a–h; 3'; 3a''–h''; 3'''; 15'''; 16''', 16'''') die Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') stirnseitig anschließt.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Klemmeinrichtung (10a–i; 20; 20''; 20''', 3'''; 20''', 15'''; 20''', 16'''; 20'''', 3'''') eine einzige durchgehende Klemmplatte (20, 20'', 20''', 20'''') aufweist, die alle Halbleiter chips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') einklemmt.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Klemmplatte (20, 20'', 20''', 20'''') derart gestaltet ist, dass sie eine Wärmeableitungsfunktion ausübt.
Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Klemmplatte (20, 20'', 20''', 20'''') klappbar ist und vor dem Einklemmen aufgeklappt und zum Einklemmen zugeklappt wird.
Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Klemmplatte (20, 20'', 20''', 20'''') fest am Modulträger (1, 1', 1'', 1''', 1'''') angebracht ist und ein Zwischenraum (21''') zwischen der Klemmplatte (20, 20'', 20''', 20'''') und dem Chipmontagebereich (1a, 1a', 1a'', 1a''', 1a'''') vorgesehen ist, in den die Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') eingeschoben werden, wobei die Anschlusseinrichtung (3a–h; 3'; 3a''–h''; 3'''; 15'''; 16''', 16'''') im Zwischenraum (21''') eine elastische Einrichtung (3'''; 15'''; 16''', 16'''') aufweist, durch die der jeweilige Halbleiterchips. (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') gegen die Klemmplatte (20, 20'', 20''', 20'''') gedrückt wird.
Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehrere Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') gestapelt eingeklemmt werden.
Schaltungsmodul mit: einem Modulträger (1, 1', 1'',1''', 1'''') mit einem Chipmontagebereich (1a, 1a', 1a'', 1a''', 1a'''') und einem Anschlussbereich (1a, 1b', 1b'', 1b''', 1b''''), wobei der Chipmontagebereich (1a, 1a', 1a'', 1a''', 1a'''') eine Klemmeinrichtung (10a–i; 20; 20''; 20''', 3'''; 20''', 15'''; 20''', 16'''; 20'''', 3'''') zum Einklemmen einer Mehrzahl von Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') und eine Anschlusseinrichtung (3a–h; 3'; 3a''–h''; 3'''; 15'''; 16''' 16'''') zum elektrischen Anschließen der Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''').
Schaltungsmodul nach Anspruch 8, dadurch gekennzeichnet, dass die Klemmeinrichtung (10a–i; 20; 20''; 20''', 3'''; 20''', 15'''; 20''', 16'''; 20'''', 3'''') elastische Zungen (10a–i) aufweist, zwischen die die Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b'''; 2a'''', 2b'''') eingeschoben sind und die Anschlusseinrichtung (3a–h; 3'; 3a''–h''; 3'''; 15'''; 16''', 16'''') die Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') stirnseitig anschließt.
Schaltungsmodul nach Anspruch 8, dadurch gekennzeichnet, dass die Klemmeinrichtung (10a–i; 20; 20''; 20''', 3'''; 20''', 15'''; 20''', 16'''; 20'''', 3'''') eine einzige durchgehende Klemmplatte (20, 20'', 20''', 20'''') aufweist, die alle Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') einklemmt.
Schaltungsmodul nach Anspruch 8, dadurch gekennzeichnet, dass die Klemmplatte (20, 20'', 20''', 20'''') derart gestaltet ist, dass sie eine Wärmeableitungsfunktion ausübt.
Schaltungsmodul nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Klemmplatte (20, 20'', 20''', 20'''') klappbar ist.
Schaltungsmodul nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Klemmplatte (20, 20'', 20''', 20'''') fest am Modulträger (1, 1', 1'', 1''', 1'''') angebracht ist und ein Zwischenraum (21''') zwischen der Klemmplatte (20, 20'', 20'''; 20'''') und dem Chipmontagebereich (1a, 1a', 1a'', 1a''', 1a'''') vorgesehen ist, in den die Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') eingeschoben sind, wobei die Anschlusseinrichtung (3a–h; 3'; 3a''–h''; 3'''; 15'''; 16''', 16'''') im Zwischenraum (21''') eine elastische Einrichtung (3'''; 15'''; 16''', 16'''') aufweist, durch die der jeweilige Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') gegen die Klemmplatte (20, 20'' ; 20''', 20'''') gedrückt ist.
Schaltungsmodul nach mindestens einem der vorhergehenden Ansprüche 8 bis 13, dadurch gekennzeichnet, dass mehrere Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') gestapelt eingeklemmt sind.
Anwendungsverfahren zum Anwenden eines Schaltungsmoduls mit den Schritten: Bereitstellen eines Modulträgers (1, 1', 1'', 1''', 1'''') mit einem Chipmontagebereich (1a, 1a', 1a'', 1a''', 1a'''') und einem Anschlussbereich (1a, 1b', 1b'', 1b''', 1b''''), wobei der Chipmontagebereich (1a, 1a', 1a'', 1a''', 1a'''') eine Klemmeinrichtung (10a–i; 20; 20''; 20''', 3'''; 20''', 15'''; 20''', 16'''; 20'''', 3'''') zum Einklemmen einer Mehrzahl von Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') und eine Anschlusseinrichtung (3a–h; 3'; 3a''–h''; 3'''; 15'''; 16''' 16'''') zum elektrischen Anschließen der Halbleiterchips ( 2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') aufweist; Einklemmen und elektrisches Anschließen der Mehrzahl von Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b''''); Durchführen eines Tests und/oder eines Burn-in der Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') mit dem Modulträger (1, 1', 1'', 1''', 1''''); Austauschen defekter Halbleiterchips (2a–h, 2', 2a''–h'', 2''', 2a''', 2b''', 2a'''', 2b'''') durch Lösen und erneutes Verklemmen der Klemmeinrichtung (10a–i; 20; 20''; 20''', 3'''; 20''', 15'''; 20''', 16'''; 20'''',3''''); Durchführen eines Modultests und/oder Applikationstest mit dem Modulträger (1, 1', 1'', 1''', 1'''').
Anwendungsverfahren nach Anspruch 15, dadurch gekennzeichnet, dass der Modulträgers (1, 1', 1'', 1''', 1'''') anschließend in einer Kundenapplikation verwendet wird.