DE102009035436B4 - Verfahren zur Herstellung eines dreidimensionalen Halbleiterbauelements mit einer Zwischenchipverbindung auf der Grundlage funktionaler Moleküle - Google Patents

Verfahren zur Herstellung eines dreidimensionalen Halbleiterbauelements mit einer Zwischenchipverbindung auf der Grundlage funktionaler Moleküle Download PDF

Info

Publication number
DE102009035436B4
DE102009035436B4 DE200910035436 DE102009035436A DE102009035436B4 DE 102009035436 B4 DE102009035436 B4 DE 102009035436B4 DE 200910035436 DE200910035436 DE 200910035436 DE 102009035436 A DE102009035436 A DE 102009035436A DE 102009035436 B4 DE102009035436 B4 DE 102009035436B4
Authority
DE
Germany
Prior art keywords
molecules
functional molecules
molecular layer
contact pad
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200910035436
Other languages
English (en)
Other versions
DE102009035436A1 (de
Inventor
Stephan Kronholz
Markus Lenski
Ralf Richter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE200910035436 priority Critical patent/DE102009035436B4/de
Priority to US12/844,263 priority patent/US8440561B2/en
Publication of DE102009035436A1 publication Critical patent/DE102009035436A1/de
Priority to US13/858,198 priority patent/US8847404B2/en
Application granted granted Critical
Publication of DE102009035436B4 publication Critical patent/DE102009035436B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221Three dimensional integrated circuits stacked in different levels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53276Conductive materials containing carbon, e.g. fullerenes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01016Sulfur [S]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren mit: Bilden einer Molekularschicht selektiv auf einem ersten Bereich (112A) einer ersten Kontaktanschlussfläche (112), die in einem ersten dielektrischen Material (111) vorgesehen ist, das über einem ersten Substrat (101A) eines Halbleiterbauelements (100) ausgebildet ist, wobei die Molekularschicht erste funktionale Moleküle (120A) mit einer funktionalen Gruppe enthält, um an dem zumindest einen Bereich (112A) der ersten Kontaktanschlussfläche (112) zu haften, wobei die ersten funktionalen Moleküle (120A) ausgebildet sind, zumindest zeitweilig eine elektrische Leitfähigkeit zu entfalten; Bilden einer weiteren Molekularschicht selektiv auf einen zweiten Bereich (112B), der vom ersten Bereich (112A) unterschiedlich ist, der ersten Kontaktanschlussfläche (112), wobei die weitere Molekularschicht zweite funktionale Moleküle (120B), die von den ersten funktionalen Molekülen (120A) verschieden sind, mit einer funktionalen Gruppe, um an dem zweiten Bereich (112B) der ersten Kontaktanschlussfläche (112) zu haften; und Kontaktieren der Molekularschicht mit mindestens einem Bereich einer zweiten Kontaktanschlussfläche (132A) und Kontaktieren der weiteren Molekularschicht mit einem weiteren Bereich einer weiteren zweiten Kontaktanschlussfläche (132B) die jeweils in einem zweiten dielektrischen Material (131) vorgesehen sind, das über einem zweiten Substrat (101B) gebildet ist.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft allgemein das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere Verbindungsstrukturen zum Verbinden unterschiedlicher Bauteilebenen oder Chips.
  • Beschreibung des Stands der Technik
  • In modernen integrierten Schaltungen wird eine sehr große Anzahl einzelner Schaltungselemente, etwa Feldeffekttransistoren in Form von CMOS-, NMOS-, PMOS-Elementen, Widerständen, Kondensatoren und dergleichen, auf einer einzelnen Chipfläche hergestellt. Typischerweise werden die Strukturgrößen dieser Schaltungselemente mit der Einführung jeder neuen Schaltungsgeneration reduziert, so dass aktuell verfügbare integrierte Schaltungen, die durch Massenproduktionsverfahren hergestellt werden, mit kritischen Abmessungen von 40 nm oder weniger verfügbar sind und einen verbesserten Grad an Leistungsfähigkeit im Hinblick auf Geschwindigkeit und/oder Leistungsaufnahme besitzen. Eine Verringerung der Größe von Transistoren ist ein wichtiger Aspekt beim stetigen Verbessern des Leistungsverhaltens komplexer integrierter Schaltungen, etwa von CPU's, GPU's (graphische Verarbeitungseinheiten), Speicherbauelementen und dergleichen. Die Verringerung der Größe ist üblicherweise mit einer größeren Schaltgeschwindigkeit verknüpft, wodurch das Signalverarbeitungsverhalten auf Transistorebene verbessert wird.
  • Zusätzlich zu der großen Anzahl an Transistorelementen wird typischerweise eine Vielzahl passiver Schaltungselemente, etwa Kondensatoren, Widerstände, Verbindungsstrukturen und dergleichen, in integrierten Schaltungen hergestellt, wie dies durch den grundlegenden Schaltungsaufbau erforderlich ist. Auf Grund der geringeren Abmessungen der aktiven Schaltungselemente wird nicht nur das Leistungsverhalten der einzelnen Transistorelemente verbessert, sondern es wird auch die Packungsdichte erhöht, wodurch die Möglichkeit geschaffen wird, weitere Funktionen in eine vorgegebene Chipfläche zu integrieren. Aus diesem Grunde wurden sehr komplexe Schaltungen auf der Grundlage der CMOS-Technologie entwickelt, die unterschiedliche Schaltungsarten, etwa Analogschaltungen, Digitalschaltungen und dergleichen, enthalten, wodurch gesamte Systeme auf einem einzelnen Chip (SoC) bereitgestellt werden.
  • Obwohl Transistorelemente das wesentliche Schaltungselement in sehr komplexen integrierten Schaltungen auf der Grundlage modernster CMOS-Techniken sind, die wesentlich das gesamte Leistungsverhalten dieser Bauelemente bestimmen, sind andere Komponenten, etwa Kondenstoren und Widerstände und insbesondere ein komplexes Verbindungssystem oder Metallisierungssystem, erforderlich, wobei die Größe der passiven Schaltungselemente ebenfalls im Hinblick auf die Skalierung der Transistorelemente einzustellen ist, um nicht in unerwünschter Weise wertvolle Chipfläche zu verschwenden.
  • Wenn die Anzahl an Schaltungselementen, etwa an Transistoren und dergleichen, pro Einheitsfläche in der Bauteilebene eines entsprechenden Halbleiterbauelements größer wird, muss typischerweise auch die Anzahl elektrischer Verbindungen, die mit den Schaltungselementen in der Bauteilebene verknüpft sind, typischerweise sogar in einer überproportionalen Weise anwachsen, wodurch komplexe Verbindungsstrukturen erforderlich sind, die in Form von Metallisierungssystemen mit einer Vielzahl gestapelter Metallisierungsschichten vorgesehen werden können. In diesen Metallisierungsschichten sind Metallleitungen, die die ebeneninterne elektrische Verbindung herstellen, und Kontaktdurchführungen, die die Verbindung zwischen den einzelnen Ebenen herstellen, auf der Grundlage sehr gut leitender Metalle, etwa von Kupfer und dergleichen, in Verbindung mit geeigneten dielektrischen Materialien ausgebildet, um die parasitären RC-(Widerstands-Kapazitäts-)Zeitkonstanten zu reduzieren, da in komplexen Halbleiterbauelementen typischerweise die Signalausbreitungverzögerung wesentlich durch ein Metallisierungssystem anstatt durch die Transistorelemente in der Bauteilebene beschränkt ist. Die Erweiterung des Metallisierungssystems in der Höhe zur Bereitstellung der gewünschten Dicke an Verbindungsstrukturen kann jedoch durch die parasitären RC-Zeitkonstanten und durch Anforderungen beschränkt sein, die durch die Materialeigenschaften komplexer dielektrischer Dielektrika mit kleinem ε hervorgerufen werden. D. h., typischerweise ist eine geringere Dielektrizitätskonstante mit einer reduzierten mechanischen Stabilität dieser dielektrischen Materialien verknüpft, wodurch die Anzahl an Metallisierungsschichten beschränkt wird, die aufeinander gestapelt werden können, ohne zu Ausbeuteverlusten während der diversen Fertigungsschritte und zu einer geringeren Zuverlässigkeit während des Betriebs des Halbleiterbauelements beizutragen. Somit wird die Komplexität der Halbleiterbauelemente, die in einer einzelnen Chipfläche hergestellt werden können, durch die Fähigkeiten des jeweiligen Metallisierungssystems und insbesondere durch die Eigenschaften der komplexen dielektrischen Materialien mit kleinem ε bestimmt, da die Anzahl an Metallisierungsschichten nicht willkürlich vergrößert werden kann.
  • Aus diesem Grunde wurde auch vorgeschlagen, die Gesamtdichte an Schaltungselementen bei einer vorgegebenen Größe oder Fläche eines entsprechenden Gehäuses zu erhöhen, indem zwei oder mehr einzelne Halbleiterchips gestapelt werden, die unabhängig voneinander hergestellt werden, die jedoch eine aneinander angepasste Schaltung aufweisen, um damit insgesamt ein komplexes System bereitzustellen, wobei viele der Probleme vermieden werden, die während des Herstellungsprozesses für äußerst komplexe Halbleiterbauelemente von einem einzelnen Chip auftreten. Beispielsweise können geeignet ausgewählte funktionale Einheiten, etwa Speicherbereiche und dergleichen, auf einem einzelnen Chip gemäß gut etablierter Fertigungstechniken hergestellt werden, wozu die Herstellung eines entsprechenden Metallisierungssystems gehört, während die erforderlichen weiteren funktionalen Einheiten, etwa eine schnelle und leistungsfähige Logikschaltung, unabhängig als ein separater Chip aufgebaut wird, wobei jedoch entsprechende Verbindungssysteme ein nachfolgendes Stapeln und aneinander anbringen der einzelnen Chips ermöglichen, so dass eine funktionale Gesamtschaltung gebildet wird, die dann als einzelne Einheit in ein Gehäuse eingebracht wird. In ähnlicher Weise können unterschiedliche komplexe Schaltungsbereiche, etwa eine CPU und eine GPU individuell hergestellt werden, und können nachfolgend zu einer gestapelten Konfiguration zusammengefügt werden. Somit wird eine entsprechende dreidimensionale Konfiguration zum Zwecke einer erhöhten Dichte an Schaltungselementen und Metallisierungsstrukturelementen in Bezug auf eine vorgegebene Fläche eines Gehäuses geschaffen, da ein deutlich größerer Anteil an verfügbarem Volumen eines Gehäuses ausgenutzt wird, indem einzelne Halbleiterchips gestapelt werden. Obwohl diese Technik einen vielversprechenden Ansatz für die Erhöhung der Packungsdichte und Funktionsvielfalt bei einer vorgegebenen Gehäusegröße für einen gegebenen Technologiestandard bietet, während gleichzeitig Probleme komplexer CMOS-Techniken verschoben werden, da diese Techniken an fundamentale physikalische Beschränkungen bei der weiteren Bauteilskalierung stoßen, müssen dennoch geeignete Kontaktelemente bereitgestellt werden, um damit die elektrischen Verbindungen der einzelnen Halbleiterchips in zuverlässiger und gut funktionierender Weise zu ermöglichen.
  • Dazu wurde vorgeschlagen, Durchgangslöcher durch das Substratmaterial zumindest eines der Chips zu schaffen, um damit einen elektrischen Kontakt zu entsprechenden Kontaktelementen eines zweiten Halbleiterchips zu ermöglichen, während das Metallisierungssystem des ersten Halbleiterchips weiter verfügbar ist, um andere Halbleiterchips oder ein Gehäusesubstrat und dergleichen anzuschließen. Ferner sind geeignete Kontaktstrukturen, beispielsweise mit Kontaktflächen zur Aufnahme von Lothöckermaterialien, Verbindungsdrähten und dergleichen, konventionelle Weise vorgesehen, um damit die elektrische Verbindung zwischen den einzelnen Halbleiterchips einzurichten. Wie zuvor erläutert ist, besitzen in einigen Fällen die in den einzelnen Halbleiterchips eingerichteten Schaltungen einen moderat hohen Grad an Komplexität, wodurch auch ein erforderliches „Zwischenchip”-Verdrahtungssystem zum Austausch der erforderlichen Signale zwischen den einzelnen Halbleiterchips erforderlich ist. Wenn etwa ein CPU-Kern und ein erweiterter Speicherbereich in unterschiedlichen Halbleiterchips vorzusehen sind, müssen die jeweiligen Adressen- und Steuersignale sowie die Datensignale zwischen den unterschiedlichen Halbleiterchips ausgetauscht werden, wodurch effiziente Kommunikationskanäle erforderlich sind. Wenn derartige Einheiten, etwa eine CPU und eine GPU in einer gestapelten Konfiguration zu verbinden sind, sind ebenfalls moderat komplexe Verdrahtungssysteme erforderlich. Folglich besitzt die vorliegende Kontaktstruktur einen mehr oder weniger komplexen Aufbau und erfordert relativ viel Fläche, da konventionelle Kontaktmechanismen auf der Grundlage der Drahtverbindung und/oder eines direkten Verbindens geeigneter Kontakthöcker nicht in einer gewünschten Weise skaliert werden können. Folglich werden deutliche Vorteile einer erhöhten Transistordichte, die durch das Bereitstellen einer gestapelten Halbleiterkonfiguration erreicht wird, durch die Erfordernisse einer komplexen „Zwischenchip”-Kontaktstruktur aufgehoben.
  • In der jüngeren Vergangenheit wurden Rezepte vorgeschlagen, um die Packungsdichte integrierter Schaltungsbauelemente zu erhöhen, indem speziell gestaltete funktionale Moleküle verwendet werden, um damit Molekularschichten mit speziell gestalteten Eigenschaften zu bilden. Beispielsweise werden organische Basismoleküle geeignet so gestaltet, dass diese funktionale Gruppen enthalten, die den Molekülen den gewünschten Eigenschaften, etwa Leitfähigkeit und dergleichen, verleihen, um als Leiter oder sogar als Schalter zu dienen, wenn beispielsweise die Fähigkeit dieser funktionalen Moleküle auf der Grundlage externer Stimuli, etwa durch Licht, Wärme, elektrische Felder, Spannungen und dergleichen, geändert werden kann. Es werden folglich große Anstrengungen unternommen, um molekulare elektronische Systeme auf der Grundlage molekularer Leiter und schaltbarer Elemente zu entwickeln, wobei jedoch die Kombination dieser Komponenten zur Herstellung komplexer elektronischer Schaltungen weiterhin aufwendige Forschungsanstrengungen erfordern. Des weiteren ist es gegenwärtig nicht klar, wie diese Konzepte in Massenproduktionstechniken integriert werden können, um damit eine Kosteneffizienz zu erreichen, die vergleichbar ist mit den heutigen komplexen CMOS-Techniken.
  • Ackermann, J. et al, Applied Surface Science 212–213 (2003) 411, beschreiben eine Studie zum Polymerwachstum durch poröse Membrane hindurch unter Verwendung von standardmäßiger elektrochemischer Polymerisation und einem modifizierten gerichteten elektrochemischen Polymerisationsprozess.
  • Crawley, D. et., Journal of Micromechanics and Microengineering 13 (2003) 655–662, beschreiben funktionales Modellieren von komplexen biologischen Prozessstrukturen mit hochdichten 3D-Verbindungen mit einer Multi-Chip Stapelstruktur, mit durchkontaktierten Chipverbindungen und molekularen Drähten zwischen den Schichten.
  • US 2005/0142933 A1 bezieht sich auf eine Neuverdrahtungsplatte für Halbleiterkomponenten mit einem dichten Verbindungsgitter, wobei die Neuverdrahtungsplatte dazu dient, mechanische Belastungen in der Kontakt-Verbindungsebene zu absorbieren und/oder als ein Neuverdrahtungslevel, sowie ein entsprechendes Verfahren zur Vereinfachung der Herstellung davon.
  • US 6 989 325 B2 bezieht sich auf Nanometer leitende Erhebungen auf aktiven Oberflächen von Wafern und entsprechende Verfahren zur Herstellung der Erhebungen, wobei die Erhebungen durch Kohlenstoffnanoröhren gebildet werden können.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Techniken und Halbleiterbauelemente, in denen eine höhere Packungsdichte auf der Grundlage von Massenherstellungsverfahren erreich wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest reduziert wird.
  • Überblick über die Erfindung
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente und Techniken bereit, in denen das Stapeln unterschiedlicher Bauteilebenen auf der Grundlage einer Kontaktstruktur ausgeführt wird, die funktionale Moleküle enthält, die geeignet in einem dielektrischen Material so positioniert sind, dass sie zu zugehörigen Kontaktflächen der unterschiedlichen Bauteilebenen eine Verbindung herstellen. Auf diese Weise können komplexe CMOS-Prozesstechniken effizient mit den Konzepten molekularer Elektronik kombiniert werden, ohne dass jedoch aufwendige Strukturierungstechniken erforderlich sind, etwa Elektronenstrahllithographie und dergleichen, um speziell strukturierte molekulare Schichten bereitzustellen. In einigen anschaulichen hierin offenbarten Aspekten werden funktionale Moleküle, beispielsweise in Form von „Nanodrähten” oder anderen leitenden Polymerketten, angewendet, um eine Verbindung zu Kontaktflächen unterschiedlicher Halbleiterchips herzustellen, ohne dass komplexe Kontaktstrukturen auf der Grundlage von Lothöckern, Drahtanschlussflächen und dergleichen erforderlich sind. Folglich wird eine deutliche Verringerung der gesamten lateralen Abmessungen eines entsprechenden Aufbaus einer Kontaktstruktur auf der Grundlage der funktionalen Moleküle realisiert, wodurch ebenfalls ein Zuwachs im Leistungsverhalten auf Grund der Möglichkeit erreicht wird, schnelle Verbindungsstrukturen zwischen einzelnen Halbleiterchips zu schaffen. In anderen anschaulichen Ausführungsformen werden die funktionalen Moleküle als molekulare Schalter bereitgestellt, so dass die Kontaktstruktur zwischen zwei unterschiedlichen Bauteilebenen oder zwei unterschiedlichen Halbleiterchips selbst zum „Speichern” von Information verwendet werden kann, beispielsweise durch Erzeugen eines spezifizierten Bitmusters, das zum Steuern des Bauteilbetriebs und dergleichen verwendet werden kann. Beispielsweise können die jeweiligen molekularen Schalter in gewisser Weise programmiert werden, etwa während der Fertigung der Halbleiterbauelemente oder auch während des Betriebs auf der Grundlage speziell angelegter Stimuli, etwa Spannungen, um damit den Betrieb und/oder die Kommunikation zwischen unterschiedlichen Bauteilebenen zu steuern. In diesem Falle können funktionale Moleküle auch als effiziente elektronische Sicherungen dienen, die in einer sehr platzsparenden Weise bereitgestellt werden.
  • Durch spezielles Anpassen der Eigenschaften der funktionalen Moleküle, etwa dem elektrischen Widerstand, das Hinzufügen oder Substituieren gewisser funktionaler Gruppen und dergleichen, an Komponenten der Halbleiterbauelemente, etwa an die Größe entsprechender Öffnungen, die Zusammensetzung von Materialien in Kontaktanschlussflächen und dergleichen, kann ein hoher Grad an Flexibilität beim Einstellen der Eigenschaften der schließlich erhaltenen Kontaktstruktur erreicht werden. Beispielsweise werden unterschiedliche Arten an funktionalen Molekülen angewendet, ohne dass zusätzliche Lithographieschritte erforderlich sind und/oder ohne dass die Komplexität der Kontaktstruktur beigetragen wird.
  • Ein erfindungsgemäßes Verfahren umfasst das Bilden einer Molekularschicht selektiv auf einem ersten Bereich einer ersten Kontaktanschlussfläche, die in einem ersten dielektrischen Material vorgesehen ist, das über einem ersten Substrat eines Halbleiterbauelements ausgebildet ist, wobei die Molekularschicht erste funktionale Moleküle mit einer funktionalen Gruppe enthält, um an dem zumindest einen Bereich der ersten Kontaktanschlussfläche zu haften, wobei die ersten funktionalen Moleküle ausgebildet sind, zumindest zeitweilig eine elektrische Leitfähigkeit zu entfalten; Bilden einer weiteren Molekularschicht selektiv auf einen zweiten Bereich, der vom ersten Bereich unterschiedlich ist, der ersten Kontaktanschlussfläche, wobei die weitere Molekularschicht zweite funktionale Moleküle, die von den ersten funktionalen Molekülen verschieden sind, mit einer funktionalen Gruppe, um an dem zweiten Bereich der ersten Kontaktanschlussfläche zu haften; und Kontaktieren der Molekularschicht mit mindestens einem Bereich einer zweiten Kontaktanschlussfläche und Kontaktieren der weiteren Molekularschicht mit einem weiteren Bereich einer weiteren zweiten Kontaktanschlussfläche die jeweils in einem zweiten dielektrischen Material vorgesehen sind, das über einem zweiten Substrat gebildet ist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1e schematisch Querschnittsansichten eines Halbleiterbauelements im Stand der Technik während diverser Fertigungsphasen zeigen, wenn eine Kontaktstruktur zur Verbindung zweier unterschiedlicher Bauteilebenen auf der Grundlage der funktionalen Moleküle bereitgestellt wird;
  • 1f schematisch eine Querschnittsansicht einer Fertigungsphase im Stand der Technik bei dem Kombinieren zweier einzelner Halbleiterchips auf der Grundlage funktionaler Moleküle zeigt, um eine gestapelte Chipkonfiguration bereitzustellen;
  • 1g bis 1i schematisch Querschnittsansichten eines Halbleiterbauelements zeigen, wobei unterschiedliche Arten funktionaler Moleküle verwendet werden, ohne dass ein Vorgang
  • 1j bis 1m schematisch Querschnittsansichten des Halbleiterbauelements während diverser Fertigungsphasen im Stand der Technik zeigen, wenn eine oder mehrere Arten an funktionalen Molekülen auf der Grundlage eines zusätzlichen eine Materialanhäufung bildenden Materials vorgesehen sind, das auf der Grundlage von Mizellen bereitgestellt wird.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen gut etablierte und kosteneffiziente CMOS-Prozesstechniken eingesetzt werden, um eine Kontaktstruktur zwischen zwei unterschiedlichen Bauteilebenen auf der Grundlage funktionaler Moleküle zu bilden, die als Moleküle zu verstehen sind, die eine Größe von ungefähr 0,5 nm bis 100 nm oder mehr besitzen, die auf der Grundlage von Polymermaterialien in Verbindung mit geeignet gestalteten funktionalen Gruppen aufgebaut sind, um den funktionalen Molekülen die gewünschten Eigenschaften zu verleihen. Es sollte beachtet werden, dass das Zubereiten geeigneter funktionaler Moleküle bewerkstelligt werden kann durch spezielle chemische Reaktionen auf der Grundlage des Bereitstellens geeigneter Komponenten, die in ein gewünschtes großes Molekül zusammengeführt werden können, indem eine chemische Reaktion der einzelnen Komponenten in Gang gesetzt wird, beispielsweise durch Zuführen von Wärme, Strahlung und dergleichen. Die chemische Reaktion findet in einer geeigneten Lösung statt oder kann während eines Dampfphasenabscheideprozesses initiiert werden, in welchem die grundlegenden Moleküle sich auf einer Oberfläche abscheiden und mit anderen Molekülen reagieren, um eine molekulare Schicht oder einen Film zu bilden. Beispielsweise können zweidimensionale Schichten oder Ketten mit einer gewünschten Länge auf Grundlage von Porphyrin hergestellt werden, wobei eine zusätzliche funktionale Gruppe in die zweidimensionale Schicht oder die eindimensionale Molekülkette eingebaut wird, um damit die gewünschten Eigenschaften, beispielsweise im Hinblick auf die Leitfähigkeit und dergleichen, zu erreichen. Auf diese Weise können funktionale Moleküle etwa mit der oben angegebenen Größe in Form von Ketten erhalten werden, die somit als „Nanodrähte” bezeichnet werden können, und die effizient als leitende Wege angewendet werden können, indem geeignete Kontaktstrukturen zum Verbinden zweier unterschiedlicher Bauteilebenen bereitgestellt werden, wie dies nachfolgend detaillierter erläutert ist. Ferner können auch Nanoröhren mit unterschiedlicher Länge hergestellt werden, die zusätzlich funktionale Gruppen aufweisen, so dass die Eigenschaften dieser Moleküle speziell gestaltet werden, so dass auch eine spezielle Leitfähigkeit erreicht werden kann.
  • In anderen Fällen besitzen die funktionalen Moleküle zwei oder mehr unterschiedliche stabile Zustände im Hinblick auf eine oder mehrere Eigenschaften, etwa die Leitfähigkeit und dergleichen, wobei diese „stabilen” Zustände auf spezielle extern zugeführte Stimuli, etwa Spannung, Strom, Wärme und dergleichen, reagieren, so dass ein gesteuerter und zuverlässiger Wechsel eines Zustands initiiert werden kann, während ohne dass Zuführen dieser externen Stimuli der jüngste Zustand beibehalten wird. Auf diese Weise agieren die funktionalen Moleküle als molekulare Schalter, indem beispielsweise ein Zustand mit hohem Stand und ein Zustand mit geringem Widerstand bereitgestellt wird, wobei diese auch verwendet werden können, einer entsprechenden Kontaktstruktur einen zusätzlichen Grad an Freiheit hinzufügen, da entsprechende Verbindungsstrukturen gemäß den Prozess- und Bauteilerfordernissen selektiv aktiviert und deaktiviert werden. Z. B. werden geeignete molekulare Schalter oder funktionale Moleküle auf der Grundlage von Azobenzen erzeugt, wodurch geeignete Moleküle geschaffen werden, die auf ein elektrisches Feld reagieren, indem von einem Zustand mit hohem Widerstand in einen Zustand mit niedrigem Widerstand und umgekehrt übergegangen wird. Auch in diesem Falle können geeignete funktionale Moleküle in einer nasschemischen Lösung hergestellt werden oder können während der Dampfphasenabscheidung zusammengesetzt werden, wobei weitere Eigenschaften, etwa das Anhaften an ein Substratmaterial eingestellt werden können, indem geeignete funktionale Gruppen, etwa in Form von Schwefel hinzugefügt werden, der gut bekannt ist, dass er eine stabile kovalente Bindung mit Metallsorten, etwa Gold und dergleichen bildet. Folglich werden in einigen anschaulichen hierin offenbarten Ausführungsformen die Kontaktgebiete oder Kontaktanschlussflächen der unterschiedlichen Bauteilschichten in geeigneter Weise an die Hafteigenschaften der funktionalen Moleküle und umgekehrt angepasst, wodurch eine effiziente „Strukturierung” der molekularen Schicht möglich ist, beispielsweise auf der Grundlage „milder” Behandlungen, etwa in Form von einer Wasserspülung und dergleichen, wodurch ein unerwünschter Teil der molekularen Schicht entfernt wird, ohne dass die funktionalen Moleküle, die an den Kontaktgebieten anhaften, negativ beeinflusst werden. In einigen anschaulichen Ausführungsformen werden die Hafteigenschaften von Kontaktbereichen speziell auf der Grundlage von Metallmaterialanhäufungen bzw. Cluster und dergleichen eingestellt, die in einer selbstjustierenden Weise bereitgestellt werden, beispielsweise auf der Grundlage von Mizellen mit einer spezifizierten Größe.
  • Folglich kann auf der Grundlage der funktionalen Moleküle eine effiziente Kontaktstruktur mit permanenten oder temporären Verbindungen auf der Grundlage bewährter Massenproduktionstechniken hergestellt werden, wodurch in einigen anschaulichen Ausführungsformen die Herstellung einer gestapelten Konfiguration mit geringerer Fertigungskomplexität und besserer Packungsdichte im Hinblick auf „Interchip”-Verbindungen ermöglicht wird. Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt ein nicht erfindungsgemäßes Beispiel. 1a zeigt schematisch eine Querschnittssicht eines Halbleiterbauelements 100, das ein Substrat 101A aufweist, über welchem eine Bauteilebene 110 gebildet ist, die ein beliebiges geeignetes Material 111 in Verbindung mit Kontaktgebieten oder Kontaktanschlussflächen 112 repräsentiert. Z. B. repräsentiert das Material 111 ein dielektrisches Material, ein Halbleitermaterial und dergleichen, in welchem die Kontaktanschlussflächen 112 eingebettet sind, so dass sie voneinander elektrisch isoliert sind. In anderen Fällen repräsentiert die Bauteilebene 110 einen Teil eines Metallisierungssystems des Halbleiterbauelements 100, in welchem das Material 111 ein dielektrisches Material und die Kontaktanschlussflächen 112 Teile von Metallgebieten, etwa von Metallleitungen und dergleichen, repräsentieren. Beispielsweise enthält in komplexen Anwendungen das dielektrische Material eines Metallisierungssystems für ein Halbleiterbauelement ein dielektrisches Material mit kleinem ε, wie dies zuvor erläutert ist, in Verbindung mit gut leitenden Metallen, etwa Kupfer, Aluminium, Silber und dergleichen. Die Kontaktanschlussflächen 112 sind elektrisch mit Schaltungselementen verbunden, die in und über einer entsprechenden Halbleiterschicht (nicht gezeigt) ausgebildet sind, wie dies auch nachfolgend detaillierter erläutert ist. Wie zuvor beschrieben ist, besitzen die Kontaktanschlussflächen 112 eine geeignete Größe, um damit den Bauteilerfordernissen für komplexe Halbleiterbauelemente zu genügen. Beispielsweise werden in aktuell verfügbaren Massenproduktionstechniken Schaltungselemente des Bauelements 100 mit kritischen Abmessungen von 40 nm und weniger hergestellt.
  • Ferner weist in dieser Fertigungsphase das Halbleiterbauelement 100 eine Maskenschicht 113 auf, die ein geeignetes dielektrisches Material, etwa Siliziumdioxid, Siliziumnitrid, Siliziumkarbid, dielektrische Materialien mit kleinem ε und dergleichen repräsentiert. Die Maskenschicht 113, die auch als ein dielektrisches Zwischenschichtmaterial zwischen der Bauteilebene 110 und einer weiteren Bauteilebene, die in einer späteren Fertigungsphase vorzusehen ist, dienen kann, enthält Öffnungen 113A, die einen Teil der Kontaktanschlussflächen 112, etwa einen Oberflächenbereich 112S freilegen. Die Öffnungen 113A besitzen eine geeignete laterale Größe und Form, die mit den verfügbaren Fertigungstechniken verträglich sind. Andererseits wird eine Tiefe 113D der Öffnungen 113A geeignet so gewählt, dass diese an eine Länge von funktionalen Molekülen 120 angepasst ist, die in den Öffnungen 113A und auf der Maskenschicht 113 in dieser Fertigungsphase angeordnet sind. Wie zuvor erläutert ist, können die funktionalen Moleküle 120 in Form länglicher kohlenstoffenthaltender Ketten vorgesehen werden, in denen eine oder mehrere funktionale Gruppen den Molekülen 120 die gewünschten Eigenschaften verleihen. In der gezeigten Ausführungsform umfassen die Moleküle 120 eine funktionale Gruppe 121, die eine stabile chemische Bindung mit dem Material der Oberfläche 112S bildet. Beispielsweise liefert Schwefel eine stabile chemische Bindung mit Materialien, etwa Gold, Kupfer und dergleichen. Somit werden die Moleküle 120 mit einer Länge vorgesehen, die gemäß der Tiefe 113 der Öffnung 113A so gewählt ist, dass die Moleküle 120 an dem anderen Ende einer späteren Fertigungsphase kontaktiert werden können. Wie zuvor erläutert ist, kann die Länge der Moleküle 120 innerhalb eines möglichst breiten Bereichs von ungefähr 1 nm bis 100 nm oder mehr eingestellt werden. Somit wird die Tiefe 113D für eine gegebene Länge der Moleküle 120 angepasst, indem eine entsprechende Dicke der Schicht 113 ausgewählt wird und indem der entsprechende Strukturierungsprozess gesteuert wird, in welchem der Grad an Überätzung der Kontaktanschlussfläche 112 geeignet eingestellt wird.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesstechnik hergestellt werden. Das Material 111 wird über dem Substrat 101A auf der Grundlage einer beliebigen geeigneten Abscheidetechnik aufgebracht, woran sich eine Lithographie- und Ätzsequenz zum Strukturieren des Materials 111 anschließt. Daraufhin wird ein leitendes Material in die entsprechende Öffnung eingefüllt und überschüssiges Material wird entfernt, wodurch die Kontaktanschlussflächen 112 geschaffen werden. In anderen Fällen wird ein Teil des Materials 111 bereitgestellt, woran sich das Abscheiden einer geeigneten Materialschicht anschließt, die dann strukturiert wird, um die Kontaktanschlussflächen 112 zu erhalten, woran sich eine weitere Abscheidung von Material anschließt, um die Bauteilebene 110 fertig zu stellen. Beispielsweise werden die Kontaktanschlussflächen 112 aus einem beliebigen geeigneten Material hergestellt, etwa aus Kupfer, Aluminium, Gold, Platin, Silber und dergleichen, oder auch aus einer Kombination davon, während in anderen Fällen zumindest die Oberfläche 112S eine geeignete Sorte enthält, um damit die gewünschten besseren Haftungseigenschaften für die Moleküle 120 zu schaffen. Als nächstes wird die Maskenschicht 113 abgeschieden und wird mittels Lithographie und gut etablierter Ätztechniken strukturiert. Daraufhin wird eine molekulare Schicht 123 abgeschieden, beispielsweise durch Aufbringen einer nasschemischen Lösung, die die Moleküle 120 enthält, oder durch Ausführen eines CVD-Prozesses. Auf Grund der funktionalen Gruppe 121 der Moleküle 120 haften diese stärker an dem freiliegenden Bereich der Oberfläche 112S als an dem dielektrischen Material 113. Während des Abscheideprozesses 122 werden somit die Moleküle 120 zuverlässig in den Öffnungen 113A angebracht und bilden eine stabile chemische Bindung mit der freiliegenden Oberfläche 112S. Bei Bedarf können während des Abscheidens 122 oder nach der Abscheidung Wärme oder Strahlung angewendet werden, um das Anhaften der Moleküle 120 an der Oberfläche 122S zu verbessern.
  • 1b zeigt ein nicht erfindungsgemäßes Beispiel. 1b zeigt schematisch das Bauelement 100 während eines Abtragungsprozesses 124, um die Moleküle 120 selektiv von der dielektrischen Schicht 113 zu entfernen, während die Moleküle 120 in den Öffnungen 113A im Wesentlichen beibehalten werden. Zu diesem Zweck wird ein Nassabtragungsprozess, etwa das Spülen mit Reinstwasser und dergleichen, effizient angewendet auf Grund des Unterschiedes in der Stärke der Verbindung zwischen der Oberfläche 112S bzw. dem dielektrischen Material 113. Folglich werden die funktionalen Moleküle 120 in den Öffnungen 113A beibehalten, wobei die Menge an Molekülen innerhalb der Öffnungen 113 im Wesentlichen durch die laterale Größe der Öffnung bei vorgegebener Gestalt der Moleküle 130 bestimmt ist.
  • 1c zeigt ein nicht erfindungsgemäßes Beispiel. 1c zeigt schematisch das Halbleiterbauelement 100 gemäß weiterer anschaulicher Ausführungsformen, in denen eine Ätzmaske 114 weiterhin auf der Maskenschicht 113 gebildet ist, wobei die Moleküle 120 auf der Ätzmaske 114 und in den Öffnungen 113A abgeschieden wurden. Somit können in diesem Falle die unerwünschten Moleküle 120 effizient entfernt werden, indem die Ätzmaske 114 „abgehoben” wird, wenn die Haftung der Moleküle 120 zu dem Kontaktanschluss 112 und zu dem Material 113 vergleichbar ist. Das Entfernen der Schicht 114 und der unerwünschten Moleküle 120 kann mittels eines geeigneten Prozesses bewerkstelligt werden, etwa das Bereitstellen einer Lösung aus Azeton und dergleichen.
  • 1d zeigt ein nicht erfindungsgemäßes Beispiel. 1c zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst das Bauelement 100 eine weitere Bauteilschicht 130, die beispielsweise ein dielektrisches Material 131 aufweist, in welchem eingebettet weitere Kontaktgebiete oder Kontaktanschlüsse 132 vorgesehen sind, die zu den Kontaktanschlussflächen 112 ausgerichtet sind. Die Bauteilschicht 130 kann über der dielektrischen Materialschicht 113 auf der Grundlage des Substrats 101A gebildet werden, wie in 1d gezeigt, die Bauteilschicht 130 auf der Grundlage eines separaten Substrats 101B hergestellt wird, wie dies auch nachfolgend detaillierter erläutert ist. Die Kontaktanschlussflächen 132 besitzen einen freiliegenden Oberflächenbereich 132S, der mit den funktionalen Molekülen 120 in Kontakt ist, indem beispielsweise eine stabile chemische Bindung ausgebildet wird, was bewerkstelligt werden kann, indem die Materialeigenschaften der Oberfläche 132S und/oder der Eigenschaften einer zusätzlichen funktionalen Gruppe der Moleküle 120 geeignet ausgewählt werden, wie dies auch zuvor beschrieben ist.
  • Im Hinblick auf Fertigungstechniken zur Herstellung der Bauteilschicht 130 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu der Bauteilschicht 110 erläutert sind. In einigen anschaulichen Ausführungsformen werden die Schichten 120, 110 auf der Grundlage der individuellen Substrate 101A, 101B hergestellt und diese werden während eines Prozesses 133 miteinander verbunden, wodurch der Kontakt der Oberfläche 132S mit den Molekülen 120 auf Grund der geeignet ausgewählten geometrischen Gestalt der Öffnungen 113A in Verbindung mit der Größe der Moleküle 120 erfolgt, wie dies zuvor erläutert ist. Bei Bedarf kann der Prozess 132 für das Verbinden der Anschlussflächen 132 mit den funktionalen Molekülen 120 auf der Grundlage erhöhter Temperaturen ausgeführt werden, um damit eine Reaktion der Moleküle 120 mit den Oberflächenbereich 132S in Gang zu setzen, wobei auch ein gewisses Maß an mechanischem Druck bei Bedarf ausgeübt wird, um damit das Material 131 mit dem dielektrischen Zwischenmaterial 113 zu verbinden. In anderen Fällen wird, wenn erforderlich, ein geeignetes „Klebematerial” an gewissen Bauteilbereichen vorgesehen, um die Haftung zwischen den Schichten 113 und 131 zu verbessern.
  • 1e zeigt ein nicht erfindungsgemäßes Beispiel. 1e zeigt schematisch eine Querschnittsansicht des Halbleitebauelements 100 gemäß weiterer anschaulicher Ausführungsformen. Wie gezeigt, enthält das Bauelement 100 zwei einzelne Substrate 101A, 101B, die noch miteinander zu verbinden sind. In der gezeigten Ausführungsform ist eine Bauteilschicht 140 in Form eines Halbleitermaterials 141 und in Form von Schaltungselementen 142, die in und über der Bauteilschicht 141 gebildet sind, über der Bauteilschicht 130 vorgesehen, die zumindest einen wesentlichen Anteil an Material des Substrats 101B in Kombination mit entsprechenden Kontaktelementen 135 aufweist, die auch als Durchgangskontakte bezeichnet werden, da die Kontaktelemente 135 sich durch das Substrat 101B erstrecken. Die Durchgangskontakte 135 sind mit den Kontaktanschlussflächen 132 verbunden, während in anderen Fällen ein Endbereich der Kontaktelemente 135 die Kontaktanschlussflächen 132 repräsentiert. Folglich verbinden die Durchgangskontakte 135 die Anschlussflächen 132 mit einem oder mehreren der Schaltungselemente 142 der Bauteilschicht 140. In einigen anschaulichen Ausführungsformen umfassen die Schaltungselemente 142 halbleiterbasierte Transistorelemente mit kritischen Abmessungen von 40 nm und weniger. Beispielsweise ist eine kritische Abmessung von Transistoren, die gemäß der CMOS-Technologie hergestellt sind, eine Länge einer Gateelektrodenstruktur, die einen leitenden Kanal der Transistoren steuert. Beispielsweise repräsentieren die Schaltungselemente 142 einen Bereich oder eine gesamte komplexe Schaltung, etwa eine CPU, eine GPU, ein Speicherbauelement und dergleichen.
  • In ähnlicher Weise ist eine Bauteilschicht 140 über dem Substrat 101A gebildet und weist Schaltungselemente 152, etwa Transistoren und dergleichen auf, die in und über einer Halbleiterschicht 151 gebildet sind. Im Hinblick auf Eigenschaften dieser Schaltungselemente 152 gelten die gleichen Kriterien, wie sie für die Schaltungselemente 142 angegeben sind. Somit können auch die Schaltungselemente 152 eine komplexe Schaltung, etwa eine CPU, eine GPU und dergleichen bilden. Des Weiteren ist ein Metallisierungssystem 160 so vorgesehen, dass es die gewünschten Verbindungen zwischen den Schaltungselementen 152 gemäß den gesamten Schaltungsanforderungen herstellt. Wie zuvor erläutert ist, kann das Metallisierungssystem 160 eine Vielzahl von Metallisierungsschichten aufweisen, wovon jede Metallleitungen 162 in Verbindung mit einem geeigneten elektrischen Material 161 aufweist. In der gezeigten Ausführungsform ist die Bauteilschicht 110 über dem Metallisierungssystem 160 gebildet, und repräsentiert somit eine letzte Ebene des Metallisierungssystems 160, um die Kontaktanschlussflächen 112 bereitzustellen. In der gezeigten Ausführungsform sind die funktionalen Moleküle 120 in den Öffnungen der Schicht 113 vorgesehen, die Teil der Bauteilschicht 110 repräsentiert. In anderen Ausführungsformen ist die Schicht 113 in Verbindung mit den funktionalen Molekülen 120 „auf” der Schicht 130 ausgebildet, d. h. auf dem Substrat 101B, so dass die funktionalen Moleküle 120 zunächst mit den Kontaktanschlussflächen 132 verbunden werden, bevor die Substrate 101B, 101A verbunden werden. In dieser Fertigungsphase ist die Bauteilschicht 130, d. h. das Substrat 101B, mit der Bauteilschicht 110 verbunden, wodurch ebenfalls ein Kontakt zwischen den funktionalen Molekülen 120 und den Kontaktanschlussflächen 132 hergestellt wird, wie dies zuvor erläutert ist. Der resultierende gestapelte Aufbau der Substrate 101A, 101B und der diversen darin ausgebildeten Bauteilschichten führt somit zu einer hohen Volumenpackungsdichte im Hinblick auf die Schaltungselemente 142 und 152, wobei eine effiziente elektrische Verbindung zwischen den Schaltungselementen 142 und 152 über die funktionale Moleküle 120 erfolgt, ohne dass komplexe Drahtverbindungsstrukturen oder Höckerstrukturen erforderlich sind.
  • Es sollte beachtet werden, dass die funktionalen Moleküle 120 die Möglichkeit schaffen, dass sie in gesteuerter Weise deaktiviert und aktiviert werden, beispielsweise durch Anlegen eines elektrischen Feldes und dergleichen, wodurch das selektive Aktivieren und Deaktivieren entsprechender Verbindungskanale zwischen Bauteilschichten möglich ist, die in und über dem Substrat 101B und zwischen den Bauteilschichten, die in und über dem Substrat 101A ausgebildet sind.
  • 1f zeigt ein nicht erfindungsgemäßes Beispiel. 1f zeigt schematisch das Halbleiterbauelement 100 gemäß weiterer anschaulicher Ausführungsformen, in denen eine bessere Integrität der funktionalen Moleküle 120 erreicht wird. Wie gezeigt, sind die funktionalen Moleküle 120 in der Öffnung 113A angeordnet, was auf der Grundlage von Techniken bewerkstelligt werden kann, wie sie zuvor beschrieben sind oder wie sie nachfolgend detaillierter erläutert sind. Des Weiteren besitzen die funktionalen Moleküle 130 einen geeigneten Endbereich 122, etwa in Form einer funktionalen Gruppe, um damit einen Kontakt zu einer Kontaktanschlussfläche in einer späteren Fertigungsphase zu ermöglichen. Des Weiteren unterliegt das Bauelement 100 der Einwirkung einer Abscheideumgebung 116, in der ein Schutzmaterial abgeschieden wird, um zumindest die Öffnung 113A teilweise zu füllen, wodurch die Moleküle 130 „passiviert” werden. Beispielsweise können geeignete Polymermaterialien abgeschieden werden, wenn diese Materialien die erforderlichen Materialeigenschaften für die weitere Bearbeitung des Bauelements 100 bieten. In anderen Fällen repräsentiert der Abscheideprozess 116 eine Dampfphasenabscheidung, in der ein geeignetes Material, etwa Siliziumdioxid und dergleichen, so aufgebracht wird, so dass die Öffnung 113A verschlossen wird, ohne dass ein unterer Bereich der Öffnung 113A wesentlich gefüllt wird. Während des Prozesses 116 kann somit ein „Luftspalt” in der Öffnung 113 hergestellt werden, wodurch eine bessere Integrität der Moleküle 120 während der weiteren Bearbeitung geschaffen wird. Bei Bedarf kann ein milder Abtragungsprozess ausgeführt werden, beispielsweise in Form von CMP, Ätzen und dergleichen, um die Endbereiche 122 zuverlässig freizulegen, ohne die verbleibenden Bereiche der Moleküle 120 in unerwünschter Weise zu beeinflussen. Daraufhin wird die Bearbeitung fortgesetzt, indem die Moleküle 120 kontaktiert werden, wie dies zuvor erläutert ist.
  • 1g zeigt ein erfindungsgemäßes Beispiel. 1g zeigt schematisch das Halbleiterbauelement 100 gemäß weiterer anschaulicher Ausführungsformen, in denen unterschiedliche Arten funktionaler Moleküle bereitgestellt werden. Wie gezeigt werden während eines ersten Abscheideprozesses 122A funktionale Moleküle 120A auf die Schicht 113 aufgebracht und in die Öffnungen 113A und 113B eingelagert. Des Weiteren besitzen die Kontaktanschlussflächen 112 unterschiedliche Oberflächenbereiche 112A, 112B, die für einen unterschiedlichen Grad an Haftung der Moleküle 120A sorgen. Beispielsweise haften die Moleküle stark an dem Oberflächenmaterial 112A, während die Haftung an dem Material 112B deutlich geringer ist. Während eines entsprechenden Abtragungsprozesses, etwa auf der Grundlage von Reinstwasser, werden folglich die Moleküle 120A effizient außerhalb der Öffnung 113A abgetragen.
  • 1h zeigt schematisch das Bauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, d. h. während eines Abscheideprozesses 122B, in welchem unterschiedliche Arten funktionaler Moleküle 120B abgeschieden werden. In diesem Falle besitzen die Moleküle 120B eine funktionale Gruppe, so dass diese gut an der Oberfläche 112B haften. Beim weiteren Abtragungsprozess werden somit unerwünschte Moleküle 120B zuverlässig außerhalb der Öffnung 113B entfernt.
  • 1i zeigt schematisch das Halbleiterbauelement 100 in einer Prozessphase, in der die Bauteilschichten 110 und 130 so verbunden sind, dass eine Kontaktanschlussfläche 132A eine Verbindung zu den funktionalen Molekülen 120A und eine zweite Anschlussfläche 132B eine Verbindung zu den funktionalen Molekülen 120B herstellt. Somit werden Verbindungsstrukturen mit unterschiedlichen Eigenschaften, beispielsweise im Hinblick auf die Leitfähigkeit, die Steuerbarkeit, und dergleichen eingerichtet, ohne dass weitere Strukturierungsschritte nach der Herstellung der Maskenschicht 113 erforderlich sind.
  • 1j zeigt ein nicht erfindungsgemäßes Beispiel. 1j zeigt schematisch das Halbleiterbauelement 100 gemäß weiterer anschaulicher Ausführungsformen, in denen die Haftung der Kontaktanschlussflächen 112 unmittelbar vor dem Aufbringen der funktionalen Moleküle eingestellt wird. Wie gezeigt, ist die Maskenschicht 114, etwa ein Lackmaterial, auf dem dielektrischen Material 113 gebildet. Des Weiteren wird eine Molekularschicht mit Mizellen 170 über der Schicht 114 und in den Öffnungen 113A gebildet.
  • 1k zeigt ein nicht erfindungsgemäßes Beispiel. 1k zeigt schematisch eine vereinfachte und vergrößerte Ansicht der Mizellen 170 wie gezeigt, repräsentieren die Mizellen 170 Agglomerationen aus Copolymeren 175 mit einer Metallansammlung bzw. einem Metallcluster 173, der darin ausgebildet ist. Die Copolymere weisen eine erste Polymerkette 171 und eine Polymerkette 172 auf, wodurch ein amphiles Molekül gebildet wird, das zur der Herstelldung der Mizelle 170 führt, die sich in einer apolaren Lösung auflöst. Da die einzelnen Größen der Polymerketten 171 und 172 in geeigneter Weise ausgewählt werden können, kann die Größe der Mizellen 170 geeignet im Hinblick auf die laterale Größe der Öffnungen 113A eingestellt werden, um damit einen gut definierten Einbau von Mizellen 170 in der Öffnung 113A zu erreichen. Folglich wird auch eine gut definierte Menge an Metallsorte, die in den funktionalen Gruppen 173 enthalten ist, in die Öffnungen 113A eingeführt.
  • 1l zeigt ein nicht erfindungsgemäßes Beispiel. 1l zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer reaktiven Prozessumgebung 176 ausgesetzt wird, etwa einer Plasmaumgebung, die auf der Grundlage von Sauerstoff, Wasserstoff und dergleichen eingerichtet wird. Während der Einwirkung der Umgebung 176 werden die Polymerkomponenten der Mizellen 170 (siehe 1k) selektiv zu der Metallsorte 173 abgetragen, wodurch Materialanhäufungen bzw. Cluster 174 auf der Schicht 114 und in den Öffnungen 113A gebildet werden. Somit können die Materialanhäufungen 174 in den Öffnungen 113A mit gut definierten Eigenschaften im Hinblick auf die Materialzusammensetzung und Größe bereitgestellt werden, wodurch ebenfalls gut definierte „Ankopplung” für die funktionalen Moleküle geschaffen wird, die in den Öffnungen 113A anzuordnen sind. Die Schicht 114 wird beispielsweise entfernt, indem eine geeignete Lösung aufgebracht wird, ohne dass die Materialabhäufungen 174 in der Öffnung 113A unerwünscht beeinflusst werden.
  • 1m zeigt ein nicht erfindungsgemäßes Beispiel. 1m zeigt schematisch das Halbleiterbauelement 100, wobei die funktionalen Moleküle 120 an den Materialanhäufungen 174 in den Öffnungen 113 anhaften, was auf der Grundlage einer Prozesssequenz bewerkstelligt werden kann, wie sie zuvor beschrieben ist, wobei eine höhere Flexibilität im Hinblick auf das Auswählen von Materialien für die Kontaktanschlussflächen 112 erreicht wird, die Hafteigenschaften durch die Materialanhäufung 174 eingestellt werden.
  • Danach kann die Bearbeitung fortgesetzt werden, wie dies auch zuvor erläutert ist.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen ein Kontakt zwischen den unterschiedlichen Bauteilebenen, etwa unterschiedlichen Halbleiterchips, auf der Grundlage funktionaler Moleküle eingerichtet wird, ohne dass komplexe Höckerstrukturen oder Drahtbondstrukturen erforderlich sind. Folglich kann eine effiziente gestaltete Chipkonfiguration auf der Grundlage einer dicht gepackten Kontaktstruktur hergestellt werden, wobei eine Molekularschicht, die die funktionalen Moleküle enthält, auf der Grundlage von CMOS-kompatiblen Techniken „strukturiert” wird. Folglich können die Vorteile, die durch die funktionalen Moleküle bereitgestellt werden, effizient mit Massenproduktionsverfahren der mikroelektronischen Technologien kombiniert werden.

Claims (5)

  1. Verfahren mit: Bilden einer Molekularschicht selektiv auf einem ersten Bereich (112A) einer ersten Kontaktanschlussfläche (112), die in einem ersten dielektrischen Material (111) vorgesehen ist, das über einem ersten Substrat (101A) eines Halbleiterbauelements (100) ausgebildet ist, wobei die Molekularschicht erste funktionale Moleküle (120A) mit einer funktionalen Gruppe enthält, um an dem zumindest einen Bereich (112A) der ersten Kontaktanschlussfläche (112) zu haften, wobei die ersten funktionalen Moleküle (120A) ausgebildet sind, zumindest zeitweilig eine elektrische Leitfähigkeit zu entfalten; Bilden einer weiteren Molekularschicht selektiv auf einen zweiten Bereich (112B), der vom ersten Bereich (112A) unterschiedlich ist, der ersten Kontaktanschlussfläche (112), wobei die weitere Molekularschicht zweite funktionale Moleküle (120B), die von den ersten funktionalen Molekülen (120A) verschieden sind, mit einer funktionalen Gruppe, um an dem zweiten Bereich (112B) der ersten Kontaktanschlussfläche (112) zu haften; und Kontaktieren der Molekularschicht mit mindestens einem Bereich einer zweiten Kontaktanschlussfläche (132A) und Kontaktieren der weiteren Molekularschicht mit einem weiteren Bereich einer weiteren zweiten Kontaktanschlussfläche (132B) die jeweils in einem zweiten dielektrischen Material (131) vorgesehen sind, das über einem zweiten Substrat (101B) gebildet ist.
  2. Verfahren nach Anspruch 1, wobei Bilden der Molekularschicht selektiv auf zumindest einem ersten Bereich (112A) der ersten Kontaktanschlussfläche (112) umfasst: globales Aufbringen der Molekularschicht und Ausführen eines nicht maskierten Materialabtragungsprozesses, um die Molekularschicht von dem ersten dielektrischen Material (111) zu entfernen.
  3. Verfahren nach Anspruch 1, wobei Bilden der Molekularschicht selektiv auf zumindest einem ersten Bereich (112A) der ersten Kontaktanschlussfläche (112) umfasst: Bilden eines dielektrischen Maskenmaterials (113) über dem ersten dielektrischen Material (111), Strukturieren des dielektrischen Maskenmaterials (113), um den zumindest einen ersten Bereich freizulegen vor dem Aufbringen der Molekularschicht.
  4. Verfahren nach Anspruch 2, das ferner umfasst: Bilden eines dielektrischen Maskenmaterials (113) über dem zweiten dielektrischen Material (131) und der zweiten Kontaktanschlussfläche (132A), Bilden einer Öffnung (113A) in dem dielektrischen Maskenmaterial (113), um zumindest den Bereich der zweiten Kontaktanschlussfläche (132A) freizulegen, und Verbinden des ersten und des zweiten Substrats (101B), um die funktionalen Moleküle (120A) in der Öffnung (113A) aufzunehmen.
  5. Verfahren nach Anspruch 1, wobei die funktionalen Moleküle (120) auf der Grundlage von Porphyrin oder Azobenzen hergestellt werden.
DE200910035436 2009-07-31 2009-07-31 Verfahren zur Herstellung eines dreidimensionalen Halbleiterbauelements mit einer Zwischenchipverbindung auf der Grundlage funktionaler Moleküle Expired - Fee Related DE102009035436B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE200910035436 DE102009035436B4 (de) 2009-07-31 2009-07-31 Verfahren zur Herstellung eines dreidimensionalen Halbleiterbauelements mit einer Zwischenchipverbindung auf der Grundlage funktionaler Moleküle
US12/844,263 US8440561B2 (en) 2009-07-31 2010-07-27 Three-dimensional semiconductor device comprising an inter-die connection on the basis of functional molecules
US13/858,198 US8847404B2 (en) 2009-07-31 2013-04-08 Three-dimensional semiconductor device comprising an inter-die connection on the basis of functional molecules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200910035436 DE102009035436B4 (de) 2009-07-31 2009-07-31 Verfahren zur Herstellung eines dreidimensionalen Halbleiterbauelements mit einer Zwischenchipverbindung auf der Grundlage funktionaler Moleküle

Publications (2)

Publication Number Publication Date
DE102009035436A1 DE102009035436A1 (de) 2011-02-03
DE102009035436B4 true DE102009035436B4 (de) 2013-09-05

Family

ID=43402594

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200910035436 Expired - Fee Related DE102009035436B4 (de) 2009-07-31 2009-07-31 Verfahren zur Herstellung eines dreidimensionalen Halbleiterbauelements mit einer Zwischenchipverbindung auf der Grundlage funktionaler Moleküle

Country Status (2)

Country Link
US (2) US8440561B2 (de)
DE (1) DE102009035436B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101709959B1 (ko) * 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
US10382961B2 (en) * 2014-12-05 2019-08-13 Ademco Inc. System and method of preventing unauthorized SIM card usage

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050142933A1 (en) * 2003-12-17 2005-06-30 Gottfried Beer Flexible rewiring plate for semiconductor components, and process for producing it
US6989325B2 (en) * 2003-09-03 2006-01-24 Industrial Technology Research Institute Self-assembled nanometer conductive bumps and method for fabricating

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365519B1 (ko) * 2000-12-14 2002-12-18 삼성에스디아이 주식회사 유기 전계발광 디바이스 및 이의 제조 방법
US7358113B2 (en) * 2004-01-28 2008-04-15 Zettacore, Inc. Processing systems and methods for molecular memory
JP4095606B2 (ja) * 2004-01-28 2008-06-04 セイコーエプソン株式会社 液晶表示装置及び電子機器
KR101264679B1 (ko) * 2005-12-27 2013-05-16 엘지디스플레이 주식회사 반투과형 액정 표시 장치 및 그 제조방법
KR100833516B1 (ko) * 2006-11-16 2008-05-29 한국전자통신연구원 전도성 고분자 전극층을 포함하는 전극을 구비한 분자 전자소자
US7566643B2 (en) * 2007-07-23 2009-07-28 Ovonyx, Inc. Liquid phase deposition of contacts in programmable resistance and switching devices
JP2009049135A (ja) * 2007-08-17 2009-03-05 Sony Corp 表示装置
JP5259163B2 (ja) * 2007-12-03 2013-08-07 三菱電機株式会社 半透過型液晶表示装置、及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6989325B2 (en) * 2003-09-03 2006-01-24 Industrial Technology Research Institute Self-assembled nanometer conductive bumps and method for fabricating
US20050142933A1 (en) * 2003-12-17 2005-06-30 Gottfried Beer Flexible rewiring plate for semiconductor components, and process for producing it

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ackermann, J: Micro-patterning of self-supporting layers with conducting polymer wires for 3D-chip interconnection applications. In: Applied Surface Science, 212-213, 2003, 411 - 416. *
Crawley, D: 3D molecular interconnection technology. In: Journal of Micromechanics and microengineering, 13, 2003, 655 - 662. *

Also Published As

Publication number Publication date
DE102009035436A1 (de) 2011-02-03
US8440561B2 (en) 2013-05-14
US20130221540A1 (en) 2013-08-29
US20110024914A1 (en) 2011-02-03
US8847404B2 (en) 2014-09-30

Similar Documents

Publication Publication Date Title
DE102010030760B4 (de) Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
DE10200399B4 (de) Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE10101875B4 (de) Elektronisches Bauteil mit aufeinander gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE102009044712B4 (de) Halbleiter-Bauelement
DE112011105848B4 (de) Verfahren für das Bumping einer Chip-Rückseite
DE102008016427B4 (de) Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102011087279A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102008006962B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
DE102008044986A1 (de) Ein 3-D-integriertes Schaltungsbauelement mit einer internen Wärmeverteilungsfunktion
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
WO2010081603A1 (de) Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen
DE102014103050A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE102009001522B4 (de) Halbleiterstruktur mit Kondensator
DE102009035436B4 (de) Verfahren zur Herstellung eines dreidimensionalen Halbleiterbauelements mit einer Zwischenchipverbindung auf der Grundlage funktionaler Moleküle
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102005036646A1 (de) Halbleiterchip und Herstellungsverfahren
DE102009043740A1 (de) Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen
DE102015101571B4 (de) Wafer-basierter beol-prozess für die chip-einbettung und vorrichtung
DE102009035419B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit molekularen Speicherelementen in einer Kontaktdurchführungsebene
EP3772109A1 (de) Vertikale verbindungshalbleiter-struktur und verfahren zum herstellen derselbigen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023522000

Ipc: H01L0021768000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023522000

Ipc: H01L0021768000

Effective date: 20130430

R020 Patent grant now final

Effective date: 20131206

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee