CN1720606A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1720606A
CN1720606A CN200380104626.7A CN200380104626A CN1720606A CN 1720606 A CN1720606 A CN 1720606A CN 200380104626 A CN200380104626 A CN 200380104626A CN 1720606 A CN1720606 A CN 1720606A
Authority
CN
China
Prior art keywords
semiconductor device
interconnection
nano material
metal
nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200380104626.7A
Other languages
English (en)
Inventor
阪本利司
川浦久雄
马场寿夫
二瓶史行
落合幸德
本乡广生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1720606A publication Critical patent/CN1720606A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

按比例缩小设计已经提出的问题在于，互连结构的电阻值增大和对电迁移和应力迁移的抵抗力减小。本发明提供一种高可靠性半导体器件的互连结构和制造该互连结构的方法，该半导体器件即使在按比例缩小设计的情况下仍具有低电阻值并且不产生电迁移或应力迁移。提供一种半导体器件和一种制造该半导体器件的方法，该半导体器件在形成于其上形成半导体器件元件的衬底上的绝缘膜上的互连沟槽或通孔中具有由金属和碳纳米管的混合物构成的互连或连接栓。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及制造该半导体器件的方法，特别涉及具有连接栓或互连的半导体器件及制造该半导体器件的方法。
背景技术
在连接互连材料的连接栓或半导体器件的互连中，使用诸如Cu或Al的低电阻金属。随着半导体器件的按比例缩小设计的发展，减小了互连或互连栓的横截面。结果，以下现象变得更加严重：
(1)增大了互连和连接栓的电阻值；
(2)由已经增大的电流密度引起的金属离子的电迁移以及
(3)由于制造期间的热循环和工作期间的热量产生等引起的应力迁移。
电迁移和应力迁移引起了问题，例如金属互连和连接栓的电阻随时间而改变以及它们的断开。
为了防止互连由于电迁移而损坏，一种有效的方法包括组合使用两种材料：互连材料A具有低电阻值，但对迁移没有抵抗力(例如，Cu或Al)，互连材料B具有高电阻值，但对迁移有抵抗力(例如，钛，钨和这些金属的硅化物材料)。在这种情况下，通过互连材料B的冗余效应(redundancy effect)可以防止互连的断开。然而，这种方法对互连有效，而对连接栓没有效果。并且，虽然互连不产生断开，但存在互连电阻增大的问题。此外，该方法对应力迁移没有效果。
相反，已经提出一种半导体器件元件，其中在连接栓中使用对电迁移具有抵抗力的碳纳米管(Japanese Journal of Applied Physics，2002年第41卷，第4370至4374页)。
在该例子中，在通孔中形成碳纳米管并用作将上互连层与下互连层连接在一起的连接栓。在5×30平方微米的通孔中形成大约1000个碳纳米管。
已知碳纳米管具有高迁移抵抗力，因此在碳纳米管中不易发生迁移。
当采用包括组合互连材料的方法时，不可能防止由于连接栓中的电迁移而引起的空隙的发生。并且，在互连中，由于电迁移或应力迁移，不可能防止由部分互连的断开而引起的电阻变化。
然而，尽管多层碳纳米管具有金属特性和低电阻，但由多层碳纳米管形成的连接栓具有高电阻值，其原因在于，碳纳米管和金属互连之间的接触电阻高，结果即使碳纳米管的电阻低，仍由于接触电阻而增大了连接栓的电阻。
本发明提供一种高可靠性半导体器件的互连结构以及制造该互连结构的方法，该互连结构即使在按比例缩小设计的情况下都具有低电阻值并且不产生电迁移和应力迁移。
发明内容
根据本发明，可以提供一种具有对电迁移和应力迁移有抵抗力的互连结构的半导体器件。
附图说明
图1是示出本发明第一实施例中的互连结构的示意性截面图；
图2(a)至2(c)分别是阐释本发明第一实施例中互连的制造方法的每个步骤的示意性截面图；
图3是示出本发明第二实施例中的通过单镶嵌工艺的互连结构的示意性截面图；
图4(a)至4(g)分别是阐释本发明第二实施例中的通过单镶嵌工艺的互连制造方法的每个步骤的示意性截面图；
图5是示出本发明第二实施例中的通过单镶嵌工艺的连接栓结构的示意性截面图；
图6(a)至6(g)分别是阐释本发明第二实施例中的通过单镶嵌工艺的连接栓制造方法的每个步骤的示意性截面图；
图7是示出本发明第三实施例中的通过双镶嵌工艺的互连和连接栓的示意性截面图；以及
图8(a)至8(h)分别是阐释本发明第三实施例中的通过双镶嵌工艺的互连和连接栓制造方法的每个步骤的示意性截面图。
下面将描述附图中使用的参考数字。
数字10表示绝缘膜，数字11、51表示互连，数字12、29、42、49、52表示层间介电膜，数字13、28、43、48表示阻挡金属层，数字14、24、44表示碳纳米管，数字17、55表示互连沟槽，数字15、25、45表示颗粒，数字18、32、57表示籽晶层，数字19、33、39、58表示金属层，数字26、46表示连接栓，数字16、27、30、47、50、53表示蚀刻停止层，数字31、56表示通孔，数字54表示孔，数字34、59表示第一互连层，数字35、60表示连接栓层，且数字61表示第二互连层。
具体实施方式
本发明提供一种最适合于根据线及间隔不大于0.1μm的设计规则制造的半导体器件的互连结构。在本发明中，提供一种半导体器件，其中纳米材料基本均匀地设置在由金属形成的连接栓的截面中，此外，纳米材料基本均匀地形成在由金属形成的互连的底表面上。
纳米材料是纤维状的碳纳米材料、颗粒状碳纳米材料或细硅线。
这些纳米材料基本垂直于衬底取向。此外，优选的是这些纳米材料设置在整个连接栓中，且在互连情况下，优选将纳米材料一直提供到互连的上表面附近。
此外，当通过MOCVD法或镀的方法形成金属时，就空隙(void)而言是有利的。
作为第一制造方法，提供一种制造半导体器件的方法，其包括：在绝缘基板上形成纳米尺寸的金属的步骤，使纳米材料在纳米尺寸的金属上生长的步骤，在其上已生长纳米材料的衬底上淀积金属的步骤，和将包括纳米材料的金属加工成互连的步骤。
作为第二制造方法，可以通过以下步骤制造半导体器件。也就是，提供一种制造半导体器件的方法，其包括：在绝缘基板中形成沟槽的步骤，至少在沟槽的底部上形成纳米尺寸的金属的步骤，使纳米材料在纳米尺寸的金属上生长的步骤，淀积金属使得用金属镶嵌沟槽的步骤，和将包括纳米材料的金属加工成互连的步骤。
在这种情况下，绝缘基板可以具有下层中的互连或形成在半导体衬底上的器件元件，并且至少部分下层互连或者元件可以暴露在形成在绝缘基板中的沟槽的部分底部。
纳米尺寸的金属变成使纳米材料生长的核，并且纳米尺寸的金属是铁、铂、镍、钴或镍和钴的硅化物物质以及铁氧化物中的任何一种。
纳米材料是纤维状的碳纳米材料、颗粒状的碳纳米材料或细硅线。
在淀积金属的步骤中，在空隙方面，通过镀的方法或MOCVD法淀积金属是有利的。
将描述本发明的实施例。
当使过量电流流过仅由金属形成的互连和连接栓时，发生电迁移，这是金属离子在电子流上迁移的现象。另一方面，如果在金属离子迁移到的位置中存在具有高机械强度的纳米材料，例如碳纳米管，就抑制了金属离子的迁移。也就是说，抑制了电迁移。
本半导体器件元件的互连和连接栓中使用的具有低电阻的金属中，例如，金、银、铜和铝，其原子通过金属键结合。相反，构成纳米材料的原子，例如球壳状碳分子(fullerene)、碳纳米管、碳纳米角(nanohorn)和细硅线，通过共价键结合。
作为碳纳米材料的一种形态已经制造或发现了具有如下结构的碳材料，即碳纳米管的前端从碳集合体(aggregate)突出，例如在日本专利特开No.2001-64004中公开的碳纳米角。
由于碳纳米材料由具有比金属键更高的结合强度的共价键构成，所以分离需要更大的能量。因此，共价键具有比金属键更高的机械强度和电迁移抵抗力。
表1示出了按照现有使用的Cu和Al以及碳纳米管之间的机械强度和杨氏模量的比较。
[表1]
  材料   电阻率(×10-6Ωcm)   杨氏模数(×1012Pa)
  Al   2.74   0.068
  Cu   1.70   0.126
  碳纳米管   ＜0.1   ～1
作为纳米材料可以列举由单层碳纳米管和多层碳纳米管代表的碳纤维、由球壳状碳分子代表的碳材料、碳纳米角，等等，以及细硅线。
仅需要具有不大于100nm的直径且不小于10的纵横比(aspectratio)的碳纳米管。
细硅线是由具有1至100nm的直径和不小于10的纵横比的硅构成的纤维状材料。
特别地，在这些纳米材料中，纤维状材料具有防止制造期间由于机械应力和温度应力而引起连接栓和互连断裂的功能。由于在构成连接栓和互连的金属中包含具有高机械强度的纤维结构，如同建筑物中配筋(reinforcing bars)与混凝土之间的关系一样，纤维结构(配筋)增强了金属(建筑物的框架)的强度并保护了连接栓和互连(建筑物)不受来自外部的振动和热收缩的影响。
在碳纳米管的情况中，多层碳纳米管表现出金属特性。另一方面，通过选择表示碳薄片如何弯曲的空间螺旋特性(chirality)，单层碳纳米管表现出金属特性且其电阻变得非常小。
表1中示出了在其表现出金属特性的情况中的碳纳米管电阻。
当空间螺旋特性变得不同时，单层碳纳米管表现出金属特性或半导电特性。虽然难以用现有技术控制空间螺旋特性，但是即使在包含适当比例的半导电单层碳纳米管时，仍不会破坏本发明的优越性。这是因为本发明的连接栓和互连由碳纳米管和金属的混合材料构成，并且通过电流流过金属部件的事实可以防止电阻的增大。而且，由于碳纳米管的表面被金属覆盖，因此可以减小连接栓和互连的接触电阻。
在本发明中使用的碳纳米管可以是多层碳纳米管或单层碳纳米管。多层碳纳米管可以通过CVD法容易地形成。此外，碳纳米管不受由于细线的定量的约束，因此，碳纳米管具有始终具有金属特性的优点。
接下来，将参考附图详细描述本发明的实施例。
(第一实施例)
通过使用图1将给出描述，图1是第一实施例的半导体器件中互连结构的示意性截面图。
在图1中，互连11由金属层39构成，其在形成在半导体衬底(未示出)上的绝缘膜10上形成，在该半导体衬底上形成器件元件或互连。在构成互连11的金属层39中混合碳纳米管14。在绝缘层10上形成的镍的颗粒15上形成碳纳米管14。颗粒15在碳纳米管生长期间充当催化剂，并以颗粒15作为核生长碳纳米管14。
将参考图2(a)至2(c)描述第一实施例的半导体器件的制造方法。
(衬底的形成和碳纳米管的形成)
在其上形成半导体器件元件的硅衬底(未示出)上形成绝缘膜10。
绝缘膜10是通过热氧化法或CVD法形成的具有20nm膜厚的膜，并且这是由氧化物膜、氮化物膜、氮氧化物膜等形成的膜。
接着，通过使用由溅射法形成的具有2至10nm膜厚的Ni在绝缘膜10上形成颗粒15。
此后，以颗粒15为核，使碳纳米管14在颗粒15上生长(图2(a))。
颗粒15呈纳米尺寸的细粒状态，可以使用金属、金属硅化物和金属氧化物。除镍之外，铁、铂、钴或钴和镍的硅化物物质或氧化物等也是已知的。
通过形成2至10nm的膜得到纳米尺寸的细粒颗粒15。除溅射法之外，可以使用蒸发法和化学气相淀积法。
碳纳米管14可以是由单层碳纳米管、多层碳纳米管等为代表的纤维状碳纳米材料、由碳纳米角为代表的细粒碳纳米材料和球壳状碳分子以及细硅线。
通过热CVD法或等离子体CVD法使碳纳米管生长。当使用热CVD法时，纳米管趋于形成缠绕状态。为了提高互连的强度，当其处于缠绕状态时，纳米管是有利的。
另一方面，当使用等离子体CVD法时，可能使碳纳米管垂直于衬底取向。
下面举例说明等离子体CVD法的生长条件：
工艺气体：乙炔和氨的混合气体
气压：3至20torr
衬底温度：400至500度
DC功率：100至200W
下面举例说明热CVD法的生长条件：
工艺气体：甲烷
气压：0.1至1atm
生长温度：500至800度
(互连的形成)
通过溅射法在绝缘膜10上将其是AL基合金的Al-Cu合金(Cu 5％)淀积为膜厚600nm的金属层39(图2(b))。
金属层39可以由Al、Cu、Ag、Al基合金(例如，Al-Si、Al-Si-Cu等)、Cu基合金(Cu-Ag等)等等构成。除溅射法之外，可以使用镀的方法和MOCVD(金属有机化学气相淀积)法。
在金属层39的淀积期间，碳纳米管的密度与空隙的发生频率之间存在相关性，并且密度越高，空隙发生的频率就越高。空隙有时会由于热膨胀而破裂，从而降低半导体器件的可靠性。必须抑制空隙的生长。
空隙可以通过以下方法来抑制：(1)其中包括使碳纳米管垂直取向的方法和(2)其中包括降低碳纳米管的密度的方法。两种方法(1)和(2)可以组合使用。
可以通过改变Ni的膜厚等来控制碳纳米管的密度。例如，通过减小Ni的膜厚来降低碳纳米管的密度。
最后，通过使用公知的光刻技术和蚀刻技术形成互连11(图2(c))。
在第一实施例的情况下，当将互连中的碳纳米管提供到互连的上表面附近时，应力迁移的抵抗力增强。另一方面，当在底表面上基本均匀地提供碳纳米管时，对抵抗电迁移是有效的。因此，可以使用诸如碳纳米角的细粒碳纳米材料。
(第二实施例)
本发明的第二实施例是通过单镶嵌工艺的互连沟槽结构。
图3示出了通过单镶嵌工艺的互连结构。
将描述通过单镶嵌工艺的互连结构。其形成有：绝缘膜10，其形成在其上形成器件元件或互连的半导体衬底(未示出)上；形成在绝缘膜10上的层间介电膜12；以及蚀刻停止层16。
在形成在层间介电膜12和蚀刻停止层16中的沟槽中形成互连11。互连11具有形成在阻挡金属层13上的颗粒15和生长在颗粒15上的碳纳米管14，并被埋入金属层39。
颗粒15可以由Fe或Ni构成并且碳纳米管14可以由碳纤维构成，例如碳纳米管、细硅线等。
接着，将参考图4(a)至4(g)描述通过单镶嵌工艺制造互连结构的方法。
(互连沟槽17的形成)
在其上形成半导体器件元件的硅衬底(未示出)上形成绝缘膜10、形成在绝缘膜10上的层间介电膜12和通过等离子体CVD法在层间介电膜12上形成的由SiC(膜厚30nm)构成的蚀刻停止层16。蚀刻停止层16还作为防扩散膜，防止构成互连的金属扩散到绝缘膜中。
绝缘膜10(膜厚300nm)可以是通过硅衬底的热氧化形成的氧化物膜，或者是通过CVD法(化学气相淀积法)形成的氧化物膜、氮化物膜和氮氧化物膜。
层间介电膜12(膜厚600nm)可以是例如通过CVD法形成的硅氧化物膜、硅氮化物膜和硅氮氧化物膜，或者可以是具有低介电常数和高耐电压性的有机物质，例如在日本专利特开No.2002-118169中公开的二乙烯基硅氧烷苯并环丁烯(divinylsiloxanebenzocyclobutene)。由于按比例缩小设计使互连间隔缩窄，因此为了降低互连电容，已经广泛地进行了关于具有低介电常数和高耐电压性的有机材料的研究。
优选的是，蚀刻停止层16具有比层间介电膜更高的蚀刻速率，此外，还需要使蚀刻停止层充当防扩散膜，其防止金属原子扩散到绝缘膜中。除SiC外，优选硅氮化物膜、硅氮氧化物膜等作为蚀刻停止层(图4(a))。
此后，通过使用公知的光刻技术和蚀刻技术形成互连沟槽17(图4(b))。
(阻挡金属的形成)
在包括互连沟槽17的衬底10的整个表面上通过溅射法形成具有50nm膜厚的Ta作为阻挡金属层13(图4(c))。
阻挡金属层13是防止金属原子扩散到绝缘膜中的膜。优选为Ti、TiN或Ti和TiN的两层结构(Ti为下层)，Ta、TaN或Ta和TaN的两层结构(Ta为下层)等等。
(碳纳米管的形成)
以与第一实施例相同的方式，通过使用由溅射法形成的具有2至10nm膜厚的Ni在互连沟槽17的底部中形成颗粒15。此后，以颗粒15为核，在颗粒15上形成碳纳米管。使碳纳米管在这样的范围生长，即它们从互连沟槽17突出(大约800nm)(图4(d))。
(互连的形成)
形成具有50nm膜厚的Cu作为籽晶层18(图4(f))，通过镀的方法淀积由Cu构成的650nm的金属层19，并在阻挡金属层13上形成由Cu层构成的具有700nm总厚度的金属层。
在籽晶层18的形成中可以使用MOCVD法(金属有机化学气相淀积法)。
当通过MOCVD法(金属有机化学气相淀积法)形成金属层19时，可以省略籽晶层18的形成。
与溅射法相比，在镀的方法和MOCVD法中不易产生空隙。
互连11由籽晶层18和金属层19构成。
在沟槽互连的情况下，Cu和Ag或Cu基合金(Cu-Ag等)、Ag基合金(Ag-Cu等)等比Al和Al基合金使用得更频繁。
最后，通过使用公知的CMP法(化学机械抛光法)去除除互连沟槽17中的那些之外的多余Cu层、碳纳米管和Ni，并形成互连11。在CMP法中，使用通过将过氧化氢与主要成分为氧化硅的研磨剂混合得到的抛光液(浆)(图4(g))。
籽晶层18可以具有与金属层19相同的成分或者具有与金属层不同的成分。
接着，将通过使用附图描述连接栓的结构，其将下层互连和上层互连连接在一起。
提供一种连接栓层35，其连接形成在第一互连层34中的互连11(其形成在层间介电膜12中)。
将参考图5描述与下层的互连11连接的连接栓的结构。
在图5中，相同的数字被赋予与出图3中所用的相同部件。
顺便提一下，虽然在图5的互连11中没有混合碳纳米管，但是可以如图3所示混合碳纳米管14。
第一互连层34由层间介电层12、互连11、阻挡金属层13和蚀刻停止层16和27构成。
第一互连层34上的连接栓35由层间介电膜29、连接栓26、阻挡金属层28、颗粒25和蚀刻停止层30构成。在连接栓26中混合碳纳米管24。
在图5中，没有形成连接到连接栓的上层互连。然而，也可以通过与图4(a)至4(g)中相同的制造方法形成上层互连。
由于连接栓中包含具有高机械强度和对电迁移有高抵抗力的结构，例如碳纳米管，因此即使当上层互连或下层互连中不包含具有高机械强度和对电迁移有高抵抗力的例如碳纳米管的结构时，也不会发生电迁移。
另一方面，在构成互连的金属中混合具有高机械强度的结构对应力迁移有效果。
将参考图6(a)至6(g)描述第二实施例中互连结构的连接栓的制造方法。
(第一互连层和通孔的形成)
在其上形成半导体器件元件的硅衬底(未示出)上形成绝缘膜10，在绝缘膜10上形成层间介电膜12，在沟槽部分中形成的互连11，该沟槽部分在形成于绝缘膜10上的层间介电膜12中形成，并且该第一层间介电膜12由阻挡金属层13和金属形成。在层间介电膜12上形成蚀刻停止层16和27。在蚀刻停止层16上形成层间介电膜29和蚀刻停止层30(图6(a))。
以与层间介电膜12相同的方式形成层间介电膜29。
此后，通过使用公知的光刻技术和蚀刻技术形成通孔31(图6(b))。
(阻挡金属的形成)
以与沟槽互连相同的方式，通过溅射法在包括通孔31的衬底的整个表面上形成具有10至30nm膜厚的Ta作为阻挡金属层28(图6(c))。
(碳纳米管的形成)
形成变成颗粒25的Ni和碳纳米管24。使碳纳米管在这样的范围生长，即它们从互连通孔31突出(大约800nm)(图6(d))。
(互连的形成)
形成具有30nm膜厚的Cu作为籽晶层32(图6(e))，通过镀的方法淀积由Cu构成的670nm的金属层33，并在Ta膜上形成具有700nm总厚度的Cu层(图6(f))。在籽晶层和Cu层的形成中可以使用MOCVD法(金属有机化学气相淀积法)。最后，通过使用现有技术CMP法除去除通孔中的那些之外的多余的Cu层、碳纳米管和Ni，并且形成连接栓26(图6(g))。
可以以与图4(a)至4(g)所述的互连11相同的方式制造连接栓26。
(第三实施例)
在第三实施例中，给出了通过双镶嵌工艺的沟槽互连结构的描述，其中同时形成互连和连接栓。
将参考图7描述通过双镶嵌工艺的互连结构。
同样在图7中，对与图3和5中使用的相同部件给出相同的数字。
顺便提一下，虽然在图7的互连11中没有混合碳纳米管，但是可以如图3所示混合碳纳米管14。
第一互连层59由层间介电层12、互连11、阻挡金属层13和蚀刻停止层16和47构成。
本实施例在形成在包括半导体器件元件的衬底(未示出)上的绝缘膜10上提供第一互连层59、连接栓60和第二互连层61。第一互连层59由层间介电层12、互连11、阻挡金属层13和蚀刻停止层16和47构成。
第一互连结构上的连接栓60由层间介电膜49、连接栓46、阻挡金属层48、颗粒45和蚀刻停止层50构成。在连接栓46中混合碳纳米管24。
第二互连层61由层间介电膜52、互连51、阻挡金属层48和蚀刻停止层53构成。在互连51中混合碳纳米管44。
将参考图8(a)至8(h)描述本发明第三实施例的通过双镶嵌工艺的制作方法。
(第一互连层和通孔的形成)
通过使用与第二实施例所用的相同的方法形成不包括蚀刻停止层47的第一互连层59。
接着，形成蚀刻停止层47、51、53，其每一个由具有30nm膜厚的SiC膜构成，通过等离子体CVD形成由硅氧化物膜构成的具有600nm膜厚的层间介电层49、52，依次为：蚀刻停止层47、层间介电膜49、蚀刻停止层51、层间介电膜52、蚀刻停止层53(图8(a))。
此后，通过使用光刻技术和蚀刻技术形成贯通蚀刻停止层51、层间介电膜52和蚀刻停止层53的孔54(图8(b))。
孔54具有与通孔56相同的图形。接着，通过使用光刻技术和蚀刻技术在第二互连层61中形成互连沟槽55。此时，将孔54的图形转移到层间介电膜49并且形成了通孔56(图8(c))。
(阻挡金属的形成)
通过溅射法在包括互连沟槽55和通孔56的衬底的整个表面上形成具有10至30nm膜厚的Ta作为阻挡金属层48(图8(d))。
(碳纳米管的形成)
形成变成颗粒45的Ni和碳纳米管44。使碳纳米管44在这样的范围生长，即它们从互连通孔56突出(大约800nm)(图8(e))。
(互连和连接栓的形成)
形成具有30nm膜厚的Cu作为籽晶层57(图8(f))，通过镀的方法淀积由Cu构成的1370nm的金属层58，并且在Ta膜上形成具有1400nm总厚度的Cu层(图8(g))。在籽晶层和Cu层的形成中可以使用MOCVD法(金属有机化学气相淀积法)。
通过上述方法可以进行空隙发生的抑制。
最后，通过使用现有技术CMP法(化学机械抛光法)除去除通孔55中的那些之外多余的Cu层、碳纳米管和Ni，并且形成互连51和连接栓46(图8(h))。
(第四实施例)
在第一至第三实施例中，在成为互连的沟槽或通孔的底表面上形成成为核的颗粒，使碳纳米管在核上生长，并且此后形成金属膜，借此形成沟槽互连结构。
在本实施例中，在成为互连的沟槽的形成和阻挡金属层的形成之后，例如，在图4(c)中，通过镀的方法形成包括碳纳米管的互连，该镀的方法包括使用包括碳纳米材料(以单层和多层/金属、半导体和绝缘碳纳米管等为代表的纤维状纳米材料，以碳纳米角为代表的细粒碳纳米材料、球壳状碳分子等等，以及诸如细硅线的纳米材料)的镀液。
通过使用包括使用包含碳纳米管的镀液的本实施例的镀的方法，可以省略在第一至第三实施例所述的形成颗粒的步骤和形成碳纳米管的步骤。
当在沟槽互连结构中使用铜时，可以使用普通的硫酸铜基镀液作为本实施例的镀液。例如，使用通过将0.1m硫酸铜、1.0g/l的碳纳米管和表面活化剂混合得到的溶液，并且在镀之前，施加10分钟超声波以便将碳纳米管基本分散在镀液中。此后，在通常的条件下进行电解电镀。顺便提一下，在镀期间可以进行通过超声波的分散。
取决于通过镀形成的膜的性质所需要的碳纳米管含量，镀液中碳纳米管的含量不少于0.2g/l，优选不少于0.5g/l，更优选不少于1.0g/l。当含量不小于0.2g/l时，碳纳米管分散在膜中。不是特别需要设置上限。然而，上限是不大于25g/l，优选不大于15g/l，且更优选不大于10g/l。当上限不大于25g/l时，碳纳米管均匀地分散在镀膜中。
顺便提一下，虽然在本实施例中电解电镀用铜作为例子，但是可以用通常用来镀的例如金和银等其它金属进行镀。
作为用于本实施例的电解电镀，不需要使用本实施例特有的镀液，且可以使用商业上可用的镀液。
而且，本实施例还可以应用于无电镀。
虽然在本实施例中碳纳米管用作纳米材料，但是还可以使用单层和多层/金属、半导电和绝缘的碳纳米管等为代表的纤维状纳米材料，由碳纳米角代表的细粒碳纳米材料、球壳状碳分子等，和诸如细硅粒的纳米材料。当通过包括使用包含碳纳米材料(可以使用单层和多层/金属、半导电和绝缘的碳纳米管等为代表的纤维状纳米材料，由碳纳米角代表的细粒碳纳米材料、球壳状碳分子等，和诸如细硅粒的纳米材料)的镀液的镀的方法形成包含碳纳米管的互连时，产生显著的效果，其在作为互连和通孔形成的金属膜中不产生空隙。

Claims (26)

1.一种包括连接栓的半导体器件，其中在由金属形成的连接栓的截面中基本均匀地设置纳米材料。
2.一种包括互连的半导体器件，其中在由金属形成的互连的底表面上基本均匀地形成纳米材料。
3.根据权利要求1的半导体器件，其中该纳米材料是纤维状的碳纳米材料、颗粒状的碳纳米材料或细硅线。
4.根据权利要求2的半导体器件，其中该纳米材料是纤维状的碳纳米材料、细粒的颗粒状的碳纳米材料或细硅线。
5.根据权利要求1的半导体器件，其中该纳米材料基本垂直于衬底取向。
6.根据权利要求2的半导体器件，其中该纳米材料基本垂直于衬底取向。
7.根据权利要求1的半导体器件，其中在整个连接栓中提供该纳米材料。
8.根据权利要求2的半导体器件，其中将该纳米材料提供到直到互连的上表面附近。
9.根据权利要求1的半导体器件，其中金属通过MOCVD法或镀的方法形成。
10.根据权利要求2的半导体器件，其中金属通过MOCVD法或镀的方法形成。
11.一种制造半导体器件的方法，其中该方法包括：在绝缘基板上形成纳米尺寸的颗粒的步骤，使纳米材料在该纳米尺寸的颗粒上生长的步骤，在其上已经生长了纳米材料的衬底上淀积金属的步骤，以及将包括纳米材料的金属加工成互连的步骤。
12.一种制造半导体器件的方法，其中该方法包括：在绝缘基板中形成沟槽的步骤，至少在沟槽的底部形成纳米尺寸的颗粒的步骤，使纳米材料在纳米尺寸的颗粒上生长的步骤，淀积金属以便用金属镶嵌沟槽的步骤，以及将包括纳米材料的金属加工成互连的步骤。
13.根据权利要求12的制造半导体器件的方法，其中绝缘基板具有下层中的互连或形成在半导体衬底上的器件元件，并且至少部分下层互连或器件元件暴露于形成在绝缘基板中的沟槽的部分底部。
14.根据权利要求11的制造半导体器件的方法，其中纳米尺寸的颗粒是铁、铂、镍、钴或镍和钴的硅化物物质和铁氧化物中的任何一种。
15.根据权利要求12的制造半导体器件的方法，其中纳米尺寸的颗粒是铁、铂、镍、钴或镍和钴的硅化物物质和铁氧化物中的任何一种。
16.根据权利要求11的制造半导体器件的方法，其中该纳米材料是纤维状的碳纳米材料、颗粒状的碳纳米材料或细硅线。
17.根据权利要求12的制造半导体器件的方法，其中该纳米材料是纤维状的碳纳米材料、颗粒状的碳纳米材料或细硅线。
18.根据权利要求11的制造半导体器件的方法，其中在淀积金属的步骤中，通过镀的方法或MOCVD法淀积金属。
19.根据权利要求12的制造半导体器件的方法，其中在淀积金属的步骤中，通过镀的方法或MOCVD法淀积金属。
20.根据权利要求1的半导体器件，其中通过镀的方法形成由金属形成的连接栓，该镀的方法包括使用包含纳米材料的镀液。
21.根据权利要求2的半导体器件，其中通过镀的方法形成由金属形成的互连，该镀的方法包括使用包含纳米材料的镀液。
22.一种制造半导体器件的方法，其中该方法包括：在绝缘基板上形成金属镀膜的步骤，该金属镀膜通过使用包含纳米材料的镀液而包含纳米材料，以及将包括纳米材料的金属镀膜加工成互连的步骤。
23.一种制造半导体器件的方法，其中该方法包括：在绝缘基板中形成沟槽的步骤，通过使用包含纳米材料的镀液以至少嵌入沟槽的方式形成包含纳米材料的金属镀膜的步骤，以及将包括纳米材料的金属镀膜加工成互连的步骤。
24.根据权利要求23的制造半导体器件的方法，其中至少部分下层互连和器件元件暴露于形成在绝缘基板上的沟槽的部分底部。
25.根据权利要求22的制造半导体器件的方法，其中该纳米材料是纤维状的碳纳米材料、颗粒状的碳纳米材料或细硅线。
26.根据权利要求23的制造半导体器件的方法，其中该纳米材料是纤维状的碳纳米材料、颗粒状的碳纳米材料或细硅线。
CN200380104626.7A 2002-11-29 2003-12-01 半导体器件及其制造方法 Pending CN1720606A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP347753/2002 2002-11-29
JP2002347753 2002-11-29

Publications (1)

Publication Number Publication Date
CN1720606A true CN1720606A (zh) 2006-01-11

Family

ID=32462892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200380104626.7A Pending CN1720606A (zh) 2002-11-29 2003-12-01 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US7518247B2 (zh)
JP (1) JP4683188B2 (zh)
CN (1) CN1720606A (zh)
WO (1) WO2004051726A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600057A (zh) * 2007-09-12 2015-05-06 斯莫特克有限公司 使用纳米结构连接和粘接相邻层
CN105070767A (zh) * 2015-08-05 2015-11-18 西安电子科技大学 一种基于碳基复合电极的高温SiC JFET器件
CN106910687A (zh) * 2015-12-23 2017-06-30 上海新昇半导体科技有限公司 垂直真空密封碳纳米管场效应晶体管及其制造方法

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4689218B2 (ja) * 2003-09-12 2011-05-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4026573B2 (ja) * 2003-09-24 2007-12-26 株式会社デンソー 電子装置を収納するパッケージの製造方法
US20050112791A1 (en) * 2003-09-30 2005-05-26 Davis Robert C. Method and apparatus for fabricating commercially feasible and structurally robust nanotube-based nanomechanical devices
DE10359424B4 (de) * 2003-12-17 2007-08-02 Infineon Technologies Ag Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
US7135773B2 (en) 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
JP2005277096A (ja) * 2004-03-24 2005-10-06 Japan Science & Technology Agency カーボンナノチューブ含有金属膜を用いてなる半導体配線とその製造方法、およびカーボンナノチューブ含有金属膜の製造方法
US7312155B2 (en) * 2004-04-07 2007-12-25 Intel Corporation Forming self-aligned nano-electrodes
JP3935479B2 (ja) * 2004-06-23 2007-06-20 キヤノン株式会社 カーボンファイバーの製造方法及びそれを使用した電子放出素子の製造方法、電子デバイスの製造方法、画像表示装置の製造方法および、該画像表示装置を用いた情報表示再生装置
JP5374801B2 (ja) * 2004-08-31 2013-12-25 富士通株式会社 炭素元素からなる線状構造物質の形成体及び形成方法
JP2006080170A (ja) 2004-09-08 2006-03-23 Hitachi Cable Ltd Ｃｎｔ入り配線材の製造方法およびスパッタリング用ターゲット材
JP2006108210A (ja) * 2004-10-01 2006-04-20 Fujitsu Ltd 配線接続構造およびその形成方法
TW200631111A (en) * 2004-11-04 2006-09-01 Koninkl Philips Electronics Nv Nanotube-based circuit connection approach
US7989349B2 (en) 2005-04-15 2011-08-02 Micron Technology, Inc. Methods of manufacturing nanotubes having controlled characteristics
JP5009511B2 (ja) * 2005-06-06 2012-08-22 富士通株式会社 電気的接続構造、その製造方法および半導体集積回路装置
US20060281306A1 (en) * 2005-06-08 2006-12-14 Florian Gstrein Carbon nanotube interconnect contacts
US7777291B2 (en) 2005-08-26 2010-08-17 Smoltek Ab Integrated circuits having interconnects and heat dissipators based on nanostructures
TWI298520B (en) * 2005-09-12 2008-07-01 Ind Tech Res Inst Method of making an electroplated interconnection wire of a composite of metal and carbon nanotubes
CN100431106C (zh) * 2005-09-26 2008-11-05 财团法人工业技术研究院 形成纳米碳管与金属复合材料的电镀互连导线的方法
JP4855757B2 (ja) * 2005-10-19 2012-01-18 富士通株式会社 カーボンナノチューブパッド及び電子デバイス
KR100721020B1 (ko) * 2006-01-20 2007-05-23 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자 및 그 형성 방법
US7713858B2 (en) 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
JP2010503191A (ja) 2006-09-04 2010-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 相互接続構造内におけるカーボンナノ構造成長の制御
DE102006043163B4 (de) 2006-09-14 2016-03-31 Infineon Technologies Ag Halbleiterschaltungsanordnungen
US8174084B2 (en) 2006-09-19 2012-05-08 Intel Corporation Stress sensor for in-situ measurement of package-induced stress in semiconductor devices
JP5055929B2 (ja) * 2006-09-29 2012-10-24 富士通株式会社 電子デバイスの製造方法
JP5168984B2 (ja) * 2007-03-30 2013-03-27 富士通株式会社 カーボンナノチューブ金属複合材料によるデバイス構造
JP5181512B2 (ja) * 2007-03-30 2013-04-10 富士通セミコンダクター株式会社 電子デバイスの製造方法
JP4364253B2 (ja) 2007-04-05 2009-11-11 株式会社東芝 配線、電子装置及び電子装置の製造方法
KR100827524B1 (ko) * 2007-04-06 2008-05-06 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8309992B2 (en) * 2007-09-07 2012-11-13 Nec Corporation Switching element including carbon nanotubes and method for manufacturing the same
JP2009117591A (ja) * 2007-11-06 2009-05-28 Panasonic Corp 配線構造及びその形成方法
US8299605B2 (en) * 2007-11-14 2012-10-30 International Business Machines Corporation Carbon nanotube structures for enhancement of thermal dissipation from semiconductor modules
US8283786B2 (en) * 2007-12-21 2012-10-09 Advanced Micro Devices, Inc. Integrated circuit system with contact integration
EP2250661B1 (en) 2008-02-25 2020-04-08 Smoltek AB Deposition and selective removal of conducting helplayer for nanostructure processing
US20090294966A1 (en) * 2008-05-27 2009-12-03 Unidym, Inc. Carbon nanotubes as interconnects in integrated circuits and method of fabrication
US7858506B2 (en) 2008-06-18 2010-12-28 Micron Technology, Inc. Diodes, and methods of forming diodes
US20100224998A1 (en) * 2008-06-26 2010-09-09 Carben Semicon Limited Integrated Circuit with Ribtan Interconnects
US8531042B2 (en) * 2009-06-30 2013-09-10 Oracle America, Inc. Technique for fabricating microsprings on non-planar surfaces
US9099537B2 (en) * 2009-08-28 2015-08-04 International Business Machines Corporation Selective nanotube growth inside vias using an ion beam
JP5339222B2 (ja) * 2009-11-19 2013-11-13 株式会社村田製作所 電子デバイス
JP2011204769A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置及びその製造方法
JP2010263227A (ja) * 2010-06-16 2010-11-18 Fujitsu Ltd 電気的接続構造の製造方法
EP2541581A1 (en) * 2011-06-29 2013-01-02 Khalid Waqas Device comprising nanostructures and method of manufacturing thereof
US8716863B2 (en) * 2011-07-13 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for high performance interconnect
US20130047348A1 (en) * 2011-08-31 2013-02-28 Charles Robert Smith Method and Kit For Depilation
CN102403304B (zh) * 2011-12-06 2016-03-16 上海集成电路研发中心有限公司 一种互连结构及其制作方法
US8865604B2 (en) * 2012-09-17 2014-10-21 The Boeing Company Bulk carbon nanotube and metallic composites and method of fabricating
JP5624600B2 (ja) * 2012-12-27 2014-11-12 株式会社東芝 配線及び半導体装置の製造方法
US9406888B2 (en) * 2013-08-07 2016-08-02 GlobalFoundries, Inc. Carbon nanotube device
JP2016012448A (ja) * 2014-06-27 2016-01-21 Tdk株式会社 導電線
JP2016012798A (ja) 2014-06-27 2016-01-21 Tdk株式会社 高周波伝送線路、アンテナ及び電子回路基板
JP2016012799A (ja) 2014-06-27 2016-01-21 Tdk株式会社 高周波伝送線路、アンテナ及び電子回路基板
RU2593416C1 (ru) * 2015-07-15 2016-08-10 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" (МИЭТ) Способ изготовления межсоединений полупроводниковых приборов
RU2593415C1 (ru) * 2015-07-15 2016-08-10 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" (МИЭТ) Способ изготовления межсоединений полупроводниковых приборов
US9994741B2 (en) 2015-12-13 2018-06-12 International Business Machines Corporation Enhanced adhesive materials and processes for 3D applications
US10141528B1 (en) 2017-05-23 2018-11-27 International Business Machines Corporation Enhancing drive current and increasing device yield in n-type carbon nanotube field effect transistors

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222148A (ja) * 1989-02-22 1990-09-04 Yamaha Corp 半導体装置
KR0148325B1 (ko) 1995-03-04 1998-12-01 김주용 반도체 소자의 금속 배선 형성방법
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
JP3363759B2 (ja) 1997-11-07 2003-01-08 キヤノン株式会社 カーボンナノチューブデバイスおよびその製造方法
KR20000074609A (ko) * 1999-05-24 2000-12-15 김순택 카본 나노 튜브를 이용한 전계 방출 어레이 및 그 제조방법
JP4403618B2 (ja) 1999-12-21 2010-01-27 パナソニック株式会社 カーボンナノチューブの製造方法
DE10006964C2 (de) * 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
JP3730476B2 (ja) 2000-03-31 2006-01-05 株式会社東芝 電界放出型冷陰極及びその製造方法
JP2002008523A (ja) 2000-06-22 2002-01-11 Hitachi Ltd 画像表示装置
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP4212258B2 (ja) 2001-05-02 2009-01-21 富士通株式会社 集積回路装置及び集積回路装置製造方法
US20030211724A1 (en) * 2002-05-10 2003-11-13 Texas Instruments Incorporated Providing electrical conductivity between an active region and a conductive layer in a semiconductor device using carbon nanotubes
JP4229648B2 (ja) * 2002-06-25 2009-02-25 富士通株式会社 電子デバイスの製造方法
JP2004067485A (ja) * 2002-08-09 2004-03-04 National Institute Of Advanced Industrial & Technology カーボンナノチューブの導電性改善方法
JP2004076031A (ja) * 2002-08-09 2004-03-11 Ishikawajima Harima Heavy Ind Co Ltd 電解めっき用めっき浴及び複合めっき用めっき浴並びにこれらの製造方法
JP4032116B2 (ja) * 2002-11-01 2008-01-16 国立大学法人信州大学 電子部品およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600057A (zh) * 2007-09-12 2015-05-06 斯莫特克有限公司 使用纳米结构连接和粘接相邻层
CN104600057B (zh) * 2007-09-12 2018-11-02 斯莫特克有限公司 使用纳米结构连接和粘接相邻层
CN105070767A (zh) * 2015-08-05 2015-11-18 西安电子科技大学 一种基于碳基复合电极的高温SiC JFET器件
CN105070767B (zh) * 2015-08-05 2018-04-20 西安电子科技大学 一种基于碳基复合电极的高温SiC JFET器件
CN106910687A (zh) * 2015-12-23 2017-06-30 上海新昇半导体科技有限公司 垂直真空密封碳纳米管场效应晶体管及其制造方法
CN106910687B (zh) * 2015-12-23 2019-11-26 上海新昇半导体科技有限公司 垂直真空密封碳纳米管场效应晶体管及其制造方法

Also Published As

Publication number Publication date
JP4683188B2 (ja) 2011-05-11
US20060091557A1 (en) 2006-05-04
US20090181535A1 (en) 2009-07-16
US7518247B2 (en) 2009-04-14
JPWO2004051726A1 (ja) 2006-04-06
WO2004051726A1 (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
CN1720606A (zh) 半导体器件及其制造方法
CN100339972C (zh) 半导体器件和其制造方法
CN1842903A (zh) 半导体装置及制造方法
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1139122C (zh) 半导体器件及其制造方法
CN1165991C (zh) 半导体装置及其制造方法
CN1406865A (zh) 纳米线、纳米线的生产方法和该纳米线的应用
US9085831B2 (en) Bundle of long thin carbon structures, manufacturing method therefor, and electronic device
CN1565047A (zh) 半导体器件的制造方法
CN1542958A (zh) 半导体器件及其制造方法
CN101066005A (zh) 多层布线基板及其制造方法
CN1967800A (zh) 半导体集成电路器件的制造方法
CN1670953A (zh) 半导体装置
CN1946875A (zh) 选择性涂覆复合材料表面的方法、使用该方法的微电子互连制造和集成电路
CN1832132A (zh) 半导体装置及其制造方法
CN1652310A (zh) 半导体器件和制造方法以及电镀液
CN1623228A (zh) 导电无电镀沉积刻蚀停止层、衬垫层及通孔插塞在互连结构中的使用
CN1860597A (zh) 配线结构的形成方法以及半导体装置
CN1510748A (zh) 具有多层互连结构的半导体器件及其制造方法
CN1476086A (zh) 半导体器件和半导体器件的制造方法
CN1842904A (zh) 半导体装置及其制造方法
CN1402333A (zh) 半导体设备及其制造方法
CN1893034A (zh) 半导体器件
CN1825580A (zh) 半导体器件
CN1519926A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20060111